JP4354680B2 - 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ - Google Patents
出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ Download PDFInfo
- Publication number
- JP4354680B2 JP4354680B2 JP2002263478A JP2002263478A JP4354680B2 JP 4354680 B2 JP4354680 B2 JP 4354680B2 JP 2002263478 A JP2002263478 A JP 2002263478A JP 2002263478 A JP2002263478 A JP 2002263478A JP 4354680 B2 JP4354680 B2 JP 4354680B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- differential
- output
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
Description
【発明の属する技術分野】
本発明は一般的には駆動電流をレーザあるいは他の光源に供給するための回路、より詳細にはレーザ駆動回路あるいは他の光源駆動回路の出力段に用いるためのバイアス制御回路に関する。
【0002】
【従来の技術】
レーザダイオードおよび他のタイプの半導体レーザが高速光データ伝送アプリケーションにおける光源として広く用いられている。レーザダイオードは、これらが高い光出力電力およびスペクトル純度を持つために特にこのようなアプリケーションに適する。レーザ駆動回路はここでは単に“ドライバ”とも呼ばれるが、伝送されるべきデータに従って光出力信号を論理1のレベルに対応する“オン”状態と論理0のレベルに対応する“オフ”状態との間で制御するために、適当な駆動電流を半導体レーザに供給するために用いられる。
【0003】
従来の半導体レーザ駆動回路が1999年3月16日付けでG.N.Linkなる発明人の名称の下で交付された“High Speed Semiconductor Laser Driver Circuits(高速半導体レーザ駆動回路)”なる名称の合衆国特許第5,883,910号において開示されているために、これも参照されたい。
【0004】
半導体レーザに基づく光システムの性能を最適化するためには、半導体レーザへのドライブ(駆動信号)を正確に制御することが重要となる。より具体的には、通常、半導体レーザがオフ状態からオン状態へと駆動される際の駆動信号のオーバーシュートを最小化することが要望される。過剰なオーバーシュートが発生すると、光システムの受信機内の自動利得制御(AGC)回路によって受信機の利得が過剰に低減され、この結果、必要な信号が不必要に減衰されることとなる。この結果、信号対雑音性能が劣化し、ビット誤り率が増加し、加えて、ある与えられた品質レベルにて光信号を伝送することができる距離が低減されることとなる。典型的には、最大許容ドライバ出力オーバーシュートは、平均ピーク間出力信号振幅の約10%以下とされる。
【0005】
【発明が解決しようとする課題】
上述の合衆国特許第5,883,910号において開示されるような従来の半導体レーザ駆動回路の一つの重大な問題は、このタイプの回路では、ドライバ出力信号がしばしば上述の最大許容レベルを超えるようなオーバーシュートを示すことである。
【0006】
従って、ドライバ出力信号のオーバーシュートを許容できるレベルに制限するように構成された半導体レーザおよび他の光源用の改善された駆動回路に対する必要性が存在する。
【0007】
【課題を解決するための手段】
本発明は上述の必要性を満たす改善された光源駆動回路を提供する。
【0008】
本発明の一面によると、レーザダイオードあるいは他の光源用の駆動回路は、差動入力データを受信するための第一と第二の入力を持つ差動回路、入力データに応答して光源に対する変調電流を生成するための電流発生器回路、および可変バイアスを差動回路に加えるための可変バイアス回路を備える。電流発生器は、好ましくは、この差動回路の第一と第二の入力に加えられる差動データに従ってこの駆動回路の第一と第二の出力の一つに加えるための変調電流を確立するように適合化される。この可変バイアス回路は、これによって差動回路に加えるために生成される可変バイアス電流が変調電流の関数となり、こうして駆動回路の出力オーバーシュートを制御するように構成される。
【0009】
長所として、本発明によると、光源駆動回路の出力オーバーシュートを、この回路の他の性能パラメータに悪影響を与えることなく、大幅に、例えば、前述の10%なる最大許容レベルより低いレベルに低減することができる。
【0010】
【発明の実施の形態】
本発明はここでは一例としての半導体レーザ駆動回路を用いて説明される。ただし、これら特定な回路は単に説明のために示されるものであり、本発明の技法はより一般的に多様な他の光源駆動装置にも適用できるものである。さらに、レーザダイオード光源を用いて解説されるが、本発明は勿論他のタイプの光源と共に用いることもできる。
【0011】
最初に、本発明の一つの実施例の一般動作特性について図1と2の略図を参照しながら説明する。説明の実施例において利用される特定のタイプのバイアス制御については後に図3と6との関連でより詳細な図面を用いて説明する。
【0012】
図1は、本発明の一つの実施例におけるレーザダイオードの光出力をダイオード電流の関数として示す。プロットされる出力特性上の点100はレーザ閾値電流に対応する。これは、この点を超えてさらに電流を増加するとレーザの光出力が生成される点である。高速光伝送用途においては、通常、レーザダイオードの直流(DC)バイアスはこの点あるいはこの近傍にセットすることが望ましい。プロットされる出力特性上の点102は低変調電流レベルIMOD(0)に対応し、104は高変調電流レベルIMOD(1)に対応する。これら電流レベルは、それぞれ、光論理0出力の生成と、光論理1出力の生成と関連する。説明を簡潔明快にするために、高レベル光出力は論理1に対応し、低レベル光出力は論理0に対応するものと想定されるが、ただし、これは本発明の要件ではないことに注意する。
【0013】
加えて、図1に示す特定の出力特性は単に解説のためのものであり、本発明は他のタイプの出力特性を持つ光源と共に用いることもできることに注意する。
【0014】
図2は本発明による光システム送信機の一部を示す。送信機のこの部分は、図示されるように、レーザ駆動回路200とレーザダイオードD1を備える。示されるように、DCバイアス電流IDCがレーザダイオードD1に関連するDCバイアス回路(図示せず)によって加えられる。レーザ駆動回路200は、一つのデータ入力、およびOUTN(端子202)として示される正の出力と、OUTP(端子204)として示される負の出力を持つ。こうして加えられるデータは、この略図においては、データが低論理レベルにあるときは低変調電流IMOD(0)がレーザダイオードD1に加えられ、データが高論理レベルにあるときは高変調電流IMOD(1)がレーザダイオードD1に加えられるようにスイッチ205の位置を制御する働きをする。これは、入力データが低論理レベルにあるときは変調電流IMODをスイッチ205とOUTN端子202を介して電源電圧VCCに向け、入力データが高論理レベルにあるときはスイッチ205とOUTP端子204を介してレーザダイオードD1の陽極に向けることで行なわれる。
【0015】
ここでの説明においては、図1に示すようなIMOD(0)とIMOD(1)レベルが、IMOD(0)もしくはIMOD(1)のどちらか指定される方がレーザダイオードD1に加えられたとき、合計印加電流がDCバイアス電流IDCとIMOD(0)もしくはIMOD(1)のいずれかの特定の変調電流の合計となるように加えられるDCバイアス電流に対して正規化されているものと想定される。加えて、IMOD(0)を0とすることもでき、つまり、図1の点100と102を同一とすることもでき、この場合は、合計加電流はDCバイアス電流IDCのみとなることにも注意する。
【0016】
レーザドライバ(駆動回路)200は、特に、各々が対応するレーザダイオードに駆動電流を供給するマルチレーザドライバモジュールを備える光出力システムにおいて用いるのに適する。このような用途においては、総システム電力を最小化でき、より高い集積度を達成できるという大きな長所を実現できる。一つの可能な技法においては、ある与えられたレーザドライバモジュールは対応するレーザダイオードをシステムの光電力仕様を満たす最小限の電流にて駆動するように構成される。レーザダイオードが新しいときは、この仕様を満たすために必要とされる電流は小量ですむが、ただし、レーザがエージングするにつれてより多くの電流が必要となる。予測される製造偏差およびレーザダイオードのエージングに対処するために、上述の変調電流(IMOD)は、12:1なるレンジ(例えば、5mAから60mA)に渡って指定される。システムは、さらに、レーザダイオードに対して、“オン”状態電流(Ion)対“オフ”状態電流(Ioff)の特定の比、例えば、10:1あるいはそれ以上のIon:Ioff比を要求する。図1との関連では、レーザダイオードD1は、高変調電流IMOD(1)が加えられたときはオン状態となり、低変調電流IMDO(0)が加えられたときはオフ状態となるものと想定される。
【0017】
図3は本発明による図2のレーザダイオード200の一つの可能な実施例をより詳細に示す。レーザダイオード200は図示するように差動ベース−エミッタ電圧(dVbe)バイアス回路300、電流発生器回路302、トランジスタQ0とQ1から成る出力段差動ペア、トランジスタQ2〜Q5から成るプッシュ−プル段、およびトランジスタQ6とQ7から成る入力段差動ペアを備える。プッシュ−プル段(Q2〜Q5)の上半分(Q2,Q3)は出力段差動ペア(Q0,Q1)を駆動し、プッシュ−プル段の下半分(Q4,Q5)は差動データ入力IPとINによって直接に駆動される。差動データ入力は、入力段差動ペア(Q6,Q7)も駆動する。出力段差動ペアは概ね図2のスイッチ205に対応する。
【0018】
電流発生器回路302は、差動データ入力に従って出力段差動ペアのトランジスタQ0あるいはQ1の一つを介して対応する出力端子OUTP204あるいはOUTN202のいずれかに加えられる変調電流IMODを生成する。電流発生器回路302は、さらに、バイアス電流として差動ペアQ4,Q5に加えるための第一のスケーリングされた変調電流A×IMODと、差動ベース−エミッタ電圧(dVbe)バイアス回路300のIIN入力に加えるための第二のスケーリングされた変調電流K×IMODを生成する。差動ベース−エミッタ電圧(dVbe)バイアス回路300は、このスケーリングされた変調電流K×IMODを利用してベース電流IB1を生成し、これを入力段差動ペアQ6,Q7の共通のエミッタ端子に加える。
【0019】
図3のレーザドライバ内の上述のスケーリング係数AとKに対する値としては、一例として、それぞれ、0.11と2.1×10−3が用いられるが、当業者においては明らかなように他の値を用いることもできる。IMOD電流およびこの第一と第二のスケーリングされたバージョンは、電流発生器回路302にて、周知の技法を用いて率直なやり方にて生成することができる。ここで用いられる“電流発生器回路(current generator circuit)”なる用語は、上述の電流の各々を生成する単一の回路に加えて、各々がこれら電流の特定の一つを生成する複数の回路の一部あるいは組合せも含めて指すことを意図される。
【0020】
入力端子IPとINに加えられる差動データは、例えば、200〜300mVのピークを持つ差動論理信号から成り、差動ペアQ6,Q7とQ4,Q5は、おのおの自身の対応するバイアス電流をペアの一方あるいは他方にスイッチする。
【0021】
図3の回路は、さらに、それぞれ入力差動ペアのトランジスタQ7、Q6のコレクタ端子と電源電圧VCCとの間に結合された抵抗R1、R2を含む。これら抵抗は、例えば、220オームの抵抗として構成されるが、ただし、他の値を用いることもできる。
【0022】
以下ではバイアス電流と加えられる駆動電圧が差動ペアに与える影響についてより詳細に説明する。
【0023】
理想的なバイポーラトランジスタの場合は、順方向バイアスにおけるコレクタ電流(Ic)とベース−エミッタ電圧(Vbe)の関係は以下によって与えられる:
【数1】
ここで、Isは逆飽和電流を表し、Vtは熱電圧を表す。この熱電圧Vtは室温において26mVであり、以下によって与えられる:
【数2】
ここで、kはボルツマン定数を表し、qは電子の電荷量を表し、Tはケルビンの絶対温度目盛を表す。追加の詳細については、A.B.Grebeneによる著作物“Bipolar and CMOS Analog Integrated Circuit Design”、John Wiley & Sons,1984,ISBN 0−471−08529−4を参照されたい。ベース−エミッタ電圧Vbeはある与えられた電流に対して以下によって与えられる:
【数3】
【0024】
異なるコレクタ電流にて動作する同一のトランジスタに対するベース−エミッタ電圧の差は以下によって与えられる:
【数4】
10:1なる電流比(Ic1=10×Ic2)に対しては、
dVbe=Vtln(10)=室温において60mVとなる。
【0025】
従って、理論上は、図3の出力段差動ペアのトランジスタQ0とQ1のベース−エミッタ接合間の差動ドライブ(駆動電圧)は、25°Cなる接合温度においてたった60mVしか必要とされない。ただし、このドライブは、絶対温度(上のVt項)に応じて増減することとに加えて、バイアス電流に対して独立であることを要求される。
【0026】
図4は非理想的効果のために、出力段のドライブ(駆動電圧)がバイアス電流に依存する様子を示す。図4のプロットはdVbe電圧を電流Ic1の関数として、3つの異なる接合温度、つまり、Tj=125°C、Tj=25°C(室温)、およびTj=−40°Cに対して示す。出力段のドライブ(dVbe)が電流Ic1の関数として変動することがわかる。仮にこれらトランジスタが理想的であった場合は、図に示されるdVbe応答の各々は水平(Ic1)軸に対して平行となるところである。このドライブ(駆動電圧)のバイアス電流および温度への依存性は、入力段のQ6,Q7差動ペア(IB1×R1)の出力スイングを、IMODの全レンジがカバーされるように十分に大きくし、かつ、これが温度のみに依存して変化するようにセットすることで対処することもできる。ただし、このアプローチでは、図5との関連で以下に説明するように、前述のタイプの過剰なオーバーシュートが発生する恐れがある。
【0027】
図5は、接合温度を固定し、さらに、Q6,Q7差動ペアへのバイアスをIMOD=60mAのとき適正な動作に対して必要とされるバイアスに固定し、IMODを5から60mAに変化させたときのレーザ駆動回路の応答(時間の関数としての出力駆動電流)を示す。IMOD=5mA,IMOD=30mAおよびIMOD=60mAに対してプロットされている曲線は、1.0がレーザダイオードをオン状態に駆動するために意図される出力電流を表し、0.0がレーザダイオードをオフ状態に駆動するために意図される出力電流を表すように正規化されている。図からわかるように、IMOD=5mAのときは約20%のオーバーシュートが発生する。このオーバーシュートは、低バイアス電流における差動出力段のオーバードライビングの結果として発生する。
【0028】
本発明によると、レーザ駆動回路(ドライバ)200のオーバーシュートは、IMODが変化したとき差動入力段が差動出力段のオーバドライビングを回避するようなやり方にてプッシュ−プル段(Q2−Q5)の上半分(Q2,Q3)を駆動するようにQ6,Q7差動入力段に加えるバイアス電流IB1を調節することで制御される。好ましくは、このバイアス電流IB1は、さらに、絶対温度を追跡し、出力段トランジスタのパラメータ変動に自身を合わせるようにされる。上述のバイアス電流IB1の調節は、差動ベース−エミッタ電圧(dVbe)バイアス回路300によって行なわれる。
【0029】
図6は、本発明による差動ベース−エミッタ電圧(dVbe)バイアス回路300の一つの実施例を示す。トランジスタQ0’とQ1’は、図3のレーザ駆動回路200内の出力段差動デバイスQ0とQ1をモデル化あるいは特性化する働きをする。この差動ベース−エミッタ電圧(dVbe)バイアス回路は、さらに、図示するように配列された金属酸化物半導体(MOS)デバイスM0,M1,M2,M3およびM4を備える。これらデバイスのソース端子は電源電圧VSSに結合される。デバイスM1とM2は、10なる係数だけ異なる電流Iと10Iを供給するように構成される。差動増幅器304は、デバイスM3内の電流を調節し、抵抗R3間の電圧をQ0’とQ1’のベース−エミッタ電圧間の差と等しくなるようにセットすることでノードN1とN2を等しくさせ、絶対温度に比例する電圧(VPTAT)を生成する。
【0030】
MOSデバイスM0,M1,M2,M3、M4は、それぞれ、40/4、100/4、10/4、20/0.5、80/0.5マイクロメートル(μm)なる幅/長さの寸法を持つ。これら寸法は単に例であり、本発明の要件ではない。
【0031】
本発明によると、IMODの上述のスケーリングされたバージョン(K×IMOD)は、デバイスM0を駆動し、デバイスM1とM2内の電流をセットする。IMODのスケーリングされたバージョンにてこれら参照(基準)トランジスタをバイアスすることで、R3の間に生成されるベース−エミッタ電圧(dVbe)の差の中にバイアス依存性が導入される。R3間のこの電圧は、Q6,Q7差動ペアのバイアス電流IB1をセットすることで、図3のレーザ駆動回路内のR1とR2の間の電圧をセットする。抵抗R3は、好ましくは、抵抗の製造および温度変動が相殺されるように、抵抗R1およびR2と同一のタイプおよび幅とされる。この実施例においては、R1は1キロオームに選択されるが、当業者においては理解できるように、他の値を用いることもできる。
【0032】
図7は、図5のケースにおいて用いられる固定バイアスの代わりに、図6の差動ベース−エミッタ電圧(dVbe)バイアス回路300を用いたときのレーザ駆動回路(ドライバ)の応答を示す。ここでも、IMODは5から60mAの間で変化され、IMOD=5mA,IMOD=30mAおよびIMOD=60mAに対してプロットされている曲線は、1.0がレーザダイオードをオン状態に駆動するために意図される出力電流を表し、0.0がレーザダイオードをオフ状態に駆動するために意図される出力電流を表すように正規化されている。図からわかるように、図5の固定バイアスのケースにおいては約20%であったオーバーシュートは、図6の可変バイアス回路300を用いることで、約10%より小さなレベルへと大幅に低減される。図6のバイアス回路は、こうして低バイアス電流における差動出力段のオーバドライビングを防止する。
【0033】
ここに説明される本発明の特定の実施例は単に解説を目的とするものであり、例えば、前述のように、他の形態として異なるデバイスタイプおよびトランジスタ技術を用いることもできる。加えて、マルチ差動回路を用いて説明されたが、本発明は一つあるいは複数のシングルエンド回路を用いて実現することもできる。このような実施例においては、駆動回路に加えられるシングルエンド入力データ信号が駆動回路内で差動データ信号に変換される。当業者においては明らかなように、これらおよび他の様々な形態がクレームの範囲から逸脱することなく可能である。
【図面の簡単な説明】
【図1】本発明の一つの実施例におけるレーザダイオードの出力を駆動電流の関数としてプロットする。
【図2】レーザダイオード光源と本発明が内部に実装される関連するレーザ駆動回路の略図である。
【図3】図2のレーザドライバの略図である。
【図4】図3のレーザドライバにおける出力段の差動ベース−エミッタ電圧(dVbe)をベース電流の関数として異なる温度レベルに対してプロットする。
【図5】本発明の技法によって解消されるオーバーシュート問題を図解するためのもので、入力段差動ペアに対してバイアス電流を固定したときのレーザドライバの出力を異なる変調電流レベルに対して時間の関数として示す。
【図6】本発明による図3のレーザドライバに用いるための差動ベース−エミッタ電圧(dVbe)バイアス回路の略図である。
【図7】本発明の技法を用いて達成されるオーバーシュートの低減を図解するためのもので、入力段差動ペアに対して図6のバイアス回路によって生成される可変バイアスを利用したときのレーザドライバの出力を異なる変調電流レベルに対して時間の関数として示す。
【符号の説明】
100 レーザ閾値電流
102 低変調電流レベルIMOD(0)
104 高変調電流レベルIMOD(1)
200 レーザ駆動回路
202 OUTN端子
204 OUTP端子
205 スイッチ
300 差動ベース−エミッタ電圧(dVbe)バイアス回路
302 電流発生器回路
D1 レーザダイオード
IDC DCバイアス電流
VCC 電源電圧
Claims (10)
- 光源に対する駆動回路であって、
第一と第二の入力を持つ差動回路;
前記差動回路の第一と第二の入力に加えられる差動データに従ってこの駆動回路の第一の出力と第二の出力の一方に加えるための変調電流を確立するように適合化された電流発生器回路;および
前記電流発生器回路のバイアス電流出力に結合された一つの入力と前記差動回路のベース端子に結合された一つの入力を持つ可変バイアス回路であって、この駆動回路の出力オーバーシュートを制御するように前記差動回路に加えるための可変バイアス電流を生成するよう動作する可変バイアス回路を備え、
前記可変バイアス回路は、前記駆動回路の出力段トランジスタのパラメータ変動に合わせるように前記バイアス電流を調節するよう動作するものである、ことを特徴とする駆動回路。 - さらに、入力段、中間段および出力段から成り、前記入力段が前記差動回路から成り、前記出力段が前記駆動回路の第一と第二の出力から成る請求項1記載の駆動回路。
- 前記中間段が、前記入力段の出力によって駆動され、前記出力段を駆動する上側部分と、前記差動データによって駆動される下側部分を持つプル−プッシュ段から成る請求項2記載の駆動回路。
- 前記可変バイアス回路によって生成される可変バイアス電流が前記変調電流の関数となるように、前記可変バイアス回路が構成されている請求項1記載の駆動回路。
- 前記電流発生器回路がこのバイアス電流出力の所に、前記変調電流に係数をかけたものを生成し、前記可変バイアス回路が前記可変バイアス電流を生成するために前記変調電流に係数をかけたものを処理するように前記可変バイアス回路が構成されている請求項1記載の駆動回路。
- 前記差動回路が差動ペアとして構成された第一と第二のトランジスタから成り、前記差動回路の前記第一と第二の入力がそれぞれ前記第一と第二のトランジスタのベース端子に対応し、前記ベース電流が前記第一と第二のトランジスタの共通のエミッタ端子に加えられ、前記駆動回路の第一と第二の出力の特定の一つに前記変調電流を印加するために、前記第一と第二の出力の特定の一つを選択する働きをする信号と前記第一と第二のトランジスタの各々のコレクタ端子が関連づけられている請求項1記載の駆動回路。
- 前記可変バイアス回路が第一の電流路と、第二の電流路とを提供するように構成され、これにより前記2つの電流路の一方に流れる電流が前記出力段の差動ベース−エミッタ電圧に従って変化するようにし、前記第一と第二の電流路がこれらの間に実質的に固定された電流比を持つように形成されている請求項1記載の駆動回路。
- 前記可変バイアス回路がさらに:
第一のトランジスタと第二のトランジスタ;
各々が前記第一と第二のトランジスタの対応する一つの第一の端子と第一の電源電圧の間に結合された第一及び第二の電流デバイスであって、前記第一のトランジスタの第二と第三の端子が第二の電源電圧に結合され、前記第二のトランジスタの第二の端子が前記第二の電源電圧に結合され、前記第二のトランジスタの第三の端子が抵抗要素を介して前記第二の電源電圧に結合されている第一及び第二の電流デバイス;
それぞれ前記第一と第二のトランジスタの第一の端子に結合された第一と第二の入力を持つ差動増幅器;および
前記差動増幅器の出力端子に結合された入力端子を持つ第三の電流デバイスであって、前記抵抗要素を通じて電流を確立し、この結果として前記可変バイアス回路の出力電流が前記第一と第二のトランジスタの差動エミッタ−ベース電圧の関数として変化するようになっている第三の電流デバイスを備える請求項1記載の駆動回路。 - 少なくとも一つの光源用の駆動回路を備える集積回路であって、
第一と第二の入力を持つ差動回路;
前記差動回路の第一と第二の入力に加えられる差動データに従って前記駆動回路の第一の出力と第二の出力の一方に加えるための変調電流を確立するように適合化された電流発生器回路;および
前記電流発生器回路のバイアス電流出力に結合された一つの入力と前記差動回路のバイアス端子に結合された一つの入力を持つ可変バイアス回路であって、この駆動回路の出力オーバーシュートを制御するために前記差動回路に加えるための可変バイアス電流を生成するよう動作する可変バイアス回路を備え、
前記可変バイアス回路は、前記駆動回路の出力段トランジスタのパラメータ変動に合わせるように前記バイアス電流を調節するよう動作するものである、ことを特徴とする集積回路。 - 光源と、
前記光源に結合された駆動回路とを備える装置であって、前記駆動回路が:
第一と第二の入力を持つ差動回路;
前記差動回路の第一と第二の入力に加えられる差動データに従って前記駆動回路の第一の出力と第二の出力の一方に加えるための変調電流を確立するように適合化された電流発生器回路;および
前記電流発生器回路のバイアス電流出力に結合された一つの入力と前記差動回路のバイアス端子に結合された一つの入力を持つ可変バイアス回路であって、この駆動回路の出力オーバーシュートを制御するために前記差動回路に加えるための可変バイアス電流を生成するよう動作する可変バイアス回路を備え、
前記可変バイアス回路は、前記駆動回路の出力段トランジスタのパラメータ変動に合わせるように前記バイアス電流を調節するよう動作するものである、ことを特徴とする集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/949592 | 2001-09-10 | ||
US09/949,592 US6535534B1 (en) | 2001-09-10 | 2001-09-10 | Optical source driver with bias circuit for controlling output overshoot |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003179553A JP2003179553A (ja) | 2003-06-27 |
JP2003179553A5 JP2003179553A5 (ja) | 2005-06-09 |
JP4354680B2 true JP4354680B2 (ja) | 2009-10-28 |
Family
ID=25489295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002263478A Expired - Fee Related JP4354680B2 (ja) | 2001-09-10 | 2002-09-10 | 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6535534B1 (ja) |
JP (1) | JP4354680B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7280574B1 (en) * | 2002-05-15 | 2007-10-09 | Cypress Semiconductor Corp. | Circuit for driving a laser diode and method |
US7573688B2 (en) * | 2002-06-07 | 2009-08-11 | Science Research Laboratory, Inc. | Methods and systems for high current semiconductor diode junction protection |
US7525346B2 (en) * | 2002-07-11 | 2009-04-28 | Mindspeed Technologies, Inc. | Driver circuits and methods |
US6879608B1 (en) * | 2003-03-31 | 2005-04-12 | Applied Micro Circuits Corporation | High compliance laser driver |
US7433377B2 (en) * | 2003-05-22 | 2008-10-07 | Null Networks Llc | Laser drive method and apparatus |
US7505493B1 (en) | 2005-02-10 | 2009-03-17 | Science Research Laboratory, Inc. | Methods and systems for semiconductor diode junction protection |
US7592825B1 (en) | 2005-08-22 | 2009-09-22 | Science Research Laboratory, Inc. | Methods and systems for semiconductor diode junction screening and lifetime estimation |
JP5025171B2 (ja) * | 2005-09-29 | 2012-09-12 | エスケーハイニックス株式会社 | 差動増幅装置 |
US7477850B2 (en) * | 2005-10-31 | 2009-01-13 | Agere Systems Inc. | Optical signal jitter reduction via electrical equalization in optical transmission systems |
US7684960B1 (en) | 2006-10-18 | 2010-03-23 | Science Research Laboratory, Inc. | Methods and systems for semiconductor diode junction protection |
US20080137701A1 (en) * | 2006-12-12 | 2008-06-12 | Joseph Michael Freund | Gallium Nitride Based Semiconductor Device with Reduced Stress Electron Blocking Layer |
US8041552B2 (en) * | 2007-04-10 | 2011-10-18 | Intergrated Device Technology, Inc. | Behavioral modeling of high speed differential signals based on physical characteristics |
US8599890B2 (en) * | 2008-03-25 | 2013-12-03 | Electro Scientific Industries, Inc. | Systems and methods for laser pulse equalization |
US20090243718A1 (en) * | 2008-03-31 | 2009-10-01 | Kitel Technologies Llc | High-speed modulator driver circuit with enhanced drive capability |
US9887552B2 (en) * | 2013-03-14 | 2018-02-06 | Analog Devices, Inc. | Fine timing adjustment method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955929A (en) * | 1996-08-27 | 1999-09-21 | Silicon Image, Inc. | Voltage-controlled oscillator resistant to supply voltage noise |
US5883910A (en) * | 1997-07-03 | 1999-03-16 | Maxim Integrated Products, Inc. | High speed semiconductor laser driver circuits |
-
2001
- 2001-09-10 US US09/949,592 patent/US6535534B1/en not_active Expired - Lifetime
-
2002
- 2002-09-10 JP JP2002263478A patent/JP4354680B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030048820A1 (en) | 2003-03-13 |
JP2003179553A (ja) | 2003-06-27 |
US6535534B1 (en) | 2003-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4354680B2 (ja) | 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ | |
JP4200535B2 (ja) | 発光素子の駆動回路 | |
JPH08316560A (ja) | レーザダイオード駆動回路 | |
JP2001326569A (ja) | Led駆動回路及び光送信モジュール | |
JPH11103108A (ja) | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 | |
JP2002043684A (ja) | 発光素子の制御回路 | |
JP3725235B2 (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気/光信号変換ユニット | |
US6778569B2 (en) | Optical source driver with improved input stage | |
US10700490B2 (en) | Pseudo-balanced driver | |
JP2006269981A (ja) | 光半導体発光素子駆動回路 | |
US5874861A (en) | Amplifier circuit | |
JPH0621726A (ja) | 増幅装置 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
JPH0851321A (ja) | 電流発生装置及び電流発生方法 | |
JPH05259563A (ja) | 半導体レーザ光出力制御回路 | |
JP6922505B2 (ja) | 半導体レーザ駆動回路 | |
JP3076129B2 (ja) | 差動増幅装置 | |
JPH05235662A (ja) | 定電流発生回路 | |
JP4639269B2 (ja) | 画像表示装置及び集積回路 | |
Yin et al. | Design of automotive VCSEL transmitter with on-chip feedforward optical power control | |
JP2710487B2 (ja) | 半導体発光素子駆動回路 | |
JPH05129706A (ja) | 半導体レーザ駆動制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070910 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080903 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4354680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |