JPH03175705A - ディスク装置のデータ処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、ディスクに光を照射することによって得ら
れる光を検出して光電変換する光学ヘッドからの電気信
号をデータに変換するディスク装置のデータ処理回路に
関する。

（従来の技術） 周知のように、例えば光学ヘッド内の半導体レーザより
出力されるレーザ光によって、光ディスクに画像データ
を記録したり、光ディスクに記録されている画像データ
、コントロールトラックデータ、セクタマークデータ等
のデータを光学へラド内の検知器を用いて電気信号に変
換した後、データ処理回路で対応するデータに変換する
ことにより、読取りを行う光デイスク装置が種々開発さ
れている。

上記データ処理回路は、既成品のオペアンプを用いて回
路を作成し、いわゆるディスクリートによる回路で構成
されている。この、ディスクリートによる回路の場合に
は、自由度があるが、半面実装面積をとり、部品点数が
増えてコスト高であり、またオペアンプを何個も連ねて
組んでいるため、特に高速信号や微小信号を扱う場合に
、実装が難しく、配線によるノイズが乗る可能性があり
性能を引き出せなかった。

そこで、種種の演算機能のアナログ回路が集積され、高
集積回路化（ＬＳＩ化）されているデータ処理回路が考
えられている。

ところが、このような高集積回路化されたデータ処理回
路では、演算機能で用いる抵抗の抵抗値が絶対値の精度
が３０％と悪いという特性を有している。

したがって、高集積回路化されたデータ処理回路では精
度良くデータの処理が行えないという欠点があった。

（発明が解決しようとする課題） この発明は、精度良くデータの処理が行えないという欠
点を除去するもので、精度良くデータの処理が行えるデ
ィスク装置のデータ処理回路を提供することを目的とす
る。

［発明の構成コ （課題を解決するための手段） この発明のディスク装置のデータ処理回路は、ディスク
に光を照射することによって得られる光を検出して光電
変換する光学ヘッドからの電気信号をデータに変換する
ものにおいて、演算処理結果が内部抵抗の比で表わされ
る種種の演算処理機能が集積され、上記光学ヘッドから
の信号をデータに変換する高集積化回路を設けたもので
ある。

（作用） この発明は、ディスクに光を照射することによって得ら
れる光を検出して光電変換する光学ヘッドからの電気信
号をデータに変換するものにおいて、演算処理結果が内
部抵抗の比で表わされる種種の演算処理機能が集積され
る高集積化回路で、上記光学ヘッドからの信号をデータ
に変換するようにしたものである。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第２図は、ディスク装置を示すものである。このディス
ク装置は光ディスク（ディスク）１に対し集束光を用い
て情報を記録、再生（あるいは消去動作）を行うもので
ある。

上記光ディスク１の表面には、スパイラル状に溝（記録
トラック）が形成されており、この光ディスク１は、モ
ータ２によって例えば一定の速度で回転される。このモ
ータ２は、モータ制御回路１８によって制御されている
。

上記光ディスク１は、たとえば５．２５インチ（約１３
．３ｃｍ）、あるいは１２インチで、ガラスあるいはプ
ラスチックスなどで円形に形成された基板の表面にテル
ルあるいはビスマスなどの金属被膜層つまり記録膜がド
ーナツ型にコーティングされており、その金属被膜層の
中心部近傍には切欠部つまり基準位置マークが設けられ
ている。

また、光デイスク１上には、案内溝（記録トラック）が
形成されているデータ記録エリアと、このデータ記録エ
リアよりも内周側に設けられた案内溝やサーボバイトの
無いエリアでコントロールトラックデータ（特願昭６２
−２２５５２７号参照）が製造時にあらかじめ記録され
ている特性データ記録エリアとから構成されている。

上記データ記録エリアにおいて、基準マークを基準とし
て複数のセクタに分割されている。上記光デイスク１上
には可変長の情報が複数のブロワりにわたって記録され
るようになっており、光デイスク１上には３６０００）
ラックに３ｏ万のブロックが形成されるようになってい
る。上記ブロックの先頭には、アドレス等が記録されて
いるブロックヘッダが予め設けられている。また、光デ
ィスク１には、セクタごとにセクタマークが付与されて
いるものもある。

上記光ディスク１に対する情報の記録、再生は、光学ヘ
ッド３によって行われる。この光学ヘッド３は、リニア
モータ３１の可動部を構成する駆動コイル１３に固定さ
れており、この駆動コイル１３はリニアモータ？ｌＩ！
制御回路１７に接続されている。

このリニアモータ制御回路１７には、リニアモータ位置
検出器２６が接続されており、こ−のリニアモータ位置
検出器２６は、光学ヘッド３に設けられた光学スケール
２５を検出することにより、位置信号を出力するように
なっている。

また、リニアモータ３１の固定部には、図示しない永久
磁石が設けられており、前記駆動コイル１３がリニアモ
ータ制御回路１７によって励磁されることにより、光学
ヘッド３は、光ディスク１の半径方向に移動されるよう
になっている。

前記光学ヘッド３には、対物レンズ６が図示しないワイ
ヤあるいは板ばねによって保持されており、この対物レ
ンズ６は、駆動コイル５によってフォーカシング方向（
レンズの光軸方向）に移動され、駆動コイル４によって
トラッキング方向（レンズの光軸と直交方向）に移動可
能とされている。

また、レーザ制御回路１４によって駆動される半導体レ
ーザ９より発生されたレーザ光は、コリメータレンズ１
１ａ、ハーフプリズム１１ｂ１対物レンズ６を介して光
デイスク１上に照射され、この光ディスク１からの反射
光は、対物レンズ６、ハーフプリズム１１ｂ１集光レン
ズ１０ａ１およびシリンドリカルレンズ１０ｂを介して
光検出器８に導かれる。

なお、上記ワイヤ４．５による対物レンズ駆動装置につ
いては、特願昭６１−２８４５９１号に記載されている
ので、ここではその説明を省略する。

上記光検出器８は、光ディスク１からの反射光を受光し
て電気信号に変換する４つのフォトダイオード８ａｓ　
８ｂｓ　８Ｃ％　８ｄによって構成されている。

上記光学ヘッド３のフォトダイオード８　ａ　％ｇｂ、
８ｃｓ　８ｄのカソード側は共通にビデオ信号用プリア
ンプ回路１９ｂに接続され、アノード側はそれぞれフォ
ーカス／トラッキング処理回路４０に接続されている。

ここで、フォトダイオード８ａ、８ｂ、８ｃ、８ｄは接
合容量を持つため、アノードからカソードへ逆バイアス
約５ボルトを印加し、この接合容量を小さくしている。

このため、ビデオ信号用プリアンプ回路１９ｂに人力さ
れる信号の動作中心は７．５ボルト、フォーカス／トラ
ッキング処理回路４０に人力される信号の動作中心は２
．５ボルトとなっている。

これにより、光ディスク１からの反射光に応じて、フォ
トダイオード３ａ、８．ｂ、８ｃ、８ｄにカソードから
アノードへ向かって電流が流れ、これをカソード側から
取出した和電流を用いてビデオ信号処理を行い、アノー
ド側から取出したそれぞれの電流を用いてフォーカス（
光ディスク１と対物レンズ６の距離を一定に保つ）／ト
ラッキング（あらかじめ光ディスク１に記録されている
案内溝に従う）処理を行うようになっている。

上記フォーカス／トラッキング処理回路４０は、増幅器
１２ａ、１２ｂ、１２ｃ、１２ｄ、フォーカシング制御
回路１５、トラッキング制御回路１６、リニアモータ制
御回路１７、加算器３０ａ１３０Ｃ１およびオペアンプ
ＯＰ１、ＯＰ２によって構成されている。

すなわち、上記光検出器８のフォトダイオード８ａの出
力信号は、増幅器１２ａを介して加算器３０ａ、３０ｂ
、３０ｃ、３０ｄの一端に供給され、フォトダイオード
８ｂの出力信号は、増幅器１２ｂを介して加算器３０ｂ
、３０ｄの一端に供給され、フォトダイオード８Ｃの出
力信号は、増幅器１２ｃを介して加算器３０ｂ、３０ｃ
の他端に供給され、フォトダイオード８ｄの出力信号は
、増幅器１２ｄを介して加算器３０ａ、３０ｄの他端に
供給されるようになっている。

上記加算器３０ａの出力信号は差動増幅器ＯＰＩの反転
入力端に供給され、この差動増幅器ＯＰＩの非反転入力
端には上記加算器３０ｂの出力信号が供給される。これ
により、差動増幅器ＯＰＩは、上記加算器３０ａ、３０
ｂの差に応じてトラック差信号をトラッキング制御回路
１６に供給するようになっている。このトラッキング制
御回路１６は、差動増幅器ＯＰＩから供給されるトラッ
ク差信号に応じてトラック駆動信号を作成するものであ
る。

上記トラッキング制御回路１６から出力されるトラック
駆動信号は、前記トラッキング方向の駆動コイル４に供
給される。また、上記トラッキング制御回路１６で用い
られたトラック差信号は、リニアモータ制御回路１７に
供給されるようになっている。

また、上記加算器３０ｃの出力信号は差動増幅０ 器ＯＰ２の反転入力端に供給され、この差動増幅器ＯＰ
２の非反転入力端には上記加算器３０ｄの出力信号が供
給される。これにより、差動増幅器ＯＰ２は、上記加算
器３０ｃ、３０ｄの差に応じてフォーカス点に関する信
号をフォーカシング制御回路１５に供給するようになっ
ている。このフォーカシング制御回路］５の出力信号は
、フォーカシング駆動コイル５に供給され、レーザ光が
光デイスク１上で常時ジャストフォーカスとなるように
制御される。

上記のようにフォーカシング、トラッキングを行った状
態での光検出、器８の各フォトダイオード８ａ、〜８ｄ
のカソード側からの和電流は、トラック上に形成された
ピット（記録情報）の凹凸が反映されている。この和電
流は、ビデオ信号用プリアンプ回路１９ｂで電圧値に変
換されてビデオ処理回路（データ処理回路）１９ａに供
給され、このビデオ処理回路１９ａにおいて画像データ
、アドレスデータ（トラック番号、セクタ番号等）、コ
ントロールトラックデータ（特性データ）、セ１ フタマークデータが再生される。

このビデオ処理回路１９ａで処理されたビデオ信号は復
調処理、エラー訂正処理等を行うインタフェース回路７
０を介して外部装置としての光デイスク制御装置７１に
出力されるようになっている。

また、上記ビデオ処理回路１９ａで得られる光量レベル
検知信号、記録異常検知信号、データ有無検知信号は、
ＣＰＵ２３へ出力されるようになっている。

また、上記トラッキング制御回路１６は、上記ＣＰＵ２
３からＤ／Ａ変換器２２を介して供給されるトラックジ
ャンプ信号に応じて対物レンズ６を移動させ、１トラッ
ク分、ビーム光を移動させるようになっている。

上記レーザ制御回路１４、フォーカシング制御回路１５
、トラッキング制御回路１６、リニアモータ制御回路１
７、モータ制御回路１８、ビデオ処理回路１９ａ等は、
パスライン２０を介してＣＰＵ２３によって制御される
ようになっており、２ このＣＰＵ２３はメモリ２４に記憶されたプログラムに
よって所定の動作を行うようになされている。

上記ビデオ処理回路１９ａは、高集積化されたＬＳＩ部
９０とこのＬＳＩ部９０に外付けされた抵抗、コンデン
サ、アナログスイッチ等とから構成されている。このよ
うに、ビデオ処理回路１９ａの一部をアナログＬＳＩ（
高集積回路）化することにより、途中の信号線等がなく
なり、これによる影響がとり除けるので今までの帯域に
比べて広帯域化が実現できる。また、回路の一部をＬＳ
Ｉ化することで今までのような多層板で配線する必要も
なくなり、外付部品も少ないので、例えば第３図に示す
ように、フレキシブル基板にレイアウトすることも可能
となり、機構系の隙間にフレキシブル基板として入れる
ことが可能となる。

また、フレキシブル基板を機構等の筐体やフレーム、ベ
ース等に貼り付けてしまうことも可能であり、このよう
にすることで省スペース化が図れて装置として小型化が
できる。ＬＳＩ部９０は、３ ４４ピンタイプであり、信号線のピン配置は、第４図に
示すように、アナログ信号の電源系とディジタル信号の
電源系とを分け、互いにタロストーク等で問題のないよ
うに配置し、さらに微小な信号については必要であれば
隣にアナログＧＮＤを一本追加する等を行うことでクロ
ストークに強い、ノイズに強い回路とすることができる
。

また、電源から各回路に電流が供給されるため、微小信
号を使う回路は電源ＧＮＤから最も遠いところに配し、
電源ＧＮＤへのノイズがアナログ回路へのクロストーク
になることを避けている。

また、あきピンについては、ＬＳＩ内部でＧＮＤに接続
処理し、ノイズや静電気等の混入を防ぎ信頼性の向上を
図っている。

また、上記光学ヘッド３のフォトダイオード８　ａ　ｓ
・・・から出てくる出力信号はμＡオーダで微小であり
、かつ１０〜２０ＭＨ２という高速信号であるため、ビ
デオ処理回路１９ａのＬＳＩ化で実装面積が小さくなり
、ビデオ処理回路１９ａとプリアンプ回路１９ｂとが光
学ヘッド３に載るよ４ うにできる。また、小型の光学ヘッド３の場合でもプリ
アンプ回路１９ｂだけ（上記ビデオ処理回路１９ａのＬ
ＳＩ部９０は約４０ピンに対しプリアンプ回路１９ｂだ
けなら８ピン程度）であれば載せることができるので、
どのような機種に対しても、必要最少限の微小信号を扱
う部分は配線長が短くできるようになっている。この切
り分は方で光学ヘッド３の形状等が光なっても同じＬＳ
Ｉを用いることが可能である。

上記ビデオ処理回路１９ａは、第１図および第５図に示
すように、減算回路４１、反転増幅回路４２、ビデオ信
号処理回路４３、比較回路４４、選択回路４５、記録異
常検知回路４６、データ有無検知回路４７、基準電圧生
成回路４８、非反転増幅回路４９、ピーク検波回路５０
、比較回路５１、比較回路５２、および光量レベル検知
回路５３によって構成されている。

減算回路４１は、第６図（ａ）（ｂ）に示すような、プ
リアンプ回路１９ｂからのデータとしての電圧値（読取
信号、記録信号）と基準電圧５ ＲＥＦ　（７，５ボルト）とを比較し、６ボルト中心の
信号に変換する回路であり、外付けの入力抵抗Ｒ１、Ｒ
１と、ＬＳＩ部９０の内部に設けられた差動増幅用のア
ンプ４１ａ１帰還抵抗Ｒ２、Ｒ２によって構成されてい
る。この場合、入力抵抗Ｒ１、Ｒ１はＬＳＩ部９０の外
付けとし、機種により変更できるようにし、次段との関
係で、ＬＳ１部９０内に入る帰還抵抗Ｒ２、Ｒ２が比と
なるように帰還抵抗Ｒ２、Ｒ２を固定値としている。

したがって、プリアンプ回路１９ｂから第７図（ａ）に
示すような信号が供給された場合、同図（ｂ）に示すよ
うな信号を出力するようになっている。

ここで、プリアンプ回路１９ｂからのデータと基準電圧
ＲＥＦとの差を演算している理由は、光学ヘッド３のフ
ォトダイオード８　ａ　ｓ・・・に逆バイアスを加えて
いるためプリアンプ回路１９ｂの動作の中心が供給電圧
を１２Ｖとしたとき１２／２−６Ｖではなく７，５Ｖに
とっている。したがつ６ て、このＬＳ１部９０で処理するときこの電圧は機種に
より変わったりするため、入力をプリアンプ回路１９ｂ
の動作中心との差を演算することで入力段以降はＬＳＩ
部９０の持つ動作中心で処理できるようになる。このた
め、前にくる回路の動作中心はＬＳ１部９０の供給電圧
の動°作範囲内に入ってさえいれば接続でき、しかも、
その値によらずその後の信号処理性能は全く変わらない
という利点がある。

また、入力されるデータに対して入力抵抗Ｒ１に比べて
微小な抵抗ＲｍをＬＳＩ部９０の内部に入れて、これを
介して入力している。これにより、アンプ４１ａの加算
点（−）の入力が低インピーダンスで外部につながる負
荷による不安定動作や、もし調整／組立時等にショート
された場合でもＬＳＩ部９０の保護となり破壊する恐れ
がなくなる。

また、減算回路４１の出力は信号チエツク用信号として
ＬＳＩ部９部外０外力され、抵抗ＲＴを介してテストビ
ンＴＰＩへ供給されるようになつ７ ている。この場合も、動作に対して無視できる程度の抵
抗値のＬＳ１部９０内に設けられた抵抗Ｒｍを介して出
力することによりショート等によるＬＳ１部９０内の破
壊の保護を行っている。

また、テストピンＴＰＩは上記アンプ４１ａの出力のよ
うな高インピーダンスのところから出すようにする。こ
れはチエツクのための端子つまりテストピンＴＰ１に負
荷が繋がることで動作が不安定になったりということを
避けている。したがって、テストビンＴＰＩは高インピ
ーダンスのところから出すようにしである。

上記減算回路４１の出力は、記録異常検知信号を作成す
る際の原信号となる。この場合、減算回路４１の出力は
ＬＳＩ部９部内０内還抵抗Ｒ２の値で決定されるため、
ばらつきが大きくなるが、記録異常検知信号は多少ばら
ついても問題ないので、出力が帰還抵抗Ｒ２と人力抵抗
Ｒ１の比によって決定されることにより、精度を上げる
ことができるようになっている。

反転増幅回路４２は、減算回路４１からの出力　８ を反転増幅する回路であり、外付けの帰還抵抗Ｒ４、Ｒ
５、コンデンサＣ１、Ｃ２と、ＬＳＩ部９０の内部に設
けられたアンプ４２ａ、アナログスイッチ４２ｂ、入力
抵抗Ｒ３によって構成されている。これにより、外付け
の帰還抵抗Ｒ４、Ｒ５をＣＰＵ２３からのセレクト信号
によりアナログスイッチ４２ｂを用いて切換えることに
より、ゲインを変更することにより、機種の特性の異る
光ディスク１に対応させることができる。たとえば、第
８図に示すような信号が出力されるようになっている。

また、上記反転増幅回路４２の出力は抵抗ＲＴを介して
テストピンＴＰ２へ供給されるようになっている。

ここで、ゲインは帰還抵抗Ｒ４、Ｒ５を外付にして決め
ており、コンデンサＣ１、Ｃ２も外付にしている。これ
により、多機種に対する汎用性ができ、さらにこれらを
外部でアナログスイッチ４２ｂで切換えるようにしてい
る。こうすることで反転増幅のゲイン及び信号の周波数
制限を同時に加えることが可能となり、反射率が異なる
多種１つ の光ディスク１を扱える光デイスク装置に対応すること
が可能となる。回路の時定数ＣＲゲイン比ａ（但しａ＜
１とし、最もゲイン比大きい場合を帰還抵抗Ｒ４にとる
）としたいときは以下のように定数を決めれば良い。

スイッチＯＦＦ時・・・ゲイン　Ｒ４／Ｒ３、時定数Ｃ
２・Ｒ４よりＣ２−Ｃ，Ｒ４−Ｒ スイッチＯＮ時　・・・ゲイン　Ｒ４・Ｒ５／（Ｒ４＋
　Ｒ５）　Ｒ３−ａ　・Ｒ４／　Ｒ３よりＲ５＝　（ａ
／　（１−ａ））　・Ｒ４時定数　（Ｒ４・Ｒ５／　（
Ｒ４＋Ｒ５））（ＣＩ＋Ｃ２）−Ｃ２・Ｒ４より ＣＩ＝　（（１−ａ）／ａ）　・Ｃ２ また、この出力信号はゲイン切換がされて、機種等によ
らず決まった出力とし、この後の処理を楽にしている。

そのためこの信号に対しては精度が高いことが必要とな
る。しかしＬＳＩ部９部内０内る抵抗は絶対値の精度は
±３０％と悪いが抵抗の比は５％以内に入るという特性
を持つ。したがって、この信号のゲインは ０ （Ｒ２／Ｒ１）　　Ｘ　　（Ｒ４／Ｒ３）−Ｒ２・Ｒ４
／Ｒ１・Ｒ３となるが、 ここで、抵抗Ｒ２と抵抗Ｒ３はＬＳＩ部９０の内部抵抗
なので比で現われており、外付として抵抗Ｒ１と抵抗Ｒ
４がついているので、これも精度が良く、この出力は精
度を高くすることができる。

このようにＬＳＩ部９部内０内う演算処理に対して内部
抵抗については比で表わせるようにすると精度が上げら
れる。また、このことと、回路の外付抵抗を切換えなけ
ればならないところを一致させているために、全ての抵
抗を出さずに半分の２本で精度をあげてゲインも決める
ようになっている。

また、アンプ４２ａの負側と出力ピン、出力側と出力ピ
ンとの間のＬＳＩ部９０内部に、微小な抵抗Ｒｍが設け
られている。

ビデオ信号処理回路４３は、反転増幅回路４２からの出
力のデータ信号部分を反転増幅し、出力の負（−）側を
クリップし、出力の正（＋）側のレベルフィードバック
を行い、反転増幅回路４２１ からの出力の（−）レベルの振られを取り除く回路であ
り、またデータ有無検知用の原信号を作成する回路であ
る。このビデオ信号処理回路４３は、外付けの抵抗Ｒ１
２、Ｒ１４、Ｒ１５、コンデンサＣ３、Ｃ６と、ＬＳＩ
部９０の内部に設けられた高速のアンプ４３ａ１低速の
アンプ４３ｂ、抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、
Ｒ１１、Ｒ１３、ダイオードＤ１、Ｄｌｏによって構成
されている。

すなわち、反転増幅回路４２からの信号を反転増幅、及
び入力信号（＋）側に対するリミッタ、及び低域のフィ
ードバックにより出力信号は入力信号のバイアスによら
ず６ｖ付近を中心に出るようにしている。ここでこのフ
ィードバック用信号は外付のコンデンサＣ６と抵抗Ｒ１
４、Ｒ１５により時定数が決められている。これはこの
帯域は精度良くとる必要があるため外付で決めている。

特に時定数に関しては精度が必要なところは外付にでき
るように端子を設けている。

すなわち、低周波成分（フィードバック分）は、２ ダイオードＤ１のオフ時（ｖＯ≧３、ｖｉ≦０．９） ｖＯ＝１／　（１＋Ｒ７／Ｒ１３＋Ｒ７／Ｒ１３・Ｒ１
４／Ｒ１５）ｌ（Ｒ７／Ｒ６＋Ｒ７／Ｒ８＋Ｒ７／　Ｒ
１３＋　１　）　ｖ　ａ　−（Ｒ７／　Ｒ８）　ｖ　ｂ
　十（Ｒ１４／Ｒ１５・Ｒ７／Ｒ１３）ｖｃ−（Ｒ７／
Ｒ１３）ｖｉｌ ここで、抵抗Ｒ６、Ｒ１３、Ｒ７、Ｒ８はＬＳ１部９０
の内部、抵抗Ｒ１４、Ｒ１５は外付けであり、抵抗の比
で決まる。

また、第９図（ｂ）に示すように、高周波成分は、フィ
ードバック分がないものであるから、上記ｖＯに対して
（−）側に信号が表れ、ゲインはダイオードＯＦＦ時Ｒ
７／Ｒ６，ＯＮ時（Ｒ７・ＲＩＯ／　（Ｒ１０＋Ｒ７）
）／Ｒ６と内部の抵抗の火で表わせる。

また、低速のアンプ４３ｂの出力は、「ｖｗｍ（（Ｒ１
４＋Ｒ１５）／Ｒ１５１ｖＯ−（Ｒ１４／Ｒ１５）　Ｖ
Ｒ［ｌＰ　　（ＶＲＥＰ−６ボルト）」トナッている。

３ なお、上記反転増幅回路４２からの信号は、第９図（ａ
）に示すようになり、高速のアンプ４３ａの出力は、同
図（ｂ）に示すようになり、低速のアンプ４３ｂの出力
は、同図（ｃ）に示すようになっている。

また、この場合も各出力端子のＬＳ１部９０内には、微
小な抵抗Ｒｍが設けられている。

比較回路４４は、ビデオ信号処理回路４３からのデータ
を２値化することにより、画像データあるいはアドレス
データを得るものであり、外付けのコンデンサＣ５と、
ＬＳＩ部９０の内部に設けられたコンパレータとしての
アンプ４４ａ１人力抵抗Ｒ１６、ダイオードＤ２、Ｄ３
によって構成されている。

すなわち、第１０図（ａ）に実線で示すビデオ信号処理
回路４３のアンプ４３ａからの信号と、その信号による
ダイオードＤ７による順電圧と抵抗Ｒ１５、コンデンサ
Ｃ５による一次フィルタにより作成される同図（ａ）に
破線で示す信号とをアンプ４４ａでコンパレートするこ
とにより、同４ 図（ｂ）に示すような、０〜５ボルトの２値化データを
作り、読取データとしての画像データあるいはアドレス
データとして出力するようになっている。

また、アンプ４４ａの（＝）端子と出力端子との間のＬ
ＳＩ部９０内には、人力抵抗Ｒ１６に比べて微小な抵抗
Ｒｍが設けられている。

選択回路４５は、比較回路４４からの画像データ、アド
レスデータ、比較回路５１からのコントロールトラック
データ、あるいは比較回路５２からのセクタマークデー
タを、上記ＣＰＵ２３からのセレクト信号に応じて選択
的に、１本の信号線により上記インターフェース回路７
０へ出力するものであり、マルチプレクサ等のデータセ
レクタ４５ａによって構成されている。このデータセレ
クタ４５ａの出力には、外付けの抵抗ＲＰを介してディ
ジタル電圧ＶＤが印加される。

したがって、シリアルとしてしか使わないディジタル信
号をデータセレクタ４５ａにより選択し、１本の信号と
することで、アナログ信号とのクロ５ ストロークが生じ難くなり、またＬＳＩ部９０のピン数
を減らすことができる。

これにより、同時に出力が不要なディジタル信号（アナ
ログ信号から作り出したディジタル信号〉は、データセ
レクタ４５ａマルチプレクサを内部に設けて必要な線の
みをＬＳ１部９０外へ取出し、ディジタル線を減らし、
アナログ信号とのクロストロークを抑えることができる
。

記録光雷検知回路４６は、第１１図（ａ）に示すような
、減算回路４１からの出力により、記録時にすでにデー
タが記録されている部分への記録つまり同図（ｂ）に示
すような記録異常の検知信号（異常検知用の信号）を出
力するものである。

すなわち、減算回路４１からの出力をＬＳＩ部９０内に
て定まった信号により決定されるスライスレベルで比較
することにより得られる信号を記録異常検知信号として
出力する。この出力には外付けの抵抗ＲＰを介してディ
ジタル電圧ＶＤが印加されている。

データ有無検知回路４７は、第１２図（ａ）に６ 示すような、反転増幅回路４２からの出力が、ビデオ信
号処理回路４３のアンプ４３ｂにより、同図（ｂ）に実
線で示すような信号に変換され、この信号が同図（ｂ）
に破線で示す予め定まっているスライスレベルで比較す
ることにより、データの有無に対応した同図（Ｃ）に示
すような信号を出力するものである。アンプ４３ｂから
の出力を所定値で比較することにより得られる信号をデ
ータ有無検知信号として出力する。アンプ４７ａの出力
は、データ有無検知信号としてＣＰＵ２３へ出力され、
この出力には外付けの抵抗ＲＰを介してディジタル電圧
Ｖｑが印加される。

基準電圧生成回路４８は、外部電源から供給されるアナ
ログ電圧ＶＡ（１２ボルト）から１７２のアナログ電圧
ＶＡ／２　（６ボルト）を作成するものであり、抵抗Ｒ
２６、Ｒ２７、アンプ４８ａにより構成されている。こ
のアンプ４８ａの出力は基準電圧ＲＥＦとしてＬＳ１部
９０内の各部へ供給されるとともに、外部のフォーカス
／トラッキング処理回路４０等へ出力されるようになっ
て７ いる。

基準電圧ＲＥＦはＬＳＩ部９ｏに供給される電圧ＶＡに
対しＶＡ／２となるように作られている。

これにより、供給電圧が異なってもその１／２となるの
で機種により供給電圧が異なっても対応することができ
る。したがって、基準電圧ＲＥＦは供給電圧に比例して
変化し、供給電圧が広い範囲で動作可能となり、汎用性
が持てる。また、この出力をＬＳ１部９０より出力する
ことで他回路との接続が簡単となる。

また、アンプ４８ａの出力と出力端子との間のＬＳＩ部
９０内には、微小な抵抗Ｒｍが設けられている。

非反転増幅回路４９は、第１３図（ａ）に示すような、
反転増幅回路４２からの出力を、同図（ｂ）に示すよう
に、非反転増幅するとともにバイアスを乗せているもの
であり、抵抗Ｒ１７、Ｒ１８、Ｒ１９、Ｒ２０、アンプ
４９ａにより構成されている。この非反転増幅回路４つ
からの出力はＬＳ１部９０の外に出され、この信号はフ
ォ８ 一カス／トラック処理回路４ｏへ送られる。この信号は
グループを切った時、つまり光学ヘッド３をアクセスさ
せる際、グループにより明暗が出るのでそれを２値化し
、光学ヘッド３がアクセス中、今グループにいるのかラ
ンドにいるのかを検知する信号として用いられる。ここ
で、この信号と、この信号の動作中心である基準電圧Ｒ
ＥＦを出力しているため、受けとるフォーカス／トラッ
ク回路４０も差演算することで、接続が簡単にできる。

したがって、ＬＳＩ部９０から基準電圧ＲＥＦも出し、
−緒に出力するようになっている。これにより、接続さ
れる回路との接続が簡単に行える。

また、アンプ４９ａの出力と出力端子との間のＬＳＩ部
９０内には、微小な抵抗Ｒｍが設けられている。

ピーク検波回路５０は、第１４図（ａ）に示すような、
非反転増幅回路４９からの出力の暗レベルを、同図（ｂ
）に示すように、ピーク検波してバッファするものであ
り、外付けの抵抗Ｒ２８、コンデンサＣ８と、ＬＳＩ部
９ｏの内部に設けら２　つ れたアンプ５０ａ、ダイオードＤ４、抵抗Ｒ２１によっ
て構成されている。

また、アンプ５０ａの（＋）端子には、ＬＳ１部９０の
外部から何も入力がなくても所定の動作点となるように
、基準電圧ＲＥＦが抵抗値の大きな抵抗Ｒｍ’　を介し
て供給されている。

比較回路５１は、第１４図（ｂ）に示すような、ピーク
検波回路５０からの出力を自らの信号により比較回路４
４と同様にして作られる信号で比較することにより得ら
れる、同図（ｃ）に示すような信号をコントロールトラ
ックデータとして出力するものであり、外付けのコンデ
ンサＣ９と、ＬＳ１部９０の内部に設けられたコンパレ
ータとしてのアンプ５１ａ、抵抗Ｒ２２、ダイオードＤ
６、Ｄ５によって構成されている。

すなわち、第１４図（ｂ）に実線で示す、ピーク検波回
路５０のアンプ５０ａからの信号と、その信号によるダ
イオードＤ５、Ｄ６による順電圧と抵抗Ｒ２２、コンデ
ンサＣ９による一次フィルタにより作成される同図（ｂ
）に破線で示す直流０ 電圧とをアンプ５１ａでコンパレートすることにより、
同図（Ｃ）に示すような、０〜５ボルトの２値化データ
を作り、コントロールトラックデータとして出力するよ
うになっている。

比較回路５２は、第１５図（ａ）（ｂ）に示すように、
非反転増幅回路４９からの出力を自らの信号により比較
回路４４と同様にして作られる信号で比較することによ
り得られる信号をセクタマークデータとして出力するも
のである。この比較回路５２は、外付のコンデンサＣ７
と、ＬＳ１部９０の内部に設けられたコンパレータとし
てのアンプ４９ａ１抵抗Ｒ２３、ダイオードＤ８、Ｄ９
によって構成されている。

ダイオードＤ７と出力端子との間のＬＳ１部９０内には
、微小な抵抗Ｒｍが設けられている。

光量レベル検知回路５３は、第１６図（ａ）（ｂ）に示
すように、非反転増幅回路４つからの出力の明るい方を
ピーク検波して分圧し、バッファした後、光量レベル検
知信号を出力するものであり、外付けの抵抗Ｒ２４、Ｒ
２５、コンデン１ すＣ５と、ＬＳＩ部９０の内部に設けられた抵抗Ｒ２４
、ダイオードＤ７、アンプ５３ａによって構成されてい
る。記録時は大信号が入り飽和するが発振、ラッチ等が
生じないようになっている。

すなわち、アンプ５３ａの出力は、「Ｖｏ＝Ｒ２５／　
（Ｒ２４＋Ｒ２５）　　　（Ｖｉ−０，７）Ｊとなって
いる。

上記光量レベル検知回路５３つまりアンプ５３ａからの
光量レベル検知信号は図示しないＡ／Ｄコンバータに人
力されて、光ディスク１からの反射光量レベルをチエツ
クする信号に用いられる。これにより、フォーカシング
がかかつているか外れたかをチエツクしている。

ここで、この信号のように、次にＡ／Ｄコンバータが繋
がる場合は、装置により用いるＡ／Ｄコンバータが異な
るので、最終段は外付抵抗にてゲイン、バイアスが決め
られるようになっており、次のＡ／Ｄコンバータに対す
る制約がなくなり、Ａ／Ｄコンバータの動作範囲に合わ
せて信号が変えられ、汎用性を持たせることができる。

また、２ 時定数も外付の抵抗とコンデンサで決めることにより、
精度が向上する。

また、アンプ５３ａの（＋）端子には、ＬＳ１部９０の
外部から何も入力がなく、でも所定の動作点となるよう
に、基準電圧ＲＥＦが抵抗値の大きな抵抗Ｒｍ’を介し
て供給されている。これにより、もし端子に何もつなが
らなくても動作点が定まらずにＬＳ１部９０の全体が動
作不安定になったり、破壊したりということをなくして
いる。さらに、アンプ５３ａの各端子と出力端子との間
のＬＳ１部９０内には、それぞれ微小な抵抗Ｒｍが設け
られている。

また、上記ＬＳＩ部９０には、図示しないアナログ電源
からのアナログ電圧が供給されるとともに、図示しない
ディジタル電源からのディジタル電圧が供給されるよう
になっている。このＬＳ１部９０では、アナログ処理、
及びコンパレート後のディジタル処理と両方存在するの
で、たとえ電圧値が同じで良くてもアナログ用電源とデ
ィジタル用電源を分離した構造になっている。これによ
３ す、ディジタルのノイズのアナログへの混入を避けてお
りノイズに強い回路となっている。

また、さらにグランド系もアナログ系とディジタル系で
分離しており、このためディジタルＧＮＤに入るノイズ
もアナログ側と切り離されノイズが入り難い回路になっ
ている。

次に、このような構成において、フォーカシング、トラ
ッキングを行われている状態で、コントロールトラック
を読取る動作について説明する。

たとえば今、光デイスク制御装置７１からコントロール
トラックのアクセスの指示がＣＰＯ２３に供給される。

すると、ＣＰＵ２３はリニアモータ制御回路１７を制御
することにより、光学ヘッド３を光ディスク１の最内周
から外側に向けて移動する。

そして、ＣＰＵ２３は、光学ヘッド３のレーザ光がコン
トロールトラックの中心部近傍に対応したところで光学
ヘッド３つまりリニアモータ３１を停止させる。

ついで、ＣＰＵ２３は半導体レーザ９からし４ ザ光を発生させる。これにより、半導体レーザ９から発
生されたレーザ光は、コリメータレンズ１１ａ１ハーフ
プリズム１１ｂ１対物レンズ６を介して光デイスク１上
に照射され、この光ディスク１からの反射光は、対物レ
ンズ６、ハーフプリズム１１ｂ１集光レンズ１０ａ１お
よびシリンドリカルレンズ１０ｂを介して光検出器８に
導かれる。

したがって、上記光検出器８の各フォトダイオード８　
ａ　ｓ〜８ｄのカソード側からの和電流、つまりトラッ
ク上に形成されたピットの凹凸が反映されている電流は
、プリアンプ回路１９ｂで電圧値に変換されてビデオ処
理回路１９ａ内の減算回路４１に供給される。この減算
回路４１により、プリアンプ回路１９ｂからの電圧値と
基準電圧とが比較され、６ボルト中心の信号に変換され
、反転増幅回路４２に出力される。この反転増幅回路４
２により減算回路４１からの出力が反転増幅され、非反
転増幅回路４つにより非反転増幅されるとともにバイア
スが乗せられ、ピーク検波回路５ ５０へ供給される。このピーク検波回路５０により、非
反転増幅回路４つからの出力の暗レベルがピーク検波さ
れ、バッファされて比較回路５１へ出力される。この比
較回路５１により、ピーク検波回路５０からの出力をそ
の出力信号により決定されるスライスレベルで比較され
ることにより得られる信号がコントロールトラックデー
タとして、選択回路４５へ出力される。これにより、選
択回路４５により、比較回路５１から供給されるコント
ロールトラックデータが上記ＣＰＵ２３からのセレクト
信号に応じてインターフェース回路７０を介して光デイ
スク制御装置７１に出力される。

これにより、光デイスク制御装置７１は、供給されるコ
ントロールトラックデータつまり記録部分と未記録部分
の時間間隔を調べることにより、コントロールトラック
データつまり特性データの読取り（復調）を行い。この
読取った特性データに対応する制御を行う。すなわち、
種々の仕様（会社）の異なる光ディスク１に対応する制
御を行う。

たとえば、光ディスク１の膜の特性（反射率）、６ 半導体レーザの記録、再生時のパワー、フォーマット形
式（１周のセクタ数）等が対応した仕様で制御される。

次に、画像データ、アドレスデータを読取る動作につい
て説明する。たとえば今、光デイスク制御装置７１から
所定のトラックのアクセスの指示がＣＰＵ２３に供給さ
れる。すると、ＣＰＵ２３はりニアモータ制御回路１７
を制御することにより、光学ヘッド３を所定のトラック
へ移動する。

ついで、ＣＰＵ２３は半導体レーザ９からレーザ光を発
生させる。これにより、半導体レーザ９から発生された
レーザ光は、コリメータレンズ１１ａ１ハーフプリズム
１１ｂ１対物レンズ６を介して光デイスク１上に照射さ
れ、この光ディスク１からの反射光は、対物レンズ６、
ハーフプリズム１１ｂ１集光レンズ１０ａ１およびシリ
ンドリカルレンズ１０ｂを介して光検出器８に導かれる
。

したがって、上記光検出器８の各フォトダイオード８ａ
、〜８ｄのカソード側からの和電流、つ７ まりトラック上に形成されたピットの凹凸が反映されて
いる電流は、プリアンプ回路１９ｂで電圧値に変換され
てビデオ処理回路１９ａ内の減算回路４１に供給される
。この減算回路４１により、プリアンプ回路１９ｂから
の電圧値と基準電圧とが比較され、６ボルト中心の信号
に変換され、反転増幅回路４２に出力される。この反転
増幅回路４２により減算回路４１からの出力が反転増幅
されビデオ信号処理回路４３に供給される。このビデオ
信号処理回路４３により、反転増幅回路４２からの出力
のデータ信号部分が反転増幅され、出力の負（−）側が
クリップされ、出力の正（＋）側のレベルフィードバッ
クが行われ、反転増幅回路４２からの出力の（−）レベ
ルの振られが取り除かれて比較回路４４に供給される。

この比較回路４４により、ビデオ信号処理回路４３から
のデータが２値化され、レベルシフトされることにより
、画像データあるいはアドレスデータとして選択回路４
５へ出力される。これにより、選択回路４５により、比
較回路４４から供給される画像デ８ −夕あるいはアドレスデータが上記ＣＰＵ２３からのセ
レクト信号に応じてインターフェース回路７０を介して
光デイスク制御装置７１に出力される。これにより、光
デイスク制御装置７１は、供給される画像データあるい
はアドレスデータを読取データとして処理する。

次に、セクタマークが付与されている光ディスク］から
セクタマークを読取る際の処理について説明する。すな
わち、データを読み取っている際に、ブロックヘッダが
読み取れなかった場合に、光ディスク］のセクタ単位に
書かれているセクタマークを読取り、このセクタマーク
により上記ブロックヘッダに対応するデータを読出ずこ
とかできる。

すなわち、上記反転増幅回路４２により減算回路４１か
らの出力が反転増幅され、非反転増幅回路４９により非
反転増幅されるとともにバイアスが乗せられ、比較回路
５２へ供給される。この比較回路５２により、非反転増
幅回路４９からの出力を自らの信号により決定されるス
ライスレベル３つ で比較することにより得られる信号かセクタマークデー
タとして選択回路４５へ出力される。これにより、選択
回路４５により、比較回路５２から供給されるセクタマ
ークデータが上記ＣＰＯ２３からのセレクト信号に応じ
てインターフェース回路７０を介して光デイスク制御装
置７１−に出力される。これにより、光デイスク制御装
置７１は、供給されるセクタマークデータを用いて読み
取れなかったブロックヘッダの位置を判断し、この位置
に続いて読取られたデータを再生データとして処理する
。

また、上記記録異常検知回路４６は、データの記録時、
減算回路４］からの出力により、記録異常の検知信号を
異常検知用の信号としてＣＰＵ２３へ出力する。

また、」二記データ有無検知回路４７は、ビデオ信号処
理回路４３のアンプ４３ｂからの信号を予め定まってい
るスライスレベルで比較することにより、データの有無
に対応したデータ有無検知信号をＣＰＵ２３へ出力する
。

０ また、上記光量レベル検知回路５３は、非反転増幅回路
４９からの出力の明るい方をピーク検波して分圧し、バ
ッファした後、光量レベル検知信号をＣＰＵ２３へ出力
する。

上記したように、光ディスクに光を照射することによっ
て得られる光を検出して光電変換する光学ヘッドからの
電気信号を読取りデータ、コントロールトラックデータ
、あるいはセクタマークデータに変換するものにおいて
、減算処理等の種種の演算処理機能が集積される高集積
化回路で、その演算処理機能の演算処理結果が内部抵抗
の比で表わされるようにしたものである。

これにより、ＬＳＩ部上の内部抵抗の絶対精度は±３０
％と悪いが、各抵抗の比は５％以内となっており、演算
結果の精度が高いものとなり、精度良くデータの処理が
行えるものである。

［発明の効果］ 以上詳述したようにこの発明によれば、精度良くデータ
の処理が行えるディスク装置のデータ処理回路を提供で
きる。

１

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図および
第５図はビデオ処理回路の概略構成を示す図、第２図は
ディスク装置の概略構成を示す図、第３図はビデオ処理
回路のＬＳＩ部のピン配置を説明するための図、第４図
はビデオ処理回路の設置例を説明するための図、第６図
はプリアンプ回路における読取信号、記録信号を示す信
号波形図、第７図は減算回路の各部の信号波形を示す図
、第１０図は比較回路の各部の信号波形を示す図、第１
１図は記録異常検知回路の各部の信号波形を示す図、第
１２図はデータ有無検知回路の各部の信号波形を示す図
、第１３図は非反転増幅回路の各部の信号波形を示す図
、第１４図はピーク検波回路の各部の信号波形を示す図
、第１５図は比較回路の各部の信号波形を示す図、第１
６図は光量レベル検知回路の各部の信号波形を示す図で
ある。 　２ １・・・光ディスク、３・・・光学ヘッド、８・・光検
出器、８　ａ　ｓ〜・・・フォトダイオード、１９ａ・
・・プリアンプ回路、１９ｂ・・・ビデオ処理回路（デ
ータ処理回路）、２３・・・ＣＰＵ、２４・・・メモリ
、４０・・・フォーカス／トラッキング処理回路、４１
・・・減算回路、４２・・・反転増幅回路、４３・・・
ビデオ信号処理回路、４４・・・比較回路、４５・・・
選択回路、４６・・・記録異常検知回路、４７・・・デ
ータ有無検知回路、４８・・・基準電圧生成回路、４つ
・・・非反転増幅回路、５０・・・ピーク検波回路、５
１・・・比較回路、５２・・・比較回路、５３・・・光
量レベル検知回路、７１・・・光デイスク制御装置、９
０・・・ＬＳＩ部、Ｒ１−Ｒ３６、Ｒ４０〜Ｒ４４、Ｒ
ｍ、Ｒｍ’−抵抗、０１〜Ｃ１３・・・コンデンサ、Ｄ
１〜Ｄ１５・・・ダイオード。

Claims (1)

1. 【特許請求の範囲】 ディスクに光を照射することによって得られる光を検出
   して光電変換する光学ヘッドからの電気信号をデータに
   変換するディスク装置のデータ処理回路において、 演算処理結果が内部抵抗の比で表わされる種種の演算処
   理機能が集積され、上記光学ヘッドからの信号をデータ
   に変換する高集積化回路を設けたことを特徴とするディ
   スク装置のデータ処理回路。