KR970011816B1 - 리드/래그 보상기 설계방법 - Google Patents

Abstract

없음

Description

리드/래그 보상기 설계방법

제 1 도는 일반적인 광디스크장치에서의 디스크 서보를 나타낸 블럭도,

제 2 도는 제 1 도의 디스크 서보를 개략적으로 나타낸 블럭도,

제 3 도는 제 1 도에 도시한 보상기와 드라이브의 구체적인 회로구성을 나타낸 도면,

제 4 도는 본 발명의 리드/래그 보상기 설계방법에서 채용되는 각종 구성을 나타낸 도면,

제 5 도는 본 발명에 따른 리드/래그 보상기 설계방법을 설명하기 위한 흐름도,

제 6 도는 제 5 도의 에러증폭기로부터의 출력된 에러신호의 주파수 스펙트럼과 바람직한 에러신호의 주파수 스펙트럼을 나타낸 주파수 특성도,

제 7 도는 리드/래그 보상기의 기본 구성을 나타낸 도면,

제 8 도는 제 7 도의 리드/래그 보상기의 전달함수의 주파수 특성도,

제 9 도(A),(B)는 제 5 도에서 단계 S6과 S7의 조치를 설명하기 위한 주파수 특성도,

제 10 도(A),(B)는 제 5 도에서 단계 S8과 S9의 조치를 설명하기 위한 주파수 특성도,

제 11 도(A),(B)는 제 5 도에서 단계 S10과 S11의 조치를 설명하기 위한 주파수 특성도,

제 12 도(A),(B)는 제 5 도에서 단계 S12과 S13의 조치를 설명하기 위한 주파수 특성도이다.

* 도면의 주요부분에 대한 부호의 설명

2 : 광디스크4 : 스핀들모터

6 : 광학계10 : 에러발생기

12 : 에러증폭기14 : 보상기

16 : 드라이브20 : 아날로그/디지탈 변환부

22 : 입출력 인터페이스24 : 디코더/엔코더

26 : 마이컴28 : 메모리

30 : 디스플레이OP1,OP2 : 연산증폭기

C1∼C3 : 캐패시터R1∼R8 : 저항

AC : 액츄에이터 코일

본 발명은 리드/래그 보상기 설계방법에 관한 것으로, 보다 상세하게는 퍼스널 컴퓨터를 이용하여 리드/래그 보상기의 시정수를 효율적으로 설정하도록 된 리드/래그 보상기 설계방법에 관한 것이다.

현재, 레이저디스크나 컴팩트디스크와 같이 대용량의 오디오정보 및/또는 비디오정보가 기록된 광디스크 형태의 정보기록매체를 재생하는 디스크재생시스템이 널리 보급되어 있다.

상기한 디스크재생시스템에는 레이저빔을 정보기록매체의 정보기록면상에 정확하게 위치시켜서 목표로 하는 트랙의 정보를 독취하기 위해, 대물렌즈가 최적의 집광상태를 유지하도록 하는 포커싱 코일과 영구자석으로 이루어진 포커싱 액츄에이터와, 대물렌즈가 신호트랙을 정확하게 추종하도록 하는 트랙킹 코일과 영구자석으로 이루어진 트랙킹 액츄에이터를 구비한 광픽업장치가 채용되어 있다. 이러한 광픽업장치는 광디스크]에 신호를 기록재생하기 위해 사용되는 것으로, 포커싱 서보와 트랙킹 서보의 2개의 에러검출계가 구성되어 있고, 레이저빔을 디스크상에 집광시키는 대물렌즈와 이것을 가동시키는 액츄에이터가 조립되어 있다.

이와 같은 서보계로서 트랙킹 서보 및 포커싱 서보 구성에서는 제 1 도에 나타낸 바와 같이, 스핀들모터(4)의 회전에 따라 디스크(2)가 회전하면서 디스크의 편심 및 면진동이 발생하게 되므로, 레이저 다이오드(6B)에서 발생된 레이저빔이 빔 스플리터(6C)와 콜리메이트렌즈(6A), 대물렌즈를 매개로 디스크(2)의 기록면에 집광되고 이 디스크(2)의 기록면에서 반사된 반사빔이 수광소자(6D)에서 수광되면 이 수광되는 레이저빔의 광량이 변동하게 되어, 이 광량의 변동을 기초로 에러발생기(10)에서 에러신호를 발생시키며, 이 에러신호가 에러증폭기(12)에서 증폭된 다음에 보상기(14)에서 위상 리드/래그 보상을 행하여 액츄에이터 코일(AC)을 구동시키기 위한 드라이브(16)로 보상신호를 출력하도록 되어 있다. 따라서, 포커싱 서보의 경우에는 대물렌즈가 최적의 집광상태를 유지하도록 할 수 있게 되고, 트랙킹 서보의 경우에는 대물렌즈가 신호트랙을 정확하게 추종하도록 할 수 있게 된다.

이러한 디스크 서보의 구성을 개략적으로 나타내면 제 2 도에 나타낸 바와 같이 구성되는데, 동 도면에서 r(s)는 기준신호이고, e(s)는 트랙킹 에러 또는 포커싱 에러와 같은 에러신호이며, D(s)는 보상기의 전달함수이고, G(s)는 액츄에이터의 전달함수이며, d(s)는 디스크의 편심이나 면진동에 의한 기계적인 노이즈로 저주파수 영역의 값이고, y(s)는 트랙킹 서보의 경우 기록면에 평행한 방향으로의 대물렌즈의 변위에 대항하고 포커싱 서보의 경우 기록면에 수직한 방향으로의 대물렌즈의 변위에 해당하는 것이며, n(s)는 전기적인 노이즈로 고주파수 영역의 값이다. 여기서, 상기 변위 y(s)는 다음의 식으로 표현된다. 즉,

이다. 여기서, 에러신호는 e(s)=r(s)-y(s)로 되므로, 에러신호는

로 된다.

상기한 식(2)로부터 명확히 알 수 있는 바와 같이, 편심과 면진동에 의한 에러성분을 줄이기 위해서는 액츄에이터의 전달함수[G(s)]의 값은 고정되어 있는 값이므로 보상기의 전달함수[D(s)]의 값을 크게 하여야 한다.

상기한 보상기(16)는 제 3 도에 나타낸 바와 같이 구성되는데, 이러한 보상기를 설계하기 위해서는 설계자가 경험이나 참고서적을 통해서 주파수 응답 특성을 최적화 해 나가는 방법을 사용하고 있다. 그러나, 이러한 방법은 시간이 오래 걸릴 뿐만 아니라 보상기의 설계결과의 최적여부를 판단하기 곤란하다는 문제가 있다.

이에 본 발명은 상기한 사정을 감안하여 이루어진 것으로, 퍼스널 컴퓨터를 이용하여 리드/래그 보상기의 시정수를 효율적으로 설정할 수 있으면서, 설계결과의 최적여부를 용이하게 판단할 수 있도록 된 리드/래드 보상기 설계방법을 제공하기 위한 것이다.

상기한 목적을 달성하기 위해 본 발명에 따른 리드/래드 보상기 설계방법의 바람직한 실시양태에 따르면, 리드/래그 보상기의 각 구성요소의 값을 적절하게 설정하는 제 1 단계와; 리드/래그 주파수의 경계치를 구하고 이 경계치를 기초로 다수의 영역을 구분한 다음에 에러신호를 읽어들여 저장하고나서 그 저장된 데이터를 FFT(Fast Fourier Transform)해서 에러 스펙트럼을 디스플레이 하는 제 2 단계; 상기 디스플레이된 에러 스펙트럼이 바람직한 형태인지를 판단하는 제 3 단계; 상기 다수의 영역에 대하여 각각 에러피크가 존재하는지를 판단하여 에러피크가 존재하는 경우 상기 리드/래그 주파수의 경계치의 초기값을 재설정하는 제 4 단계 및 ; 상기 다수의 영역에 대하여 각각 에러피크가 존재하지 않거나 상기 디스플레이된 에러 스펙트럼이 바람직한 형태로 될때까지 상기 제2 내지 제 4 단계를 반복하는 제 5 단계를 구비하여 이루어진 것을 특징으로 한다.

여기서, 상기 다수의 영역은 4개의 영역으로 이루어지고, 상기 제 4 단계는 제 1 영역(영역 I)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4A단계와, 제 2 영역(영역 II)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4B단계 ; 제 3 영역(영역 III)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4C단계 ; 제 4 영역(영역 IV)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4D단계로 이루어진 것을 특징으로 한다.

그리고, 상기 4개의 리드/래그 주파수의 경계치는, 리드/래그 보상기의 전달함수의 위상이 주파수가 증가함에 따라 처음으로 래그되는 부분의 주파수(ω1)와, 위상이 처음으로 리드되는 부분의 주파수(ω2), 위상이 두번째로 리드되는 부분의 주파수(ω3), 그후 위상이 래그되는 부분의 주파수(ω4)로 이루어지는 것이 바람직하다.

또한, 상기 ω1까지의 범위를 제 1 영역, ω1∼ω2의 범위를 제 2 영역, ω2∼ω3의 범위를 제 3 영역, ω3∼ω4의 범위를 제 4 영역으로 설정하는 것이 바람직하다.

또, 상기 ω1까지의 범위를 제 1 영역, ω1∼ω2의 범위를 제 2 영역, ω2∼ω3의 범위를 제 3 영역, ω3∼ω4의 범위를 제 4 영역으로 설정하는 것이 바람직하다.

또, 상기 제4A단계에서는 상기 보상기의 직류이득인 K를 증가시키고 상기 ω2를 상승 시프트시키도록 초기값을 갱신하고, 제4B단계에서는 상기 ω1과 ω2를 동시에 상승 시프트시키도록 초기값을 갱신하며, 제4C단계에서는 상기 ω3과 ω4를 동시에 하강 시프트시키도록 초기값을 갱신하고, 제4D단계에서는 상기 ω3과 ω4를 동시에 하강 시프트시키도록 초기값을 갱신하는 것이 바람직하다.

이하, 첨부도면을 참조하여 본 발명에 따른 리드/래그 보상기 설계방법에 대해 상세히 설명한다.

제 4 도는 본 발명의 리드/래그 보상기 설계방법에서 채용되는 각종 구성을 나타낸 도면으로, 제 1 도에 도시한 일반적인 광디스크장치에서의 디스크 서보와 동일한 부분에는 동일한 참조부호를 붙이고 그에 대한 상세한 설명은 생략하기로 한다.

동 도면에는, 에러증폭기(12)의 출력신호를 아날로그/디지탈 변환하여 퍼스널 컴퓨터의 입출력 인터페이스(22)에 입력하는 아날로그/디지탈 변환부(20)가 설치되어 있고, 상기 입출력 인터페이스(22)를 매개로 아날로그/디지탈 변환부(20)로부터 입력되는 입력신호를 디코딩하여 마이컴(26)으로 전달하고 상기 마이컴(26)으로부터의 데이터를 엔코딩하여 상기 입출력 인터페이스(22)로 전달하는 디코더/엔코더(24)와, 상기 아날로그/디지탈 변환부(20)로부터 입출력 인터페이스(22)와 디코더/엔코더(24), 마이컴(26)을 매개로 입력되는 상기 에러증폭기(12)의 에러신호를 일시 지정하기 위한 메모리(28) 및 상기 마이컴(26)의 제어프로그램에 의해 상기 메모리(28)에 일시 저장된 에러신호의 FFT 처리한 에러 스펙트럼을 디스플레이 하기 위한 모니터와 같은 디스플레이가 설치되어 있는데, 이들 구성은 일반적인 퍼스널 컴퓨터의 구성이다.

제 7 도는 일반적인 리드/래그 보상기의 기본 구성을 나타낸 도면으로, 동 도면에서 리드/래그 보상기는, 연산증폭기(OP1)를 구비하고 있고 이 연산증폭기(OP1)의 반전입력단이 저항(R1)을 매개로 신호입력단에 접속되며 상기 저항(R1)과 병렬로 저항(R2)과 캐패시터(C1)가 접속되고 상기 연산증폭기(OP1)의 반전입력단과 출력단사이에 저항(R3)이 접속되며 이 저항(R3)과 병렬로 저항(R4)과 캐패시터(C2)가 접속되고 상기 연산증폭기(OP1)의 비반전 입력단이 접지되어 이루어져 있다. 이러한 보상기의 전달함수 D(s)는,

로 된다. 여기서, K는 전달함수의 진폭에 대응하는 값이고, ω1은 리드/래그 보상기의 전달함수의 위상이 주파수가 증가함에 따라 처음으로 래그되는 부분의 주파수에 대응하는 값이며, ω2는 위상이 처음으로 리드되는 부분의 주파수에 대응하는 값이고, ω3은 위상이 두번째로 리드되는 부분의 주파수에 대응하는 값이며, ω4는 그후 위상이 래그되는 부분의 주파수에 대응하는 값이다. 이러한 리드/래그 보상기의 전달함수의 주파수 스펙트럼을 보면 제8도에 나타낸 바와 같이 된다.

제7도에 나타낸 바와 같은 리드/래그 보상기를 제 4 도에 나타낸 장비를 이용하여 효율적으로 설계하는 본 발명에 따른 리드/래그 보상기 설계방법에 대하여 제 5 도의 흐름도와 제 6 도와 제 9 도 내지 제12도의 주파수 스펙트럼을 참조하여 상세히 설명한다.

제 5 도에 있어서, 먼저 제 7 도에 도시된 리드/래그 보상기의 각 구성요소인 저항(R1∼R4)과 캐피시터(C1,C2)의 값을 적절하게 설정한다(단계 S1). 그후, 리드/래그 보상기의 전달함후의 위상이 주파수가 증가함에 따라 래그되거나 리드되는 부분의 주파수에 대응하는 값인 ω1, ω2, ω3, ω4를 리드/래그 주파수의 경계치로서 구하고, 이 경계치(ω1,ω2,ω3,ω4)를 기초로 상기 ω1까지의 범위를 영역 I, ω1∼ω2의 범위를 영역 II, ω2∼ω3의 범위를 영역 III, ω3∼ω4의 범위를 영역 IV로 구분하여 설정한다(단계 S2).

이어서, 에러증폭기(12)의 에러출력신호를 아날로그/디지탈 변환부(20)와 입출력 인터페이스(22) 및 디코더/엔코더(24)를 매개로 입력받아 메모리(28)에 일시 저장하여 두고(단계 S3), 그후 마이컴(26)의 제어프로그램에 의해 상기 메모리(28)에 일시 저장된 에러신호를 FFT(Fast Fourier Transform) 처리하여 에러 스펙트럼을 디스플레이(30)을 통해서 디스플레이 한다(단계 S4). 이때, 디스플레이 되는 에러 스펙트럼은 일반적으로 제 6 도에 실선으로 나타낸 바와 같이 되는데, 가장 바람직한 에러 스펙트럼의 형태는 동 도면에서 점선으로 나타낸 바와 같이 되는 것이 바람직하다.

다음으로, 보상기 설계자가 디스플레이된 에러 스펙트럼을 보고서 만족스러운 에러 스펙트럼인지를 판단하여, 만족스러우면 종료하고, 만족스럽지 않으면 다음의 단계 S6으로 진행한다(단계 S5).

상기 단계 S6에서는 디스플레이된 에러 스펙트럼을 보고서 영역 I(0∼ω1)에 에러피크가 존재하는지를 판단하게 되는데, 이때 예컨대 디스플레이된 에러 스펙트럼이 제 9 도(A)에 나타낸 바와 같이 영역 I에 에러피크가 존재하는 경우, 단계 S7에서 제 9 도(B)에 나타낸 바와 같이 리드/래그 보상기의 직류 이동(즉, 전달함수의 진폭)이 증가하도록 함과 더불어 전달함수의 위상이 처음으로 리드되는 부분의 주파수에 대응하는 값인 ω2을 상승 시프트시킴으로써, 리드/래그 보상기의 전달함수[D(s)]값을 증가시켜 상기한 식(1)에서 에러신호[e(s)]가 작아지도록 한다. 여기서, 리드/래그 보상기의 직류 이득인 전달함수의 진폭(K)를 증가시키면 상기한 식(3)으로부터 명확히 알 수 있는 바와 같이 보상기의 전달함수값[D(s)]이 증가하고, 또한 ω2을 상승시켜도 보상기의 전달함수값[D(s)]이 증가하게 된다. 즉, K=R3/R1이고 ω2=1/C2.R4이므로, 상기한 단계 S7에서 K와 ω2가 상승하도록 저항(R1,R2,R4)과 캐피시터(C2)의 값을 조절하여 다시 설정하고, 상기한 단계 S2로 되돌아가서 상기한 단계 S7에서 갱신된 초기값에 의해 영역을 재구분하고나서 단계 S3∼S5를 반복한다.

한편, 상기한 단계 S6에서 디스플레이된 에러 스펙트럼을 보고서 영역 I(0∼ω1)에 에러피크가 존재하지 않는다고 판단하면 단계 S8로 진행한다.

상기 단계 S8에서는 디스플레이된 에러 스펙트럼을 보고서 영역 II(ω1∼ω2)에 에러피크가 존재하는지를 판단하게 되는데, 이때 예컨대 디스플레이된 에러 스펙트럼이 제10도(A)에 나타낸 바와 같이 영역 II에 에러피크가 존재하는 경우, 단계 S9에서 제10도(B)에 나타낸 바와 같이 전달함수의 위상이 처음으로 래그되는 부분의 주파수에 대응하는 값인 ω1을 상승 시프트시킴과 더불어 위상의 래그가 급격히 이루어지는 것을 방지하기 위해 전달함수의 위상이 처음으로 리드되는 부분의 주파수에 대응하는 값인 ω2도 상승 시프트시킴으로써, 리드/래그 보상기의 전달함수[D(s)]값을 증가시켜서 상기한 식(1)에서 에러신호[e(s)]가 작아지도록 한다. 여기서, 리드/래그 보상기에서 ω1을 상승시키면 상기한 식(3)으로부터 명확히 알 수 있는 바와 같이 보상기의 전달함수값이 증가하게 된다. 즉, ω1=1/[C2(R3+R4)]이고 ω2=1/C2.R4이므로, 상기한 단계 S9에서 ω1과 ω2가 상승하도록 저항(R2,R3,R4)과 캐피시터(C2)의 값을 조절하여 다시 설정하고, 상기한 단계 S2로 되돌아가서 상기한 단계 S9에서 갱신된 초기값에 의해 영역을 재구분하고나서 단계 S3∼S6을 반복한다.

한편, 상기한 단계 S8에서 디스플레이된 에러 스펙트럼을 보고서 영역 II(ω1∼ω2)에 에러피크가 존재하지 않는다고 판단하면 단계 S10로 진행한다.

상기 단계 S10에서는 디스플레이된 에러 스펙트럼을 보고서 영역 III(ω2∼ω3)에 에러피크가 존재하는지를 판단하게 되는데, 이때 예컨대 디스플레이된 에러 스펙트럼이 제11도(A)에 나타낸 바와 같이 영역 III에 에러피크가 존재하는 경우, 단계 S11에서 제11도(B)에 나타낸 바와 같이 전달함수의 위상이 두번째로 래그되는 부분의 주파수에 대응하는 값인 ω4을 하강 시프트시킴과 더불어 위상의 리드가 급격히 이루어지는 것을 방지하기 위해 전달함수의 위상이 두번째로 리드되는 부분의 주파수에 대응하는 값인 ω3도 하강 시프트 시킴으로써, 리드/래그 보상기의 전달함수[D(S)]값을 증가시켜서 상기한 식(1)에서 에러신호[e(s)]가 작아지도록 한다. 여기서, 리드/래그 보상기에서 ω4을 하강시키면 상기한 식(3)으로부터 명확히 알 수 있는 바와 같이 보상기의 전달함수값이 증가하게 된다. 즉, ω3=1/[C1(R1+R2)이고 ω4=1/C1.R2이므로, 상기한 단계 S11에서 ω3과 ω4가 하강하도록 저항(R1,R2)과 캐패시터(C1)의 값을 조절하여 다시 설정하고, 상기한 단계 S2로 되돌아가서 상기한 단계 S11에서 갱신된 초기값에 의해 영역을 개구분하고나서 단계 S3∼S8을 반복한다.

한편, 상기한 단계 S10에서 디스플레이된 에러 스펙트럼을 보고서 영역 III(ω2∼ω3)에 에러피크가 존재하지 않는다고 판단하면 단계 S12로 진행한다.

상기 단계 S12에서는 디스플레이된 에러 스펙트럼을 보고서 영역 IV(ω3∼ω4)에 에러피크가 존재하는지를 판단하게 되는데, 이때 예컨대 디스플레이된 에러 스펙트럼이 제12도(A)에 나타낸 바와 같이 영역 IV에 에러피크가 존재하는 경우, 단계 S13에서는 상기한 단계 S11과 마찬가지로 제12도(B)에 나타낸 바와 같이 전달함수의 위상이 두번째로 래그되는 부분의 주파수에 대응하는 값인 ω4을 하강 시프트시킴과 더불어 위상의 리드가 급격히 이루어지는 것을 방지하기 위해 전달함수의 위상이 두번째로 리드되는 부분의 주파수에 대응하는 값인 ω3도 하강 시프트시킴으로써, 리드/래그 보상기의 전달함수[D(s)]값을 증가시켜서 상기한 식(1)에서 에러신호[e(s)]가 작어지도록 한다. 여기서, 리드/래그 보상기의 전달함수값이 증가하게 된다. 즉, ω3=1/[C1(R1+R2)]이고 ω4=1/C1.R2이므로, 상기한 단계 S13에서 ω3과 ω4가 하강하도록 저항(R1,R2)과 캐패시터(C1)의 값을 조절하여 다시 설정하고, 상기한 단계 S2로 되돌아가서 상기한 단계 S13에서 갱신된 초기값에 의해 영역을 재구분하고나서 단계 S3∼S10을 반복한다.

한편, 상기한 단계 S12에서 디스플레이된 에러 스펙트럼을 보고서 영역 IV(ω3∼ω4)에 에러피크가 존재하지 않는다고 판단하면, 상기한 단계 S1∼S13을 통한 본 발명에 따른 설계방법에 의해 리드/래그 보상기의 설계가 바람직하게 완료된 것이므로 종료한다.

이상 설명한 바와 같이 본 발명에 따르면, 퍼스널 컴퓨터를 이용하여 리드/래그 보상기의 시정수를 효율적으로 설정하게 되므로, 종래와 같이 설계자가 경험이나 참고서적을 통해서 주파수 응답 특성을 최적화 해 나가는 방법에 비하여 설계시간이 짧아지게 될 뿐만 아니라 설계결과의 최적여부를 용이하게 판단할 수 있다는 잇점이 있다.

Claims (6)

1. 리드/래그 보상기의 각 구성요소의 값을 적절하게 설정하는 제 1 단계와 ; 리드/래그 주파수의 경계치를 구하고 이 경계치를 기초로 다수의 영역을 구분한 다음에 에러신호를 읽어들여 저장하고나서 그 저장된 데이터를 FFT(Fast Fourier Transform)해서 에러 스펙트럼을 디스플레이하는 제 2 단계 ; 상기 디스플레이된 에러 스펙트럼이 바람직한 형태인지를 판단하는 제 3 단계 ; 상기 다수의 영역에 대하여 각각 에러피크가 존재하는지를 판단하여 에러피크가 존재하는 경우 상기 리드/래그 주파수의 경계치의 초기값을 재설정하는 제 4 단계 및 ; 상기 다수의 영역에 대하여 각각 에러피크가 존재하지 않거나 상기 디스플레이된 에러 스펙트럼이 바람직한 형태로 될때까지 상기 제2 내지 제 4 단계를 반복하는 제 5 단계를 구비하여 이루어진 것을 특징으로 하는 리드/래그 보상기 설계방법.
2. 제 1 항에 있어서, 상기 다수의 영역은 4개의 영역으로 이루어지고, 상기 제 4 단계는 제 1 영역(영역 I)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4A단계와, 제 2 영역(영역 II)에 에러피크가 존재하는지를 판단하는 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4B단계 ; 제 3 영역(영역 III)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4C단계 ; 제 4 영역(영역 IV)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4D단계로 이루어진 것을 특징으로 하는 리드/래그 보상기 설계방법.
3. 제 2 항에 있어서, 상기 4개의 리드/래그 주파수의 경계치는, 리드/래그 보상기의 전달함수의 위상이 주파수가 증가함에 따라 처음으로 래그되는 부분의 주파수(ω1)와, 위상이 처음으로 리드되는 부분의 주파수(ω2), 위상이 두번째로 리드되는 부분의 주파수(ω3), 위상이 두번째로 래그되는 부분의 주파수(ω4)로 이루어지는 것을 특징으로 하는 리드/래그 보상기 설계방법.
4. 제 2 항 또는 제 3 항에 있어서, 상기 제 1 영역은 0∼ω1의 범위이고, 상기 제 2 영역은 ω1∼ω2의 범위이며, 상기 제 3 영역은 ω2∼ω3의 범위이고, 상기 제 4 영역은 ω3∼ω4의 범위인 것을 특징으로 하는 리드/래그 보상기 설계방법.
5. 제 2 항에 있어서, 상기 제4A단계에서는 상기 보상기의 직류 이득인 K를 증가시키고 상기 ω2를 상승시프트시키도록 초기값을 갱신하고, 제4B단계에서는 상기 ω1과 ω2를 동시에 상승 시프트시키도록 초기값을 갱신하며, 제4C단계에서는 상기 ω3과 ω4를 동시에 하강 시프트시키도록 초기값을 갱신하고, 제4D단계에서는 상기 ω3과 ω4를 동시에 하강 시프트시키도록 초기값을 갱신하는 것을 특징으로 하는 리드/래그 보상기 설계방법.
6. 제 3 항에 있어서, 상기 리드/래그 보상기가 연산증폭기(OP1)를 구비하고 있고 이 연산증폭기(OP1)의 반전 입력단이 저항(R1)을 매개로 신호입력단에 접속되며 상기 저항(R1)과 병렬로 저항(R2)과 캐패시터(C1)가 접속되고 상기 연산증폭기(OP1)의 반전 입력단과 출력단사이에 저항(R3)이 접속되며 이 저항(R3)과 병렬로 저항(R4)과 캐패시터(C2)가 접속되고 상기 연산증폭기(OP1)의 비반전 입력단이 접지되어 이루어져 있는 경우, 상기 경계치(ω1,ω2,ω3,ω4)는 각각 다음의 식

   ω1=1/[C2(R3+R4)]

   ω2=1/(C2.R4)

   ω3=1/[C1(R1+R2)]

   ω4=1/(C1.R2)

   로 결정되는 것을 특징으로 하는 리드/래그 보상기 설계방법.