KR960011871A - 리드/래그 보상기 설계방법 - Google Patents

리드/래그 보상기 설계방법 Download PDF

Info

Publication number
KR960011871A
KR960011871A KR1019940022467A KR19940022467A KR960011871A KR 960011871 A KR960011871 A KR 960011871A KR 1019940022467 A KR1019940022467 A KR 1019940022467A KR 19940022467 A KR19940022467 A KR 19940022467A KR 960011871 A KR960011871 A KR 960011871A
Authority
KR
South Korea
Prior art keywords
lag
error
frequency
read
lead
Prior art date
Application number
KR1019940022467A
Other languages
English (en)
Other versions
KR970011816B1 (ko
Inventor
김군진
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019940022467A priority Critical patent/KR970011816B1/ko
Publication of KR960011871A publication Critical patent/KR960011871A/ko
Application granted granted Critical
Publication of KR970011816B1 publication Critical patent/KR970011816B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Feedback Control In General (AREA)

Abstract

본 발명은 퍼스널 컴퓨터를 이용하여 리드/래드 보상기의 시정수를 효율적으로 설정할 수 있으면서 설계결과의 최적여부를 용이하게 판단할 수 있도록 된 리드/래그 보상기 설계방법을 제공하기 위한 것이다.
이를 위해 본 발명은, 리드/래드 보상기의 각 구성요소의 값을 적절하게 설정하는 제1단계와; 리드/래그 주파수의 경계치를 구하고 이 경계치를 기초로 다수의 영역을 구부한 다음에 에러신호를 읽어들여 저정하고나서 그 저장된 데이터 FFT해서 에러 스펙트럼을 디스플레이하는 제2단계; 상기 디스플레이된 에러 스펙트럼이 바람직한 형태인지를 판단하는 제3단계; 상기 다수의 영역에 대하여 각각 에러피크가 존재하는지를 판단하여 에러피크가 존재하는 경우 상기 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4단계 및; 상기 다수의 영역에 대하여 각각 에러피크가 존재하지 않거나 다시 디스플레이된 에러 스펙트럼이 바람직한 형태로 될때까지 상기 제2 내지 제4단계를 반복하는 제5단계를 구비하여 이루어진 것을 특징으로 한다.

Description

리드/래그 보상기 설계방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명의 리드/래그 보상기 설계방법에서 채용되는 각종 구성을 나타낸 도면,
제 5 도는 본 발명에 따른 리드/래그 보상기 설계방법을 설명하기 위한 흐름도,
제 6 도는 제 5 도의 에러증폭기로부터의 출력된 에러신호의 주파수 스펙트럼과 바람직한 에러신호의 주파수 스펙트럼을 나타낸 주파수 특성도,

Claims (6)

  1. 리드/래그 보상기의 각 구성요소의 값을 적절하게 설정하는 제 1 단계와 ; 리드/래그 주파수의 경계치를 구하고 이 경계치를 기초로 다수의 영역을 구분한 다음에 에러신호를 읽어들여 저장하고나서 그 저장된 데이터를 FFT(Fast Fourier Transform)해서 에러 스펙트럼을 디스플레이하는 제 2 단계 ; 상기 디스플레이된 에러 스펙트럼이 바람직한 형태인지를 판단하는 제 3 단계 ; 상기 다수의 영역에 대하여 각각 에러피크가 존재하는지를 판단하여 에러피크가 존재하는 경우 상기 리드/래그 주파수의 경계치의 초기값을 재설정하는 제 4 단계 및 ; 상기 다수의 영역에 대하여 각각 에러피크가 존재하지 않거나 상기 디스플레이된 에러 스펙트럼이 바람직한 형태로 될때까지 상기 제2 내지 제 4 단계를 반복하는 제 5 단계를 구비하여 이루어진 것을 특징으로 하는 리드/래그 보상기 설계방법.
  2. 제 1 항에 있어서, 상기 다수의 영역은 4개의 영역으로 이루어지고, 상기 제 4 단계는 제 1 영역(영역 I)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4A단계와, 제 2 영역(영역 II)에 에러피크가 존재하는지를 판단하는 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4B단계 ; 제 3 영역(영역 III)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4C단계 ; 제 4 영역(영역 IV)에 에러피크가 존재하는지를 판단하여 존재하는 경우 그 에러피크가 제거되도록 리드/래그 주파수의 경계치의 초기값을 재설정하는 제4D단계로 이루어진 것을 특징으로 하는 리드/래그 보상기 설계방법.
  3. 제 2 항에 있어서, 상기 4개의 리드/래그 주파수의 경계치는, 리드/래그 보상기의 전달함수의 위상이 주파수가 증가함에 따라 처음으로 래그되는 부분의 주파수(ω1)와, 위상이 처음으로 리드되는 부분의 주파수(ω2), 위상이 두번째로 리드되는 부분의 주파수(ω3), 위상이 두번째로 래그되는 부분의 주파수(ω4)로 이루어지는 것을 특징으로 하는 리드/래그 보상기 설계방법.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 제 1 영역은 0∼ω1의 범위이고, 상기 제 2 영역은 ω1∼ω2의 범위이며, 상기 제 3 영역은 ω2∼ω3의 범위이고, 상기 제 4 영역은 ω3∼ω4의 범위인 것을 특징으로 하는 리드/래그 보상기 설계방법.
  5. 제 2 항에 있어서, 상기 제4A단계에서는 상기 보상기의 직류 이득인 K를 증가시키고 상기 ω2를 상승시프트시키도록 초기값을 갱신하고, 제4B단계에서는 상기 ω1과 ω2를 동시에 상승 시프트시키도록 초기값을 갱신하며, 제4C단계에서는 상기 ω3과 ω4를 동시에 하강 시프트시키도록 초기값을 갱신하고, 제4D단계에서는 상기 ω3과 ω4를 동시에 하강 시프트시키도록 초기값을 갱신하는 것을 특징으로 하는 리드/래그 보상기 설계방법.
  6. 제 3 항에 있어서, 상기 리드/래그 보상기가 연산증폭기(OP1)를 구비하고 있고 이 연산증폭기(OP1)의 반전 입력단이 저항(R1)을 매개로 신호입력단에 접속되며 상기 저항(R1)과 병렬로 저항(R2)과 캐패시터(C1)가 접속되고 상기 연산증폭기(OP1)의 반전 입력단과 출력단사이에 저항(R3)이 접속되며 이 저항(R3)과 병렬로 저항(R4)과 캐패시터(C2)가 접속되고 상기 연산증폭기(OP1)의 비반전 입력단이 접지되어 이루어져 있는 경우, 상기 경계치(ω1,ω2,ω3,ω4)는 각각 다음의 식
    ω1=1/[C2(R3+R4)]
    ω2=1/(C2.R4)
    ω3=1/[C1(R1+R2)]
    ω4=1/(C1.R2)
    로 결정되는 것을 특징으로 하는 리드/래그 보상기 설계방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022467A 1994-09-07 1994-09-07 리드/래그 보상기 설계방법 KR970011816B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940022467A KR970011816B1 (ko) 1994-09-07 1994-09-07 리드/래그 보상기 설계방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940022467A KR970011816B1 (ko) 1994-09-07 1994-09-07 리드/래그 보상기 설계방법

Publications (2)

Publication Number Publication Date
KR960011871A true KR960011871A (ko) 1996-04-20
KR970011816B1 KR970011816B1 (ko) 1997-07-16

Family

ID=19392188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022467A KR970011816B1 (ko) 1994-09-07 1994-09-07 리드/래그 보상기 설계방법

Country Status (1)

Country Link
KR (1) KR970011816B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437472B1 (ko) * 2002-01-25 2004-06-30 이원식 분사노즐의 높낮이 및 폭 조절이 가능한 동력 분무기
KR20210017285A (ko) * 2019-08-07 2021-02-17 대한민국(행정안전부 국립재난안전연구원장) 감염병 재난 대비를 위한 수직이동형 해충퇴치장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437472B1 (ko) * 2002-01-25 2004-06-30 이원식 분사노즐의 높낮이 및 폭 조절이 가능한 동력 분무기
KR20210017285A (ko) * 2019-08-07 2021-02-17 대한민국(행정안전부 국립재난안전연구원장) 감염병 재난 대비를 위한 수직이동형 해충퇴치장치

Also Published As

Publication number Publication date
KR970011816B1 (ko) 1997-07-16

Similar Documents

Publication Publication Date Title
KR850006799A (ko) 신호강도 표시기
KR950015336A (ko) 레벨 설정 회로
KR960005555A (ko) 위상비교회로 및 피엘엘(pll)회로
KR960011871A (ko) 리드/래그 보상기 설계방법
CA2070668A1 (en) Address processor for a signal processor
KR960020373A (ko) 캠코더의 특성조정장치 및 그 조정방법
JPH10221385A (ja) 温度補償回路
US4404517A (en) Impedance measuring device
JP2750904B2 (ja) 温度補償発振器用の補償電圧発生回路
IE811406L (en) Operational amplifier
JPS5849047B2 (ja) 波形整形回路
JPS6027965Y2 (ja) メ−タ駆動回路
JPS6129247A (ja) デイジタル周波数変調装置
KR940011873A (ko) 전자레인지의 요리시간 세팅방법
JP2996992B2 (ja) 関数発生装置
KR970029299A (ko) 액정 디스플레이(LCD)의 노이즈(Noise) 제거회로
SHAPIRO Comparison of strategies in numerical integration of a nonlinear advection equation[Environmental Research Papers]
JPH11220369A (ja) クロック検出回路
JPS597230A (ja) 温度検出装置
JPH01232756A (ja) 半導体集積回路装置
KR970024622A (ko) 주파수샘플링방법
JPS58114625A (ja) スイツチ回路
KR890017869A (ko) 전자 선국 수신기의 방송국명 표시회로
KR970055363A (ko) 노이즈를 제거한 데이터 클록 신호 발생회로
KR970048494A (ko) 비교기를 사용하여 전압 레벨을 측정하는 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee