JP3327237B2 - アレイ光受信器 - Google Patents
アレイ光受信器Info
- Publication number
- JP3327237B2 JP3327237B2 JP02144599A JP2144599A JP3327237B2 JP 3327237 B2 JP3327237 B2 JP 3327237B2 JP 02144599 A JP02144599 A JP 02144599A JP 2144599 A JP2144599 A JP 2144599A JP 3327237 B2 JP3327237 B2 JP 3327237B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential power
- supply terminal
- array
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
- H04B10/85—Protection from unauthorised access, e.g. eavesdrop protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Optical Communication System (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アレイ光受信器に
関し、特に大容量通信装置や超並列計算機などの装置
間、あるいは装置内の並列光インタコネクションとして
用いられるアレイ光受信器に関するものである。
関し、特に大容量通信装置や超並列計算機などの装置
間、あるいは装置内の並列光インタコネクションとして
用いられるアレイ光受信器に関するものである。
【０００２】
【従来の技術】大容量通信装置や超並列計算機などの装
置間、あるいは装置内の並列光インタコネクションで
は、高スループットのデータ転送、装置の小型化が強く
望まれている。特に、１チャンネル当たりの伝送速度が
数１００Ｍｂｐｓから数Ｇｂｐｓ程度の送信回路あるい
は受信回路をアレイ状に並べて、ＬＳＩ１チップ上で多
チャンネル集積化したアレイ光送信器あるいはアレイ光
受信器の実現が重要となっている。
置間、あるいは装置内の並列光インタコネクションで
は、高スループットのデータ転送、装置の小型化が強く
望まれている。特に、１チャンネル当たりの伝送速度が
数１００Ｍｂｐｓから数Ｇｂｐｓ程度の送信回路あるい
は受信回路をアレイ状に並べて、ＬＳＩ１チップ上で多
チャンネル集積化したアレイ光送信器あるいはアレイ光
受信器の実現が重要となっている。
【０００３】この種のアレイ光受信器では、アレイ光送
信器の出力光パワー、伝送路損失などのチャンネル間偏
差により、各チャンネル間で入力光パワーにレベル差が
生ずるため、チャンネル間のクロストークの低減が重要
となる。したがって、広帯域で、しかもチャンネル間ク
ロストークの小さい受信回路構成を、ＬＳＩ１チップ上
に多チャンネル集積することが要求されている。
信器の出力光パワー、伝送路損失などのチャンネル間偏
差により、各チャンネル間で入力光パワーにレベル差が
生ずるため、チャンネル間のクロストークの低減が重要
となる。したがって、広帯域で、しかもチャンネル間ク
ロストークの小さい受信回路構成を、ＬＳＩ１チップ上
に多チャンネル集積することが要求されている。
【０００４】従来、このような要請に応えるために、例
えば、スイス連邦工科大学において研究されているアレ
イ光受信器では、図９に示すように、各チャンネルの受
光素子に印加する逆バイアスをＬＳＩから供給すること
が提案されている。図９において、各チャンネル（Ｃｈ
１，Ｃｈ２‥ＣｈＮ）の受光素子のカソードＣａ１，Ｃ
ａ２‥ＣａＮは増幅回路最高電位電源端子Ｖｃｃにそれ
ぞれボンディングワイヤで接続され、アノードＡｎ１，
Ａｎ２‥ＡｎＮはＬＳＩの増幅回路正相入力端子Ｉｎ１
＋，Ｉｎ２＋‥ＩｎＮ＋にそれぞれボンディングワイヤ
で接続されている。
えば、スイス連邦工科大学において研究されているアレ
イ光受信器では、図９に示すように、各チャンネルの受
光素子に印加する逆バイアスをＬＳＩから供給すること
が提案されている。図９において、各チャンネル（Ｃｈ
１，Ｃｈ２‥ＣｈＮ）の受光素子のカソードＣａ１，Ｃ
ａ２‥ＣａＮは増幅回路最高電位電源端子Ｖｃｃにそれ
ぞれボンディングワイヤで接続され、アノードＡｎ１，
Ａｎ２‥ＡｎＮはＬＳＩの増幅回路正相入力端子Ｉｎ１
＋，Ｉｎ２＋‥ＩｎＮ＋にそれぞれボンディングワイヤ
で接続されている。
【０００５】ここで、ボンディングワイヤは寄生インダ
クタンスを持つため、インダクタとして表す。増幅回路
逆相入力端子Ｉｎ１−，Ｉｎ２−‥ＩｎＮ−と最高電位
電源端子Ｖｃｃとの間には、受光素子の寄生容量Ｃｐｄ
１，Ｃｐｄ２‥ＣｐｄＮに相当する容量ＣＡｍｐ１，Ｃ
Ａｍｐ２‥ＣＡｍｐＮが接続されている。また、全チャ
ンネルの増幅回路最高電位電源端子と最低電位電源端子
は、端子パッド数の低減のため共通化されている。
クタンスを持つため、インダクタとして表す。増幅回路
逆相入力端子Ｉｎ１−，Ｉｎ２−‥ＩｎＮ−と最高電位
電源端子Ｖｃｃとの間には、受光素子の寄生容量Ｃｐｄ
１，Ｃｐｄ２‥ＣｐｄＮに相当する容量ＣＡｍｐ１，Ｃ
Ａｍｐ２‥ＣＡｍｐＮが接続されている。また、全チャ
ンネルの増幅回路最高電位電源端子と最低電位電源端子
は、端子パッド数の低減のため共通化されている。
【０００６】受光素子の逆バイアスはＬＳＩの最高電位
電源端子Ｖｃｃから供給されているため、Ｃｈ１に着目
した場合、Ｃｈ１以外から共通電源線を介してＣｈ１の
増幅回路Ａｍｐ１に回り込むクロストークは、受光素子
Ｐｄ１にも回り込む。この場合、受光素子から増幅回路
に入力される電流信号に含まれるクロストーク成分と、
増幅回路の電源線より回り込んだクロストーク成分は同
等であるため、増幅回路での増幅時に互いに弱め合い、
出力ではクロストークがキャンセルされる。
電源端子Ｖｃｃから供給されているため、Ｃｈ１に着目
した場合、Ｃｈ１以外から共通電源線を介してＣｈ１の
増幅回路Ａｍｐ１に回り込むクロストークは、受光素子
Ｐｄ１にも回り込む。この場合、受光素子から増幅回路
に入力される電流信号に含まれるクロストーク成分と、
増幅回路の電源線より回り込んだクロストーク成分は同
等であるため、増幅回路での増幅時に互いに弱め合い、
出力ではクロストークがキャンセルされる。
【０００７】このことを回路シミュレーション結果によ
り示す。なお、シミュレーションでは、増幅回路のプリ
アンプは光受信回路のフロントエンドとして最も一般的
なトランスインピーダンス型増幅回路を差動構成にした
回路を採用しており、そのトランジスタにはｆＴが２０
ＧＨｚのＳｉ−バイポーラトランジスタを用いている。
また、すべての寄生インダクタンスは１ｎＨとしてい
る。
り示す。なお、シミュレーションでは、増幅回路のプリ
アンプは光受信回路のフロントエンドとして最も一般的
なトランスインピーダンス型増幅回路を差動構成にした
回路を採用しており、そのトランジスタにはｆＴが２０
ＧＨｚのＳｉ−バイポーラトランジスタを用いている。
また、すべての寄生インダクタンスは１ｎＨとしてい
る。
【０００８】図１０は、図９の構成でＣｈ１のみに入力
信号を印加した場合の周波数特性のシミュレーション結
果を示す説明図である。クロストークの影響が現れるの
は信号振幅の小さい増幅回路初段のみであるため、プリ
アンプ出力のみを示している。図１０において、特性８
１はＡｍｐ１のプリアンプ出力、特性８２はＡｍｐ２の
プリアンプ出力すなわちＣｈ１からＣｈ２へのクロスト
ークを示している。
信号を印加した場合の周波数特性のシミュレーション結
果を示す説明図である。クロストークの影響が現れるの
は信号振幅の小さい増幅回路初段のみであるため、プリ
アンプ出力のみを示している。図１０において、特性８
１はＡｍｐ１のプリアンプ出力、特性８２はＡｍｐ２の
プリアンプ出力すなわちＣｈ１からＣｈ２へのクロスト
ークを示している。
【０００９】一方、比較として図１１には、受光素子に
印加する逆バイアスをＬＳＩの電源とは独立して供給し
ていること以外は図９と構成を同じにした回路を示す。
また、図１２には、この回路でのシミュレーション結果
を示す。図１２の特性１０２に比べて、図１０の特性８
２ではクロストークレベルが低減されており、各チャン
ネルの受光素子に印加する逆バイアスをＬＳＩから供給
することがクロストーク低減に有効であることがわか
る。
印加する逆バイアスをＬＳＩの電源とは独立して供給し
ていること以外は図９と構成を同じにした回路を示す。
また、図１２には、この回路でのシミュレーション結果
を示す。図１２の特性１０２に比べて、図１０の特性８
２ではクロストークレベルが低減されており、各チャン
ネルの受光素子に印加する逆バイアスをＬＳＩから供給
することがクロストーク低減に有効であることがわか
る。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のアレイ光受信器では、受光素子を搭載する基
板（図示せず）の寄生容量を考慮し、より実際的な等価
回路として図１３に示すように、寄生容量ＣＣａ１，Ｃ
Ｃａ２‥ＣＣａＮ、およびＣＡｎ１，ＣＡｎ２‥ＣＡｎ
Ｎを考慮した場合、これら寄生容量とボンディングワイ
ヤの寄生インダクタンスＬＡｎ１，ＬＡｎ２‥ＬＡｎＮ
により共振が生ずるため、回路動作が不安定になるとい
う問題点があった。
うな従来のアレイ光受信器では、受光素子を搭載する基
板（図示せず）の寄生容量を考慮し、より実際的な等価
回路として図１３に示すように、寄生容量ＣＣａ１，Ｃ
Ｃａ２‥ＣＣａＮ、およびＣＡｎ１，ＣＡｎ２‥ＣＡｎ
Ｎを考慮した場合、これら寄生容量とボンディングワイ
ヤの寄生インダクタンスＬＡｎ１，ＬＡｎ２‥ＬＡｎＮ
により共振が生ずるため、回路動作が不安定になるとい
う問題点があった。
【００１１】図１４は、この回路において図１０、図１
２と同一の条件でシミュレーションを行った場合の結果
である。ここでは、すべての寄生容量を１ｐＦとし、す
べての寄生インダクタンスを１ｎＨとしている。Ａｍｐ
１のプリアンプ出力（特性１２１）にＣＡｎ１，ＣＣａ
１とＬＡｎ１による共振が現れており、また、Ａｍｐ２
のプリアンプ出力（特性１２２）すなわちＣｈ１からＣ
ｈ２へのクロストークレベルは寄生容量を考慮しない場
合（図１０の特性８２）に比べて、高周波側で増加して
いる。
２と同一の条件でシミュレーションを行った場合の結果
である。ここでは、すべての寄生容量を１ｐＦとし、す
べての寄生インダクタンスを１ｎＨとしている。Ａｍｐ
１のプリアンプ出力（特性１２１）にＣＡｎ１，ＣＣａ
１とＬＡｎ１による共振が現れており、また、Ａｍｐ２
のプリアンプ出力（特性１２２）すなわちＣｈ１からＣ
ｈ２へのクロストークレベルは寄生容量を考慮しない場
合（図１０の特性８２）に比べて、高周波側で増加して
いる。
【００１２】この共振を除去するためには、共振周波数
が非常に高くなるように寄生容量および寄生インダクタ
ンスを低減しなければならず、ボンディングや受光素子
搭載用基板、さらにはＬＳＩの実装の容易性を考慮する
と、この共振の除去は非常に困難である。本発明はこの
ような課題を解決するためのものであり、実装に関わる
寄生素子の影響を低減し、アレイ光受信器の電源パッド
数低減のため各チャンネルの電源を共通化した場合でも
各チャンネル間のクロストークを低減して、良好な受光
特性が得られる光受信器を提供することを目的としてい
る。
が非常に高くなるように寄生容量および寄生インダクタ
ンスを低減しなければならず、ボンディングや受光素子
搭載用基板、さらにはＬＳＩの実装の容易性を考慮する
と、この共振の除去は非常に困難である。本発明はこの
ような課題を解決するためのものであり、実装に関わる
寄生素子の影響を低減し、アレイ光受信器の電源パッド
数低減のため各チャンネルの電源を共通化した場合でも
各チャンネル間のクロストークを低減して、良好な受光
特性が得られる光受信器を提供することを目的としてい
る。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明によるアレイ光受信器は、各受光素子
のカソードを、それぞれ対応する増幅回路の最高電位電
源端子に接続し、各受光素子のアノードを、それぞれ対
応する増幅回路の入力端子に接続し、各増幅回路ごと
に、当該増幅回路の最高電位電源端子とアレイ受信回路
の最高電位電源端子との間および当該増幅回路の最低電
位電源端子とアレイ受信回路の最低電位電源端子との間
のうち少なくともいずれか一方の間に接続された高域遮
断フィルタをさらに備えたものである。
るために、本発明によるアレイ光受信器は、各受光素子
のカソードを、それぞれ対応する増幅回路の最高電位電
源端子に接続し、各受光素子のアノードを、それぞれ対
応する増幅回路の入力端子に接続し、各増幅回路ごと
に、当該増幅回路の最高電位電源端子とアレイ受信回路
の最高電位電源端子との間および当該増幅回路の最低電
位電源端子とアレイ受信回路の最低電位電源端子との間
のうち少なくともいずれか一方の間に接続された高域遮
断フィルタをさらに備えたものである。
【００１４】また、各受光素子のカソードを、それぞれ
対応する増幅回路の入力端子に接続し、各受光素子のア
ノードを、それぞれ対応する増幅回路の最低電位電源端
子に接続し、各増幅回路ごとに、当該増幅回路の最高電
位電源端子とアレイ受信回路の最高電位電源端子との間
および当該増幅回路の最低電位電源端子とアレイ受信回
路の最低電位電源端子との間のうち少なくともいずれか
一方の間に接続された高域遮断フィルタをさらに備えた
ものである。
対応する増幅回路の入力端子に接続し、各受光素子のア
ノードを、それぞれ対応する増幅回路の最低電位電源端
子に接続し、各増幅回路ごとに、当該増幅回路の最高電
位電源端子とアレイ受信回路の最高電位電源端子との間
および当該増幅回路の最低電位電源端子とアレイ受信回
路の最低電位電源端子との間のうち少なくともいずれか
一方の間に接続された高域遮断フィルタをさらに備えた
ものである。
【００１５】また、各増幅回路の最高電位電源端子また
は最低電位電源端子の一部または全部を、それぞれの高
域遮断フィルタを介してアレイ光受信回路の最高電位電
源端子または最低電位電源端子に共通して接続するよう
にしたものである。したがって、受光素子搭載用基板の
寄生容量と、受光素子−増幅回路間のボンディングワイ
ヤの寄生インダクタンスとにより生ずる共振が抑制さ
れ、同時に、他チャンネルから共通電源線を介して回り
込むクロストークの高周波成分が遮断される。
は最低電位電源端子の一部または全部を、それぞれの高
域遮断フィルタを介してアレイ光受信回路の最高電位電
源端子または最低電位電源端子に共通して接続するよう
にしたものである。したがって、受光素子搭載用基板の
寄生容量と、受光素子−増幅回路間のボンディングワイ
ヤの寄生インダクタンスとにより生ずる共振が抑制さ
れ、同時に、他チャンネルから共通電源線を介して回り
込むクロストークの高周波成分が遮断される。
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明によるアレイ光受信器の概
念ブロック図である。このアレイ光受信器は、Ｎ個の受
光素子Ｐｄ１，Ｐｄ２‥ＰｄＮと、Ｎ個の増幅回路Ａｍ
ｐ１，Ａｍｐ２‥ＡｍｐＮを集積したアレイ光受信回路
と、各チャンネルの最高電位電源端子Ｖｃｃ側と最低電
位電源端子Ｖｅｅ側に、それぞれ１個ずつの高域遮断フ
ィルタＦｃｃ１，Ｆｅｅ１，Ｆｃｃ２，Ｆｅｅ２‥Ｆｃ
ｃＮ，ＦｅｅＮを有する。
して説明する。図１は本発明によるアレイ光受信器の概
念ブロック図である。このアレイ光受信器は、Ｎ個の受
光素子Ｐｄ１，Ｐｄ２‥ＰｄＮと、Ｎ個の増幅回路Ａｍ
ｐ１，Ａｍｐ２‥ＡｍｐＮを集積したアレイ光受信回路
と、各チャンネルの最高電位電源端子Ｖｃｃ側と最低電
位電源端子Ｖｅｅ側に、それぞれ１個ずつの高域遮断フ
ィルタＦｃｃ１，Ｆｅｅ１，Ｆｃｃ２，Ｆｅｅ２‥Ｆｃ
ｃＮ，ＦｅｅＮを有する。
【００１７】受光素子は、Ｎチャンネルの入力光信号を
電気信号に変換し、増幅回路においてこの電気信号を増
幅してＮチャンネルの電気信号を出力する。ここで、各
受光素子のカソードＣａ１，Ｃａ２‥ＣａＮは、それぞ
れ対応する増幅回路の最高電位電源端子Ｖｃｃ１，Ｖｃ
ｃ２‥ＶｃｃＮに接続され、また各受光素子のアノード
は、それぞれ対応する増幅回路の入力端子Ｉｎ１，Ｉｎ
２‥ＩｎＮに接続されている。
電気信号に変換し、増幅回路においてこの電気信号を増
幅してＮチャンネルの電気信号を出力する。ここで、各
受光素子のカソードＣａ１，Ｃａ２‥ＣａＮは、それぞ
れ対応する増幅回路の最高電位電源端子Ｖｃｃ１，Ｖｃ
ｃ２‥ＶｃｃＮに接続され、また各受光素子のアノード
は、それぞれ対応する増幅回路の入力端子Ｉｎ１，Ｉｎ
２‥ＩｎＮに接続されている。
【００１８】また、各増幅回路の最高電位電源端子Ｖｃ
ｃ１，Ｖｃｃ２‥ＶｃｃＮおよび最低電位電源端子Ｖｅ
ｅ１，Ｖｅｅ２‥ＶｅｅＮは、それぞれ高域遮断フィル
タを介してアレイ光受信回路の最高電位電源端子Ｖｃｃ
および最低電位電源端子Ｖｅｅに接続されている。受光
素子のカソードに与える逆バイアスを、増幅回路の最高
電位電源端子から供給することにより、他チャンネルか
らのクロストークは、増幅回路に回り込むと同時に受光
素子にも回り込む。
ｃ１，Ｖｃｃ２‥ＶｃｃＮおよび最低電位電源端子Ｖｅ
ｅ１，Ｖｅｅ２‥ＶｅｅＮは、それぞれ高域遮断フィル
タを介してアレイ光受信回路の最高電位電源端子Ｖｃｃ
および最低電位電源端子Ｖｅｅに接続されている。受光
素子のカソードに与える逆バイアスを、増幅回路の最高
電位電源端子から供給することにより、他チャンネルか
らのクロストークは、増幅回路に回り込むと同時に受光
素子にも回り込む。
【００１９】この場合、受光素子から増幅回路に入力さ
れる電流信号に含まれるクロストーク成分と、増幅回路
の電源線より回り込んだクロストーク成分は同等である
ため、増幅回路での増幅時に互いに弱め合い、出力では
クロストークがキャンセルされる。また、電源線に高域
遮断フィルタを挿入することにより、他チャンネルから
共通電源線を介して回り込むクロストークの高周波成分
が遮断され、これと同時に、受光素子搭載用基板（図示
せず）の寄生容量と、受光素子カソード−増幅回路最高
電位電源端子間のボンディングワイヤの寄生インダクタ
ンスとにより生ずる共振が抑制される。
れる電流信号に含まれるクロストーク成分と、増幅回路
の電源線より回り込んだクロストーク成分は同等である
ため、増幅回路での増幅時に互いに弱め合い、出力では
クロストークがキャンセルされる。また、電源線に高域
遮断フィルタを挿入することにより、他チャンネルから
共通電源線を介して回り込むクロストークの高周波成分
が遮断され、これと同時に、受光素子搭載用基板（図示
せず）の寄生容量と、受光素子カソード−増幅回路最高
電位電源端子間のボンディングワイヤの寄生インダクタ
ンスとにより生ずる共振が抑制される。
【００２０】図２は本発明の第１の実施の形態によるア
レイ光受信器を示すブロック図であり、同図において、
図１と同じまたは同等部分には同一符号を付してある。
ここでは、前述した各増幅回路は、入出力とも差動構成
とする。受光素子のカソードは各増幅回路最高電位電源
端子にそれぞれボンディングワイヤで接続され、アノー
ドは増幅回路正相入力端子Ｉｎ１＋，Ｉｎ２＋‥ＩｎＮ
＋にそれぞれボンディングワイヤで接続されている。ま
た、Ｖｃｃ，Ｖｅｅはボンディングワイヤで電源に接続
されている。
レイ光受信器を示すブロック図であり、同図において、
図１と同じまたは同等部分には同一符号を付してある。
ここでは、前述した各増幅回路は、入出力とも差動構成
とする。受光素子のカソードは各増幅回路最高電位電源
端子にそれぞれボンディングワイヤで接続され、アノー
ドは増幅回路正相入力端子Ｉｎ１＋，Ｉｎ２＋‥ＩｎＮ
＋にそれぞれボンディングワイヤで接続されている。ま
た、Ｖｃｃ，Ｖｅｅはボンディングワイヤで電源に接続
されている。
【００２１】ここで、ボンディングワイヤは寄生インダ
クタンスを持つため、インダクタとして表している。増
幅回路逆相入力端子Ｉｎ１−，Ｉｎ２−‥ＩｎＮ−と最
高電位電源端子Ｖｃｃとの間には、受光素子の寄生容量
ＣＰｄ１，ＣＰｄ２，・・・ＣＰｄＮに相当する容量Ｃ
Ａｍｐ１，ＣＡｍｐ２，・・・ＣＡｍｐＮが接続されて
いる。さらに、各高域遮断フィルタＦ１，Ｆ２，・・・
ＦＮは抵抗と容量で構成され、最高電位電源端子側と最
低電位電源端子側で容量を共有している。
クタンスを持つため、インダクタとして表している。増
幅回路逆相入力端子Ｉｎ１−，Ｉｎ２−‥ＩｎＮ−と最
高電位電源端子Ｖｃｃとの間には、受光素子の寄生容量
ＣＰｄ１，ＣＰｄ２，・・・ＣＰｄＮに相当する容量Ｃ
Ａｍｐ１，ＣＡｍｐ２，・・・ＣＡｍｐＮが接続されて
いる。さらに、各高域遮断フィルタＦ１，Ｆ２，・・・
ＦＮは抵抗と容量で構成され、最高電位電源端子側と最
低電位電源端子側で容量を共有している。
【００２２】以下、本実施の形態におけるクロストーク
低減効果について、シミュレーション結果を用いて説明
する。シミュレーションでは、図２に示すように、受光
素子を搭載する基板の寄生容量ＣＣａ１，ＣＣａ２‥Ｃ
ＣａＮ、およびＣＡｎ１，ＣＡｎ２‥ＣＡｎＮを考慮す
る。
低減効果について、シミュレーション結果を用いて説明
する。シミュレーションでは、図２に示すように、受光
素子を搭載する基板の寄生容量ＣＣａ１，ＣＣａ２‥Ｃ
ＣａＮ、およびＣＡｎ１，ＣＡｎ２‥ＣＡｎＮを考慮す
る。
【００２３】また、シミュレーション条件として、増幅
回路のプリアンプは、光受信回路のフロントエンドとし
て最も一般的なトランスインピーダンス型増幅回路を差
動構成にした回路としており、そのトランジスタにはｆ
Ｔが２０ＧＨｚのＳｉ−バイポーラトランジスタを用い
ている。さらに、すべての寄生インダクタンス、寄生容
量はそれぞれ１ｎＨ、１ｐＦとしている。
回路のプリアンプは、光受信回路のフロントエンドとし
て最も一般的なトランスインピーダンス型増幅回路を差
動構成にした回路としており、そのトランジスタにはｆ
Ｔが２０ＧＨｚのＳｉ−バイポーラトランジスタを用い
ている。さらに、すべての寄生インダクタンス、寄生容
量はそれぞれ１ｎＨ、１ｐＦとしている。
【００２４】図３に、図２の回路構成でＣｈ１のみに入
力信号を印加した場合の周波数特性のシミュレーション
結果を示す。クロストークの影響が現れるのは信号振幅
の小さい増幅回路初段のみであるため、プリアンプ出力
のみを示している。
力信号を印加した場合の周波数特性のシミュレーション
結果を示す。クロストークの影響が現れるのは信号振幅
の小さい増幅回路初段のみであるため、プリアンプ出力
のみを示している。
【００２５】図３において、特性３１はＡｍｐ１のプリ
アンプ出力、特性３２はＡｍｐ２のプリアンプ出力すな
わちＣｈ１からＣｈ２へのクロストークを示している。
従来のアレイ光受信器によるシミュレーション結果を示
す図１４を比較すると、共振のレベルが低減され、高周
波側でのクロストークレベルが低減されていることが示
されている。
アンプ出力、特性３２はＡｍｐ２のプリアンプ出力すな
わちＣｈ１からＣｈ２へのクロストークを示している。
従来のアレイ光受信器によるシミュレーション結果を示
す図１４を比較すると、共振のレベルが低減され、高周
波側でのクロストークレベルが低減されていることが示
されている。
【００２６】図４には、クロストークレベルを定量的に
評価するために、図３におけるＣｈ１からＣｈ２へのク
ロストークレベルの帯域内平均値を、帯域の関数として
計算した結果を示している。同様に、図１５は図１４に
おけるＣｈ１からＣｈ２へのクロストークレベルの帯域
内平均値である。
評価するために、図３におけるＣｈ１からＣｈ２へのク
ロストークレベルの帯域内平均値を、帯域の関数として
計算した結果を示している。同様に、図１５は図１４に
おけるＣｈ１からＣｈ２へのクロストークレベルの帯域
内平均値である。
【００２７】図３の特性３１，図１４の特性１２１か
ら、Ａｍｐ１のプリアンプ出力での帯域は両方とも１．
５ＧＨｚであるから、図４と図１５におけるクロストー
クレベル帯域内平均値の比較点を１．５ＧＨｚとする。
図４では−５１．４ｄＢであるのに対して図１５では−
３９．４ｄＢであり、１２．０ｄＢのクロストークレベ
ルの低減が達成されていることがわかる。なお、第１の
形態では、高域遮断フィルタを構成する容量を最高電位
電源端子側と最低電位電源端子側で共用しているが、そ
れぞれで独立して構成してもよい。
ら、Ａｍｐ１のプリアンプ出力での帯域は両方とも１．
５ＧＨｚであるから、図４と図１５におけるクロストー
クレベル帯域内平均値の比較点を１．５ＧＨｚとする。
図４では−５１．４ｄＢであるのに対して図１５では−
３９．４ｄＢであり、１２．０ｄＢのクロストークレベ
ルの低減が達成されていることがわかる。なお、第１の
形態では、高域遮断フィルタを構成する容量を最高電位
電源端子側と最低電位電源端子側で共用しているが、そ
れぞれで独立して構成してもよい。
【００２８】次に、図５を参照して、本発明の第２の実
施の形態について説明する。図５は本発明の第２の実施
の形態によるアレイ光受信器を示すブロック図である。
本発明の第２の実施の形態では、その基本的構成は前述
の通りであるが、高域遮断フィルタの挿入箇所について
さらに工夫している。同図において、高域遮断フィルタ
は増幅回路の初段増幅部Ｐｒｅ１，Ｐｒｅ２‥ＰｒｅＮ
の電源線部分に挿入されている。
施の形態について説明する。図５は本発明の第２の実施
の形態によるアレイ光受信器を示すブロック図である。
本発明の第２の実施の形態では、その基本的構成は前述
の通りであるが、高域遮断フィルタの挿入箇所について
さらに工夫している。同図において、高域遮断フィルタ
は増幅回路の初段増幅部Ｐｒｅ１，Ｐｒｅ２‥ＰｒｅＮ
の電源線部分に挿入されている。
【００２９】この構成をとった場合、増幅回路の初段増
幅部を流れる電流だけが高域遮断フィルタを流れること
になり、増幅回路を流れる電流がすべて高域遮断フィル
タに流れていた図２の場合と比較して、高域遮断フィル
タ部での電位降下を減少させることができる。このよう
に、本実施の形態では、高域遮断フィルタ部での電位降
下を低減し、増幅回路に印加する電圧を増加させるとい
う効果が得られる。
幅部を流れる電流だけが高域遮断フィルタを流れること
になり、増幅回路を流れる電流がすべて高域遮断フィル
タに流れていた図２の場合と比較して、高域遮断フィル
タ部での電位降下を減少させることができる。このよう
に、本実施の形態では、高域遮断フィルタ部での電位降
下を低減し、増幅回路に印加する電圧を増加させるとい
う効果が得られる。
【００３０】なお、以上説明した各形態では、受光素子
のカソードは増幅回路の最高電位電源端子に接続され、
受光素子のアノードは増幅回路の入力端子に接続されて
いるが、受光素子の極性を逆にしても、同様の作用・効
果を得ることができる。
のカソードは増幅回路の最高電位電源端子に接続され、
受光素子のアノードは増幅回路の入力端子に接続されて
いるが、受光素子の極性を逆にしても、同様の作用・効
果を得ることができる。
【００３１】次に、本発明の第３の実施の形態について
説明する。本発明の第３の実施の形態では、その基本的
構成は前述の第１、第２の実施の形態と同様であるが、
各増幅回路、すなわち、図２における増幅回路Ａｍｐ
１，Ａｍｐ２‥ＡｍｐＮ、および図５におけるＡｍｐ０
１，Ａｍｐ０２‥Ａｍｐ０Ｎが、特開平１０−３０３９
９２号公報に開示されている識別レベル制御手段を有し
ている。
説明する。本発明の第３の実施の形態では、その基本的
構成は前述の第１、第２の実施の形態と同様であるが、
各増幅回路、すなわち、図２における増幅回路Ａｍｐ
１，Ａｍｐ２‥ＡｍｐＮ、および図５におけるＡｍｐ０
１，Ａｍｐ０２‥Ａｍｐ０Ｎが、特開平１０−３０３９
９２号公報に開示されている識別レベル制御手段を有し
ている。
【００３２】図６は識別レベル制御手段を示すブロック
図であり、その構成および動作の詳細は、特開平１０−
３０３９９２号公報において述べられている。同図にお
いて、定電圧源８の出力Ｍは、差動増幅器２の正相出力
Ｄ＋と逆相出力Ｄ−との平均値にほぼ等しく設定されて
いる。この出力Ｍは、ピーク検出回路４を介して加算器
５に入力されている。ピーク検出回路４は、ピーク検出
回路３と同一の構成であり、ピーク検出回路３の内部オ
フセットをキャンセルするために挿入されている。
図であり、その構成および動作の詳細は、特開平１０−
３０３９９２号公報において述べられている。同図にお
いて、定電圧源８の出力Ｍは、差動増幅器２の正相出力
Ｄ＋と逆相出力Ｄ−との平均値にほぼ等しく設定されて
いる。この出力Ｍは、ピーク検出回路４を介して加算器
５に入力されている。ピーク検出回路４は、ピーク検出
回路３と同一の構成であり、ピーク検出回路３の内部オ
フセットをキャンセルするために挿入されている。
【００３３】入力された光信号は受光素子１で電流信号
ＩＮに変換され、差動増幅器２にて電流・電圧変換され
て、正相出力Ｄ＋，逆相出力Ｄ−を得る。光信号パルス
は基底レベルを中心に片側方向のみに信号強度が増減す
る単極性符号のため、これらのパルス信号もまた単極性
符号である。このため、以下のアナログ演算により、双
極性符号に変換することで識別レベルを常にパルス振幅
の中心近傍に設定する。
ＩＮに変換され、差動増幅器２にて電流・電圧変換され
て、正相出力Ｄ＋，逆相出力Ｄ−を得る。光信号パルス
は基底レベルを中心に片側方向のみに信号強度が増減す
る単極性符号のため、これらのパルス信号もまた単極性
符号である。このため、以下のアナログ演算により、双
極性符号に変換することで識別レベルを常にパルス振幅
の中心近傍に設定する。
【００３４】すなわち、ピーク検出器３およびピーク検
出器４により、差動増幅器２の正相出力のピーク値Ｐｅ
ａｋ（Ｄ＋）、および定電圧源８の出力Ｍのピーク値Ｐ
ｅａｋ（Ｍ）を得る。定電圧源８の出力Ｍは、差動増幅
器２の正相出力Ｄ＋と逆相出力Ｄ−の平均値にほぼ等し
く設定されている。加算器５により、正相出力Ｄ＋とピ
ーク値Ｐｅａｋ（Ｍ）との加算信号Ｑ＋を得る。
出器４により、差動増幅器２の正相出力のピーク値Ｐｅ
ａｋ（Ｄ＋）、および定電圧源８の出力Ｍのピーク値Ｐ
ｅａｋ（Ｍ）を得る。定電圧源８の出力Ｍは、差動増幅
器２の正相出力Ｄ＋と逆相出力Ｄ−の平均値にほぼ等し
く設定されている。加算器５により、正相出力Ｄ＋とピ
ーク値Ｐｅａｋ（Ｍ）との加算信号Ｑ＋を得る。
【００３５】一方、加算器６により、逆相出力Ｄ−と正
相出力のピーク値Ｐｅａｋ（Ｄ＋）との加算信号Ｑ−を
得る。識別回路７ａでは、加算信号Ｑ＋とＱ−との差電
圧を比較し、論理レベル「１」，「０」の決定を行って
出力する。すなわち、入力差電圧レベルが閾値Ｖｔｈを
上回る場合は論理レベル「１」を、下回る場合は論理レ
ベル「０」を出力する。
相出力のピーク値Ｐｅａｋ（Ｄ＋）との加算信号Ｑ−を
得る。識別回路７ａでは、加算信号Ｑ＋とＱ−との差電
圧を比較し、論理レベル「１」，「０」の決定を行って
出力する。すなわち、入力差電圧レベルが閾値Ｖｔｈを
上回る場合は論理レベル「１」を、下回る場合は論理レ
ベル「０」を出力する。
【００３６】以下、この構成をとった場合のアレイ光受
信器のある１チャンネルに着目し、その入出力波形につ
いて図７を用いて説明する。図７は、各増幅回路が図６
に示す識別レベル制御手段を有する場合のアレイ光受信
器に、論理レベル「０」レベルが連続した後、「１」レ
ベル、「０」レベルが交番し、その後「１」レベルが連
続する光信号が入力された際の入出力波形を示す波形図
である。同図において、図６中の信号と同等の信号は同
一符号により示されている。
信器のある１チャンネルに着目し、その入出力波形につ
いて図７を用いて説明する。図７は、各増幅回路が図６
に示す識別レベル制御手段を有する場合のアレイ光受信
器に、論理レベル「０」レベルが連続した後、「１」レ
ベル、「０」レベルが交番し、その後「１」レベルが連
続する光信号が入力された際の入出力波形を示す波形図
である。同図において、図６中の信号と同等の信号は同
一符号により示されている。
【００３７】入力される光信号パルスは、基底レベルを
中心に片側方向のみに信号強度が増減する単極性符号の
ため、入力電流信号ＩＮもまた単極性信号である。図６
の識別レベル制御手段は、この単極性符号を双極性符号
に変換することで、識別レベルを常にパルス振幅の中心
近傍に設定する。すなわち、識別回路７において、加算
信号Ｑ＋とＱ−との差電圧を比較し、入力差電圧レベル
が閾値Ｖｔｈを上回る場合は論理レベル「１」を、下回
る場合は論理レベル「０」を出力する。閾値Ｖｔｈは、
正の値に設定されている。
中心に片側方向のみに信号強度が増減する単極性符号の
ため、入力電流信号ＩＮもまた単極性信号である。図６
の識別レベル制御手段は、この単極性符号を双極性符号
に変換することで、識別レベルを常にパルス振幅の中心
近傍に設定する。すなわち、識別回路７において、加算
信号Ｑ＋とＱ−との差電圧を比較し、入力差電圧レベル
が閾値Ｖｔｈを上回る場合は論理レベル「１」を、下回
る場合は論理レベル「０」を出力する。閾値Ｖｔｈは、
正の値に設定されている。
【００３８】入力光信号が論理レベル「０」の連続で、
ピーク検出回路３が完全な放電状態となると、識別回路
７の入力差電圧（Ｑ＋）−（Ｑ−）は０に漸近する。こ
のとき、アレイ光受信器各チャンネル間のクロストーク
が大きければ、論理レベル「０」の連続時に重畳したク
ロストークが閾値Ｖｔｈを上回り、「０」を「１」と誤
る確率が大きくなるが、本発明ではクロストークの低減
が達成されるので、閾値Ｖｔｈを上回ることはない。か
くして、入力光信号が論理レベル「０」の連続であって
も、論理レベル「１」，「０」の判別が正しく行われ
る。
ピーク検出回路３が完全な放電状態となると、識別回路
７の入力差電圧（Ｑ＋）−（Ｑ−）は０に漸近する。こ
のとき、アレイ光受信器各チャンネル間のクロストーク
が大きければ、論理レベル「０」の連続時に重畳したク
ロストークが閾値Ｖｔｈを上回り、「０」を「１」と誤
る確率が大きくなるが、本発明ではクロストークの低減
が達成されるので、閾値Ｖｔｈを上回ることはない。か
くして、入力光信号が論理レベル「０」の連続であって
も、論理レベル「１」，「０」の判別が正しく行われ
る。
【００３９】図８は、本発明によるアレイ光受信器の他
の概念ブロック図である。すなわち図８では、受光素子
のカソードを増幅回路の入力端子に接続し、受光素子の
アノードを増幅回路の最低電位電源端子に接続してい
る。増幅回路に入力される電流の向きが逆になり、信号
の極性が反転するだけであるため、本発明の目的は達成
される。
の概念ブロック図である。すなわち図８では、受光素子
のカソードを増幅回路の入力端子に接続し、受光素子の
アノードを増幅回路の最低電位電源端子に接続してい
る。増幅回路に入力される電流の向きが逆になり、信号
の極性が反転するだけであるため、本発明の目的は達成
される。
【００４０】また、以上の説明において、アレイ光受信
回路の電源線を各チャネルで共通化した場合を例に説明
したが、各チャネルごとに電源が独立して外部から供給
される場合でも、前述と同様に本発明を適用できる。さ
らに、全てのチャネルで電源線を共通化せず、その一部
だけで共通化する場合にも適用可能である。
回路の電源線を各チャネルで共通化した場合を例に説明
したが、各チャネルごとに電源が独立して外部から供給
される場合でも、前述と同様に本発明を適用できる。さ
らに、全てのチャネルで電源線を共通化せず、その一部
だけで共通化する場合にも適用可能である。
【００４１】また、最高および最低電位電源の両方では
なく、いずれか一方に高域遮断フィルタを設けてもよ
く、前述と同様の作用効果が得られる。なお、本発明が
上記各実施の形態に限定されず、本発明の技術思想の範
囲内において、各実施例は適宜変更され得ることは明ら
かである。
なく、いずれか一方に高域遮断フィルタを設けてもよ
く、前述と同様の作用効果が得られる。なお、本発明が
上記各実施の形態に限定されず、本発明の技術思想の範
囲内において、各実施例は適宜変更され得ることは明ら
かである。
【００４２】
【発明の効果】以上説明したように、本発明は、受光素
子のカソード（アノード）を増幅回路の最高電位電源端
子（最低電位電源端子）に、アノード（カソード）を増
幅回路の入力端子にそれぞれ接続し、各増幅回路ごと
に、当該増幅回路の最高電位電源端子とアレイ受信回路
の最高電位電源端子との間および当該増幅回路の最低電
位電源端子とアレイ受信回路の最低電位電源端子との間
のうち少なくともいずれか一方の間に接続された高域遮
断フィルタをさらに備えたので、実装に関わる寄生素子
によって生ずる共振を低減でき良好な受光特性が得られ
るとともに、電源パッド数低減のため各チャンネルの電
源を共通化しつつ、各チャンネル間のクロストークを低
減できる。
子のカソード（アノード）を増幅回路の最高電位電源端
子（最低電位電源端子）に、アノード（カソード）を増
幅回路の入力端子にそれぞれ接続し、各増幅回路ごと
に、当該増幅回路の最高電位電源端子とアレイ受信回路
の最高電位電源端子との間および当該増幅回路の最低電
位電源端子とアレイ受信回路の最低電位電源端子との間
のうち少なくともいずれか一方の間に接続された高域遮
断フィルタをさらに備えたので、実装に関わる寄生素子
によって生ずる共振を低減でき良好な受光特性が得られ
るとともに、電源パッド数低減のため各チャンネルの電
源を共通化しつつ、各チャンネル間のクロストークを低
減できる。
【図１】 本発明によるアレイ光受信器の概念ブロック
図である。
図である。
【図２】 本発明の第１の実施の形態によるアレイ光受
信器を示すブロック図である。
信器を示すブロック図である。
【図３】 図２の出力信号とクロストークの周波数特性
を示す説明図である。
を示す説明図である。
【図４】 図２のクロストークレベルの帯域内平均値と
帯域の関係を示す説明図である。
帯域の関係を示す説明図である。
【図５】 本発明の第２の実施の形態によるアレイ光受
信器を示すブロック図である。
信器を示すブロック図である。
【図６】 識別レベル制御手段の回路構成を示すブロッ
ク図である。
ク図である。
【図７】 アレイ光受信器の各増幅回路に識別レベル制
御手段を用いた場合の入出力波形を示す図である。
御手段を用いた場合の入出力波形を示す図である。
【図８】 本発明によるアレイ光受信器の他の概念ブロ
ック図である。
ック図である。
【図９】 従来のアレイ光受信器を示すブロック図であ
る。
る。
【図１０】 図９の出力信号とクロストークの周波数特
性を示す図である。
性を示す図である。
【図１１】 従来の他のアレイ光受信器を示すブロック
図である。
図である。
【図１２】 図１１の出力信号とクロストークの周波数
特性を示す図である。
特性を示す図である。
【図１３】 従来の他のアレイ光受信器を示すブロック
図である。
図である。
【図１４】 図１３の出力信号とクロストークの周波数
特性を示す図である。
特性を示す図である。
【図１５】 図１３のクロストークレベルの帯域内平均
値と帯域の関係を示す図である。
値と帯域の関係を示す図である。
Ｐｄ１〜ＰｄＮ…受光素子、Ｃａ１〜ＣａＮ…受光素子
のカソード、Ａｎ１〜ＡｎＮ…受光素子のアノード、Ａ
ｍｐ１〜ＡｍｐＮ…増幅回路、Ｖｃｃ１〜ＶｃｃＮ…増
幅回路の最高電位電源端子、Ｖｅｅ１〜ＶｅｅＮ…増幅
回路の最高電位電源端子、Ｉｎ１〜ＩｎＮ…増幅回路の
入力端子、Ｖｃｃ…最高電位電源端子、Ｖｅｅ…最低電
位電源端子、Ｆｃｃ１〜ＦｃｃＮ…高域遮断フィルタ
（最高電位電源端子Ｖｃｃ側）、Ｆｅｅ１〜ＦｅｅＮ…
高域遮断フィルタ（最低電位電源端子Ｖｅｅ側）、１…
受光素子、２…差動増幅器、３，４…ピーク検出器、
５，６…加算器、７…識別回路，８…定電圧源。
のカソード、Ａｎ１〜ＡｎＮ…受光素子のアノード、Ａ
ｍｐ１〜ＡｍｐＮ…増幅回路、Ｖｃｃ１〜ＶｃｃＮ…増
幅回路の最高電位電源端子、Ｖｅｅ１〜ＶｅｅＮ…増幅
回路の最高電位電源端子、Ｉｎ１〜ＩｎＮ…増幅回路の
入力端子、Ｖｃｃ…最高電位電源端子、Ｖｅｅ…最低電
位電源端子、Ｆｃｃ１〜ＦｃｃＮ…高域遮断フィルタ
（最高電位電源端子Ｖｃｃ側）、Ｆｅｅ１〜ＦｅｅＮ…
高域遮断フィルタ（最低電位電源端子Ｖｅｅ側）、１…
受光素子、２…差動増幅器、３，４…ピーク検出器、
５，６…加算器、７…識別回路，８…定電圧源。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｂ 10/28 Ｈ０４Ｎ 5/335 (56)参考文献 特開 平５−41509（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 H04B 10/06 H04B 10/28 H04N 5/335
Claims (5)
- 【請求項１】 それぞれのチャンネルの光信号を電気信
号に変換する複数の受光素子と、これら各受光素子ごと
に設けられ対応する受光素子からの電気信号を増幅して
出力する複数の増幅回路を集積したアレイ光受信回路と
からなるアレイ光受信器において、 各受光素子のカソードは、それぞれ対応する増幅回路の
最高電位電源端子に接続され、 各受光素子のアノードは、それぞれ対応する増幅回路の
入力端子に接続され、前記各増幅回路ごとに、当該増幅回路の最高電位電源端
子と前記アレイ受信回路の最高電位電源端子との間およ
び当該増幅回路の最低電位電源端子と前記アレイ受信回
路の最低電位電源端子との間のうち少なくともいずれか
一方の間に接続された高域遮断フィルタをさらに備える
ことを特徴とするアレイ光受信器。 - 【請求項２】 それぞれのチャンネルの光信号を電気信
号に変換する複数の受光素子と、これら各受光素子ごと
に設けられ対応する受光素子からの電気信号を増幅して
出力する複数の増幅回路を集積したアレイ光受信回路と
からなるアレイ光受信器において、 各受光素子のカソードは、それぞれ対応する増幅回路の
入力端子に接続され、 各受光素子のアノードは、それぞれ対応する増幅回路の
最低電位電源端子に接続され、前記各増幅回路ごとに、当該増幅回路の最高電位電源端
子と前記アレイ受信回路の最高電位電源端子との間およ
び当該増幅回路の最低電位電源端子と前記アレイ受信回
路の最低電位電源端子との間のうち少なくともいずれか
一方の間に接続された高域遮断フィルタをさらに備える
ことを特徴とするアレイ光受信器。 - 【請求項３】 請求項１または２記載のアレイ光受信器
において、 各増幅回路の最高電位電源端子または最低電位電源端子
の一部または全部が、それぞれの高域遮断フィルタを介
してアレイ光受信回路の最高電位電源端子または最低電
位電源端子に共通して接続されていることを特徴とする
アレイ光受信器。 - 【請求項４】 請求項１または２記載のアレイ光受信器
において、 高域遮断フィルタは、アレイ光受信回路と同一のチップ
上に集積された抵抗素子と容量素子からなることを特徴
とするアレイ光受信器。 - 【請求項５】 請求項１または２記載のアレイ光受信器
において、 高域遮断フィルタは、各増幅回路の初段増幅部の最高電
位電源端子とアレイ光受信回路の最高電位電源端子の
間、または各増幅回路の初段増幅部の最低電位電源端子
とアレイ光受信回路の最低電位電源端子の間のうち、少
なくとも一方の間に挿入されていることを特徴とするア
レイ光受信器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144599A JP3327237B2 (ja) | 1998-06-24 | 1999-01-29 | アレイ光受信器 |
| US09/338,027 US6538790B1 (en) | 1998-06-24 | 1999-06-22 | Optical receiver array |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17705298 | 1998-06-24 | ||
| JP10-177052 | 1998-06-24 | ||
| JP02144599A JP3327237B2 (ja) | 1998-06-24 | 1999-01-29 | アレイ光受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082806A JP2000082806A (ja) | 2000-03-21 |
| JP3327237B2 true JP3327237B2 (ja) | 2002-09-24 |
Family
ID=26358508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02144599A Expired - Fee Related JP3327237B2 (ja) | 1998-06-24 | 1999-01-29 | アレイ光受信器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6538790B1 (ja) |
| JP (1) | JP3327237B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599001B2 (ja) * | 2001-07-30 | 2010-12-15 | キヤノン株式会社 | 画像撮影装置および放射線撮像システム |
| US7155133B2 (en) * | 2002-02-12 | 2006-12-26 | Finisar Corporation | Avalanche photodiode controller circuit for fiber optics transceiver |
| US7030361B2 (en) * | 2004-06-16 | 2006-04-18 | Trimble Navigation Limited | Receiver circuit with “M” sectors each with “N” channels |
| US20060262593A1 (en) * | 2004-07-27 | 2006-11-23 | Stephane Aouba | Magnetic memory composition and method of manufacture |
| US7872325B2 (en) * | 2009-02-24 | 2011-01-18 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Reduced-crosstalk wirebonding in an optical communication system |
| JP5682152B2 (ja) * | 2010-06-18 | 2015-03-11 | ソニー株式会社 | 光受信機および光伝送システム |
| DK2775806T3 (en) * | 2013-03-07 | 2015-06-01 | Tyco Electronics Svenska Holdings Ab | Optical receiver and transceiver operating this |
| JP6878053B2 (ja) | 2017-03-14 | 2021-05-26 | 日本ルメンタム株式会社 | 光受信モジュール及び光モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410664A (ja) | 1990-04-27 | 1992-01-14 | Nec Corp | 受光素子アレイ |
| JP3106436B2 (ja) | 1991-08-02 | 2000-11-06 | 住友電気工業株式会社 | 光電子集積回路 |
| JP3106435B2 (ja) | 1991-08-02 | 2000-11-06 | 住友電気工業株式会社 | 光電子集積回路 |
| JP3106434B2 (ja) | 1991-08-02 | 2000-11-06 | 住友電気工業株式会社 | 光電子集積回路 |
| JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
| US6307660B1 (en) * | 1997-01-28 | 2001-10-23 | Tellium, Inc. | Optical receiver particularly useful for a multi-wavelength receiver array |
| JP3039439B2 (ja) | 1997-04-23 | 2000-05-08 | 日本電気株式会社 | 識別レベル制御回路 |
-
1999
- 1999-01-29 JP JP02144599A patent/JP3327237B2/ja not_active Expired - Fee Related
- 1999-06-22 US US09/338,027 patent/US6538790B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082806A (ja) | 2000-03-21 |
| US6538790B1 (en) | 2003-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656734B2 (ja) | 光受信回路 | |
| EP1776783B1 (en) | Transimpedance amplifier with integrated filtering and reduced parasitic capacitance | |
| US6639461B1 (en) | Ultra-wideband power amplifier module apparatus and method for optical and electronic communications | |
| US6587004B2 (en) | Signal amplifier and optical signal receiver using the same | |
| US5023951A (en) | Optical receivers | |
| JP5138990B2 (ja) | 前置増幅器および光受信装置 | |
| JPH10303992A (ja) | 識別レベル制御回路 | |
| JP2653018B2 (ja) | トランスインピーダンス形増幅回路 | |
| JPH08242127A (ja) | 補償回路付光トランスインピーダンス受信機 | |
| JP3327237B2 (ja) | アレイ光受信器 | |
| TWI521861B (zh) | Transimpedance amplifiers, integrated circuits and systems | |
| US20020089728A1 (en) | High speed optical receiver implemented in one chip | |
| US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
| KR100381410B1 (ko) | 다단 궤환형 버스트모드 광수신기 | |
| JP4072232B2 (ja) | 光受信回路 | |
| US20060017509A1 (en) | Auxiliary transistor gate bias control system and method | |
| US7183859B2 (en) | Power supply rejection for high bandwidth transimpedance amplifier circuits (TIAs) | |
| JP3058922B2 (ja) | 広ダイナミックレンジ光受信器 | |
| US20040190914A1 (en) | Burst mode optical receiver | |
| JP3937426B2 (ja) | プリアンプ回路 | |
| JP3230574B2 (ja) | 光受信回路 | |
| JP3881293B2 (ja) | 瞬時応答増幅回路 | |
| WO1990012452A1 (en) | Optical receivers | |
| CN218450073U (zh) | 一种电平检测器、峰值检测电路及突发模式跨阻放大器 | |
| JP3239563B2 (ja) | Ａｖ光空間伝送の受光回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |