JPH0410664A - 受光素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受光素子アレイに係り、特に集積化した並列
光伝送用の受光素子アレイに関するものである。

〔従来の技術〕

従来、この種の受光素子アレイは、直線状に配置された
複数個のフォトダイオードアレイと、外部に接続された
回路部とからなる構成を有していた。

第２図は、従来の受光素子アレイの１チャネル分の構成
例を示したものである。

フォトダイオード１１には、カソード電極の出力電流を
電圧に変換するための負荷抵抗１２と、出力電圧をイン
ピーダンスを下げて次段に伝達するためのエミッタフォ
ロア回路を構成するトランジスタ３のベースが接続され
ている。トランジスタ１３の出力は、そのエミッタに接
続されたエミッタ抵抗１４から取り出される。フオトダ
イオード１のアノード電極は、トランジスタ３のコレク
タとともに、電源に接続される。

〔発明が解決しようとする課題〕

第２図に示された従来の受光素子アレイは、フォトダイ
オードのカソード電極から、外部に接続された負荷抵抗
２までの距離が長いためインピーダンスが高く、そのた
め、振幅の小さいフォトダイオードの出力信号が、外部
雑音の影響を受けてＳ／Ｎ比が低下するという問題点を
有していた。

特に、同じ原因によって、アレイ状に受光素子を集積し
た場合に、隣接するチャネル間で信号の回り込みを生じ
て、チャネル間のクロストークが劣化するという欠点が
あった。

本発明はこのような従来技術の課題を解決しようとする
ものであって、受光素子アレイにおいて、特に集積回路
を形成した場合にＳ／Ｎ比が低下し、隣接チャネル間の
クロストークが劣化することがない、並列伝送用の受光
素子アレイを提供することを、その目的としている。

〔課題を解決するための手段〕 本発明においては、アレイ状に配列されたｎ（ｎは２以
上の整数）個のフォトダイオードと、該各フォトダイオ
ードのカソード電極にそれぞれ一端を接続されたｎ個の
抵抗素子と、該フォトダイオードと抵抗素子の接続点に
ゲート電極を接続され、該フォトダイオードのアノード
電極にドレイン電極を接続され１次段の入力抵抗にソー
ス電極を接続された電界効果トランジスタからなる並列
伝送用受光素子アレイにおいて、前記電界効果トランジ
スタのドレイン電極を一括接続して該受光素子アレイの
外部端子に接続し、抵抗素子の他端を一括接続して当該
受光素子アレイの外部端子に接続し、各電界効果トラン
ジスタのソース電極を各アレイごとに独立に外部端子に
接続するという構成をとっている。これによって前述し
た目的を達成しようとするものである。

［作　用〕 ｎ（ｎは２以上の整数）個のフォトダイオードがアレイ
状に配列され、各フォトダイオードのカソード電極にそ
れぞれｎ個の抵抗素子の一端が接続され、電界効果トラ
ンジスタのゲート電極がフォトダイオードと抵抗素子の
接続点に接続され、ドレイン電極がフォトダイオードの
アノード電極に接続され、ソース電極が次段の入力抵抗
に接続された並列伝送用受光素子アレイにおいて、電界
効果トランジスタのドレイン電極を一括接続して受光素
子アレイの外部端子に接続し、抵抗素子の他端を一括接
続して受光素子アレイの外部端子に接続し、各電界効果
トランジスタのソース電極を各アレイごとに独立に外部
端子に接続したので、受光素子アレイにおいて、特に集
積回路を形成した場合にＳ／Ｎ比が低下し、隣接チャネ
ル間のクロストークが劣化することがない。

〔実施例〕

第１図は、本発明の一実施例を示す図である。

本発明の受光素子アレイは、アレイ状に配列されたｎ（
ｎは２以上の整数）個のフォトダイオード１　＋、　１
２：’−と、各フォトダイオードＩＩ、１□。

のカソード電極にそれぞれ一端Ａを接続されたｎ個の抵
抗素子２Ｉ、２□、−と、フォトダイオードと抵抗素子
の接続点にゲート電極を接続され、フォトダイオードの
アノード電極にドレイン電極を接続され、次段の入力抵
抗４．．４□、−にソース電極を接続された電界効果ト
ランジスタ３Ｉ、３□、−・・とを集積化して受光素子
アレイを形成したものである。この際、電界効果トラン
ジスタ３１．３□、−・のドレイン電極を一括接続して
並列伝送用受光素子アレイの外部端子りに接続し、抵抗
素子２Ｉ、２□。

の他端Ｂを一括接続して並列伝送用受光素子アレイの外
部端子Ｇに接続し、各電界効果トランジスタ３８．３□
、−のソース電極を各アレイごとに独立に外部端子ｓ　
Ｉ＋　ｓ　２．−に接続するごとく構成している。

フォトダイオードアレイ１は、例えば１０個のフォトダ
イオードを集積して構成されたものであって、同一基板
上に電界効果トランジスタ（ＦＥＴ）１０個と、抵抗素
子１０個とが集積されている。各ＦＥＴにはそれぞれ次
段の入力抵抗が接続されている。

第１図においては、フォトダイオード１．．１□と、抵
抗素子２．〜２゜と、ＦＥＴ３．〜３□と、次段の入力
抵抗４１〜４□の部分のみが示されているが、これ以外
の部分の構成も同じである。以下においては、特にフォ
トダイオードＩＩとＦＥＴ３．　とからなる部分につい
て説明する。

フォトダイオード１、のカソード電極は、ＦＥＴ３．の
ドレイン電極に接続されているとともに、各チャネル間
で一括接続されて、外部電極Ｄ５として引き出されてい
る。フォトダイオード１□のアノード電極は、抵抗素子
２．の一方の端子Ａと、ＦＥＴ３□のゲート電極とに接
続されている。抵抗素子２．の他方の端子Ｂは、各アレ
イ間で一括接続されたのち、外部端子Ｇ６に引き出され
ている。Ｆ　Ｅ　Ｔ　１　＋　のソース電極は、外部端
子Ｓ＋７１に引き出されている。外部端子は、各チャネ
ルごとに独立している。外部端子７．には、次段の入力
抵抗４．が接続され、図示されない増幅回路の入力とな
る。

フォトダイオードＩＩの出力電流は、集積化された抵抗
素子２１で電圧に変換され、ＦＥＴ３゜のソースフォロ
ア回路によって低インピーダンス信号として、外部端子
Ｓ１に出力される。　本発明の場合、ＦＥＴは通常のバ
イポーラトランジスタに比べて入力インピーダンスが高
いため、フォトダイオードの負荷抵抗を高くすることが
できる。

従ってフォトダイオードの出力信号を効率よく次段に伝
達できる。

このように、インピーダンスの高いフォトダイオードの
カソード電極部は、集積化されたアレイ素子の内部で処
理されるため、外乱を受けにくく、雑音の影響がないた
め、Ｓ／Ｎ比を向上することができる。

〔発明の効果〕

以上説明したように本発明の受光素子アレイによれば、
フォトダイオードと、フォトダイオードの出力電流を電
圧に変換する負荷抵抗と、出力電圧を低インピーダンス
で次段に伝達するためのカソードフォロア回路を構成す
るＦＥＴとを集積化しているので、フォトダイオードの
出力信号のＳ／Ｎ比の劣化を防止する効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は従来の受
光素子アレイの１チャネル分の構成例を示す図である。 １１＋　１２．−：フォトダイオード、２１，２□、−
：負荷抵抗、３．．３゜、−：電界効果トランジスタ（
ＦＥＴ）　、４．．４□、−；次段の入力抵抗、５：外
部端子（Ｄ）、６：外部端子（Ｃ；）、７．．７□。 ：外部端子（Ｓ　、　、　Ｓ　２＋−）。 出願人　　日　本　電　気　株式会社 代理人　　弁理士　　高　橋　　勇

Claims (1)

【特許請求の範囲】
1. （１）、アレイ状に配列されたｎ（ｎは２以上の整数）
   個のフォトダイオードと、この各フォトダイオードのカ
   ソード電極にそれぞれ一端を接続されたｎ個の抵抗素子
   と、これらのフォトダイオードと抵抗素子の接続点にゲ
   ート電極を接続され、該フォトダイオードのアノード電
   極にドレイン電極を接続され且つ次段の入力抵抗にソー
   ス電極を接続された電界効果トランジスタとからなる並
   列伝送用受光素子アレイであって、 前記電界効果トランジスタのドレイン電極を一括接続し
   て当該受光素子アレイの外部端子に接続し、前記抵抗素
   子の他端を一括接続して該受光素子アレイの外部端子に
   接続し、前記各電界効果トランジスタのソース電極を各
   アレイごとに独立に外部端子に接続したことを特徴とす
   る受光素子アレイ。