JP3106434B2 - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JP3106434B2 JP3106434B2 JP03194525A JP19452591A JP3106434B2 JP 3106434 B2 JP3106434 B2 JP 3106434B2 JP 03194525 A JP03194525 A JP 03194525A JP 19452591 A JP19452591 A JP 19452591A JP 3106434 B2 JP3106434 B2 JP 3106434B2
- Authority
- JP
- Japan
- Prior art keywords
- channels
- power supply
- channel
- preamplifier
- optoelectronic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光ファイバ通信の受光部
分等に用いられる光電子集積回路（ＯＥＩＣアレイ）に
関するものである。
分等に用いられる光電子集積回路（ＯＥＩＣアレイ）に
関するものである。
【０００２】
【従来の技術】従来、この種のＯＥＩＣアレイとして
は、以下の文献の１８３３〜１８３４ページに開示され
たものがあり、その概略構成は図２の回路図に示され
る。
は、以下の文献の１８３３〜１８３４ページに開示され
たものがあり、その概略構成は図２の回路図に示され
る。
【０００３】Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒ
ｓ，ｖｏｌ．２６，Ｎｏ．２２，２５ｔｈ Ｏｃｔｏｂ
ｅｒ １９９０ 「ＭＯＮＯＬＩＴＨＩＣ ＩＮＴＥＧ
ＲＡＴＩＯＮ ＯＦ ＡＮ ＩｎＰ／ＩｎＧａＡｓ Ｆ
ＯＵＲ−ＣＨＡＮＮＥＬ ＴＲＡＮＳＩＭＰＥＤＡＮＣ
Ｅ ＯＰＴＩＣＡＬ ＲＥＣＥＩＶＥＲ ＡＲＲＡＹ」
このＯＥＩＣアレイにおいては光受信器を構成する４チ
ャネルのチャネルがモノリシックに集積されている。そ
のうちの１つである第１チャネルは、ＰＩＮホトダイオ
ードＰＤ1、入力抵抗Ｒf1、接合形トランジスタＱ11〜
Ｑ19およびレベルシフトダイオードＬＳＤ1から構成さ
れている。このうちのトランジスタＱ11〜Ｑ13は、ホト
ダイオードＰＤ1で光電変換された電気信号を増幅する
増幅段を構成している。また、トランジスタＱ14，Ｑ15
およびダイオードＬＳＤ1は、増幅段から出力された増
幅信号の直流電圧レベルを変換するレベルシフト段を構
成している。また、トランジスタＱ16〜Ｑ19は、光受信
出力Ｏ／Ｐ1のファンアウトを確保するためのソースホ
ロワ段を構成している。他の第２，第３，第４チャネル
もこの第１チャネルと同様な回路構成になっている。な
お、同図において第２，第３チャネルの図示は省略して
いる。
ｓ，ｖｏｌ．２６，Ｎｏ．２２，２５ｔｈ Ｏｃｔｏｂ
ｅｒ １９９０ 「ＭＯＮＯＬＩＴＨＩＣ ＩＮＴＥＧ
ＲＡＴＩＯＮ ＯＦ ＡＮ ＩｎＰ／ＩｎＧａＡｓ Ｆ
ＯＵＲ−ＣＨＡＮＮＥＬ ＴＲＡＮＳＩＭＰＥＤＡＮＣ
Ｅ ＯＰＴＩＣＡＬ ＲＥＣＥＩＶＥＲ ＡＲＲＡＹ」
このＯＥＩＣアレイにおいては光受信器を構成する４チ
ャネルのチャネルがモノリシックに集積されている。そ
のうちの１つである第１チャネルは、ＰＩＮホトダイオ
ードＰＤ1、入力抵抗Ｒf1、接合形トランジスタＱ11〜
Ｑ19およびレベルシフトダイオードＬＳＤ1から構成さ
れている。このうちのトランジスタＱ11〜Ｑ13は、ホト
ダイオードＰＤ1で光電変換された電気信号を増幅する
増幅段を構成している。また、トランジスタＱ14，Ｑ15
およびダイオードＬＳＤ1は、増幅段から出力された増
幅信号の直流電圧レベルを変換するレベルシフト段を構
成している。また、トランジスタＱ16〜Ｑ19は、光受信
出力Ｏ／Ｐ1のファンアウトを確保するためのソースホ
ロワ段を構成している。他の第２，第３，第４チャネル
もこの第１チャネルと同様な回路構成になっている。な
お、同図において第２，第３チャネルの図示は省略して
いる。
【０００４】また、以下の文献に開示されたＯＥＩＣア
レイもあり、その概略構成は図３の回路図に示される。
レイもあり、その概略構成は図３の回路図に示される。
【０００５】Ｏｐｔｉｃａｌ Ｆｉｂｅｒ Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ，Ｔｕｅｓｄ
ａｙ，Ｆｅｂｕｒａｒｙ １９，１９９１，Ｌｅｃｔｕ
ｒｅＮｏ．ＴｕＢ２ 「Ｈｉｇｈ−ｓｐｅｅｄ ｅｉｇ
ｈｔ−ｃｈａｎｎｅｌ ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ
ｉｎｔｅｇｒａｔｅｄ ｒｅｃｅｉｖｅｒ ａｒｒａ
ｙｓ ｃｏｍｐｒｉｓｉｎｇ ＧａＩｎＡｓ ｐｉｎ
ＰＤｓ ａｎｄ ＡｌＩｎＡｓ／ＧａＩｎＡｓ ＨＥＭ
Ｔｓ」このＯＥＩＣアレイにおいては８チャネルのチャ
ネルがモノリシックに集積されている。そのうちの１つ
である第１チャネルは、ＰＩＮホトダイオードＰＤ1、
抵抗Ｒ11〜Ｒ14および高電子移動度トランジスタ（ＨＥ
ＭＴ）Ｑ11〜Ｑ15から構成されている。このうちのトラ
ンジスタＱ11および抵抗Ｒ12は増幅段を構成している。
また、トランジスタＱ12〜Ｑ15および抵抗Ｒ13，Ｒ14は
２段構成のソースホロワ段を形成している。
ｎｉｃａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ，Ｔｕｅｓｄ
ａｙ，Ｆｅｂｕｒａｒｙ １９，１９９１，Ｌｅｃｔｕ
ｒｅＮｏ．ＴｕＢ２ 「Ｈｉｇｈ−ｓｐｅｅｄ ｅｉｇ
ｈｔ−ｃｈａｎｎｅｌ ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ
ｉｎｔｅｇｒａｔｅｄ ｒｅｃｅｉｖｅｒ ａｒｒａ
ｙｓ ｃｏｍｐｒｉｓｉｎｇ ＧａＩｎＡｓ ｐｉｎ
ＰＤｓ ａｎｄ ＡｌＩｎＡｓ／ＧａＩｎＡｓ ＨＥＭ
Ｔｓ」このＯＥＩＣアレイにおいては８チャネルのチャ
ネルがモノリシックに集積されている。そのうちの１つ
である第１チャネルは、ＰＩＮホトダイオードＰＤ1、
抵抗Ｒ11〜Ｒ14および高電子移動度トランジスタ（ＨＥ
ＭＴ）Ｑ11〜Ｑ15から構成されている。このうちのトラ
ンジスタＱ11および抵抗Ｒ12は増幅段を構成している。
また、トランジスタＱ12〜Ｑ15および抵抗Ｒ13，Ｒ14は
２段構成のソースホロワ段を形成している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の各ＯＥＩＣアレイにおいては、各チャネル間のクロ
ストークにより、各光受信回路の最小受信感度が劣化す
る問題があった。
来の各ＯＥＩＣアレイにおいては、各チャネル間のクロ
ストークにより、各光受信回路の最小受信感度が劣化す
る問題があった。
【０００７】このクロストークが発生する主要な原因
は、図３に示されるＨＥＭＴを用いたＯＥＩＣアレイに
おいては、次のように考えられる。つまり、このＯＥＩ
Ｃを簡略図示した図４に示されるように、例えば第１チ
ャネルに入力された光信号がホトダイオードＰＤnで電
気信号に変換され、増幅段およびソースホロワ段から構
成されるプリアンプで増幅される際に、入力信号に起因
した変調電流ΔＩm1が発生したとする。この変調電流Δ
Ｉm1が抵抗Ｒpの配線を流れることにより、電圧変動Δ
ＶDが生じる。この配線抵抗Ｒpは、各プリアンプに共通
に電源供給するための電源端子ＶDD部に図示のように等
価的に表され、これに上記の変調電流ΔＩm1が流れるこ
とによって電圧変動ΔＶD（＝ΔＩm1×Ｒp）が生じる。
従って、ある１つのチャネルに生じた望ましくない電圧
変動ΔＶDは、共通の電源配線を介して他の全てのチャ
ネルに影響を与える。すなわち、各チャネル間において
クロストークが発生する。
は、図３に示されるＨＥＭＴを用いたＯＥＩＣアレイに
おいては、次のように考えられる。つまり、このＯＥＩ
Ｃを簡略図示した図４に示されるように、例えば第１チ
ャネルに入力された光信号がホトダイオードＰＤnで電
気信号に変換され、増幅段およびソースホロワ段から構
成されるプリアンプで増幅される際に、入力信号に起因
した変調電流ΔＩm1が発生したとする。この変調電流Δ
Ｉm1が抵抗Ｒpの配線を流れることにより、電圧変動Δ
ＶDが生じる。この配線抵抗Ｒpは、各プリアンプに共通
に電源供給するための電源端子ＶDD部に図示のように等
価的に表され、これに上記の変調電流ΔＩm1が流れるこ
とによって電圧変動ΔＶD（＝ΔＩm1×Ｒp）が生じる。
従って、ある１つのチャネルに生じた望ましくない電圧
変動ΔＶDは、共通の電源配線を介して他の全てのチャ
ネルに影響を与える。すなわち、各チャネル間において
クロストークが発生する。
【０００８】また、図２に示される接合形トランジスタ
を用いたＯＥＩＣアレイにおいても、各プリアンプに電
源供給する共通の電源配線に上記と同様な電圧変動ΔＶ
Dが生じ、各チャネル間において同様にクロストークが
発生する。
を用いたＯＥＩＣアレイにおいても、各プリアンプに電
源供給する共通の電源配線に上記と同様な電圧変動ΔＶ
Dが生じ、各チャネル間において同様にクロストークが
発生する。
【０００９】上述した変調電流ΔＩm1は、同一半導体チ
ップ内にモノリシックに集積されたコンデンサによって
グランドにバイパスされる。しかし、チップ内に集積す
ることの出来るバイパスコンデンサ容量は限られ、十分
に大きな容量を持たせることは出来ない。このため、発
生した変調電流の全てがバイパスされるわけではなく、
その一部しかバイパスされない。従って、除去しきれな
い変調電流が要因となって上記の電圧変動ΔＶDが生
じ、上述したクロストークが発生する。また、変調電流
の全てを除去するためにコンデンサ容量を大きくする
と、半導体チップのサイズは極端に大きくなってしま
い、現実的ではない。
ップ内にモノリシックに集積されたコンデンサによって
グランドにバイパスされる。しかし、チップ内に集積す
ることの出来るバイパスコンデンサ容量は限られ、十分
に大きな容量を持たせることは出来ない。このため、発
生した変調電流の全てがバイパスされるわけではなく、
その一部しかバイパスされない。従って、除去しきれな
い変調電流が要因となって上記の電圧変動ΔＶDが生
じ、上述したクロストークが発生する。また、変調電流
の全てを除去するためにコンデンサ容量を大きくする
と、半導体チップのサイズは極端に大きくなってしま
い、現実的ではない。
【００１０】本発明は、このような事情に鑑みてなされ
たものであり、各チャネル間のクロストークに起因した
最小受信感度の劣化を有効に防止することができる光電
子集積回路を提供することを目的とする。
たものであり、各チャネル間のクロストークに起因した
最小受信感度の劣化を有効に防止することができる光電
子集積回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の光電子集
積回路の発明は、受信した光信号を電気信号に変換する
受光素子と、この受光素子の出力信号を増幅するプリア
ンプと、この増幅出力が与えられる受信出力端子とから
構成されるチャネルを複数備え、各チャネルが同一半導
体基板上に集積された光電子集積回路において、各プリ
アンプへの電源供給は、各チャネル毎に独立して設けら
れた各電源端子を介して行われる構成を採る。
積回路の発明は、受信した光信号を電気信号に変換する
受光素子と、この受光素子の出力信号を増幅するプリア
ンプと、この増幅出力が与えられる受信出力端子とから
構成されるチャネルを複数備え、各チャネルが同一半導
体基板上に集積された光電子集積回路において、各プリ
アンプへの電源供給は、各チャネル毎に独立して設けら
れた各電源端子を介して行われる構成を採る。
【００１２】このように、プリアンプを動作させるため
の電源端子は各チャネル毎に独立して設けられているた
め、各プリアンプには相互に独立して電源供給が行われ
る。これにより、各チャネル間のクロストークに起因し
た最小受信感度の劣化を有効に防止することができる。
の電源端子は各チャネル毎に独立して設けられているた
め、各プリアンプには相互に独立して電源供給が行われ
る。これにより、各チャネル間のクロストークに起因し
た最小受信感度の劣化を有効に防止することができる。
【００１３】請求項２記載の発明は、請求項１記載の光
電子集積回路において、半導体基板は、ＧａＡｓ又はＩ
ｎＰのいずれか一方で形成されている構成を採る。
電子集積回路において、半導体基板は、ＧａＡｓ又はＩ
ｎＰのいずれか一方で形成されている構成を採る。
【００１４】この構成により、ＧａＡｓを用いて半導体
基板を形成した場合は、０．８μｍ波長帯の光通信を実
現することができる。また、ＩｎＰを用いて半導体基板
を形成した場合には、１．３μｍ、１．５５μｍ波長帯
の光通信を実現することができる。
基板を形成した場合は、０．８μｍ波長帯の光通信を実
現することができる。また、ＩｎＰを用いて半導体基板
を形成した場合には、１．３μｍ、１．５５μｍ波長帯
の光通信を実現することができる。
【００１５】請求項３記載の光電子集積回路の発明は、
ＰＩＮ型ホトダイオードと、高電子移動度トランジスタ
を備え前記ＰＩＮ型ホトダイオードの出力信号を増幅す
るプリアンプと、この増幅出力が与えられる受信出力端
子とから構成されるチャネルを複数備え、各チャネルが
同一のＩｎＰ半導体基板上に集積された光電子集積回路
において、各プリアンプへの電源供給は、各チャネル毎
に独立して設けられた各電源端子を介して行われる構成
を採る。
ＰＩＮ型ホトダイオードと、高電子移動度トランジスタ
を備え前記ＰＩＮ型ホトダイオードの出力信号を増幅す
るプリアンプと、この増幅出力が与えられる受信出力端
子とから構成されるチャネルを複数備え、各チャネルが
同一のＩｎＰ半導体基板上に集積された光電子集積回路
において、各プリアンプへの電源供給は、各チャネル毎
に独立して設けられた各電源端子を介して行われる構成
を採る。
【００１６】このように、プリアンプを動作させるため
の電源端子は各チャネル毎に独立して設けられているた
め、各プリアンプには相互に独立して電源供給が行われ
る。これにより、各チャネル間のクロストークに起因し
た最小受信感度の劣化を有効に防止することができる。
また、ＩｎＰ半導体基板上にＰＩＮ型ホトダイオードお
よび高電子移動度トランジスタ（ＨＥＭＴ）が形成され
ているため、最も優れた動作性能を実現することができ
る。
の電源端子は各チャネル毎に独立して設けられているた
め、各プリアンプには相互に独立して電源供給が行われ
る。これにより、各チャネル間のクロストークに起因し
た最小受信感度の劣化を有効に防止することができる。
また、ＩｎＰ半導体基板上にＰＩＮ型ホトダイオードお
よび高電子移動度トランジスタ（ＨＥＭＴ）が形成され
ているため、最も優れた動作性能を実現することができ
る。
【００１７】
【実施例】図１は本発明の一実施例によるＯＥＩＣアレ
イの概略構成を示す回路図である。
イの概略構成を示す回路図である。
【００１８】本実施例によるＯＥＩＣアレイは、チャネ
ル数に特に制限はないが、用途に応じて４〜１２チャネ
ルとするのが一般的である。同図においては、第１チャ
ネルと最後の第ｎチャネル（ｎ＝４〜１２）とが図示さ
れており、第２〜第（ｎ−１）チャネルは省略されてい
る。これら各チャネルは同一半導体基板上にモノリシッ
クに集積されている。この半導体基板材料には０．８μ
ｍ波長帯の光通信においてはＧａＡｓが採用される。ま
た、１．３μｍ，１．５５μｍ波長帯の光通信において
はＩｎＰが採用される。これら各チャネルの構成は次の
第１チャネルと同様な構成になっており、また、同様な
回路動作をする。
ル数に特に制限はないが、用途に応じて４〜１２チャネ
ルとするのが一般的である。同図においては、第１チャ
ネルと最後の第ｎチャネル（ｎ＝４〜１２）とが図示さ
れており、第２〜第（ｎ−１）チャネルは省略されてい
る。これら各チャネルは同一半導体基板上にモノリシッ
クに集積されている。この半導体基板材料には０．８μ
ｍ波長帯の光通信においてはＧａＡｓが採用される。ま
た、１．３μｍ，１．５５μｍ波長帯の光通信において
はＩｎＰが採用される。これら各チャネルの構成は次の
第１チャネルと同様な構成になっており、また、同様な
回路動作をする。
【００１９】第１チャネルは、ホトダイオードＰＤ1，
抵抗Ｒ11，Ｒ12，トランジスタＱ11〜Ｑ15およびレベル
シフトダイオードＤ11〜Ｄ13によって構成されている。
ホトダイオードＰＤ1にはＭＳＭ型またはＰＩＮ型ホト
ダイオードが用いられる。また、トランジスタＱ11〜Ｑ
15には、接合型電界効果トランジスタ（ＦＥＴ），ＨＥ
ＭＴ，ＭＩＳＦＥＴまたはＭＥＳＦＥＴ等が用いられ
る。これらの組み合わせの中で動作性能面において最も
優れているのは、ＩｎＰ半導体基板上にＰＩＮ型ホトダ
イオードおよびＨＥＭＴが形成される組み合わせであ
る。
抵抗Ｒ11，Ｒ12，トランジスタＱ11〜Ｑ15およびレベル
シフトダイオードＤ11〜Ｄ13によって構成されている。
ホトダイオードＰＤ1にはＭＳＭ型またはＰＩＮ型ホト
ダイオードが用いられる。また、トランジスタＱ11〜Ｑ
15には、接合型電界効果トランジスタ（ＦＥＴ），ＨＥ
ＭＴ，ＭＩＳＦＥＴまたはＭＥＳＦＥＴ等が用いられ
る。これらの組み合わせの中で動作性能面において最も
優れているのは、ＩｎＰ半導体基板上にＰＩＮ型ホトダ
イオードおよびＨＥＭＴが形成される組み合わせであ
る。
【００２０】ホトダイオードＰＤ1および抵抗Ｒ11は光
検出段を構成し、また、トランジスタＱ11および抵抗Ｒ
12は光検出段で検出された入力信号を増幅する増幅段を
構成している。また、トランジスタＱ12，Ｑ13およびダ
イオードＤ11〜Ｄ13はレベルシフト段を構成し、トラン
ジスタＱ14，Ｑ15はソースホロワ段を構成している。
検出段を構成し、また、トランジスタＱ11および抵抗Ｒ
12は光検出段で検出された入力信号を増幅する増幅段を
構成している。また、トランジスタＱ12，Ｑ13およびダ
イオードＤ11〜Ｄ13はレベルシフト段を構成し、トラン
ジスタＱ14，Ｑ15はソースホロワ段を構成している。
【００２１】つまり、ホトダイオードＰＤ1に検出され
た光信号は光電流に変換され、この光電流は抵抗Ｒ11に
よって電圧信号に変換される。この電圧信号は抵抗Ｒ12
を負荷とするトランジスタＱ11のゲートに与えられ、所
定倍に増幅される。増幅された入力信号は次段のレベル
シフト段によってその直流レベルがシフトされる。その
シフト量はダイオードＤ11〜Ｄ13の順方向電圧によって
ほぼ決定される。最後に、ソースホロワ段によってプリ
アンプの出力インピーダンスが低減され、受信出力信号
Ｏ／Ｐ1のファンアウトが確保される。
た光信号は光電流に変換され、この光電流は抵抗Ｒ11に
よって電圧信号に変換される。この電圧信号は抵抗Ｒ12
を負荷とするトランジスタＱ11のゲートに与えられ、所
定倍に増幅される。増幅された入力信号は次段のレベル
シフト段によってその直流レベルがシフトされる。その
シフト量はダイオードＤ11〜Ｄ13の順方向電圧によって
ほぼ決定される。最後に、ソースホロワ段によってプリ
アンプの出力インピーダンスが低減され、受信出力信号
Ｏ／Ｐ1のファンアウトが確保される。
【００２２】本実施例においては、増幅段，レベルシフ
ト段およびソースホロワ段によって構成される各プリア
ンプ部には、各チャネル毎に独立して電源端子が設けら
れている。すなわち、第１チャネルには電源端子ＶD1，
Ｖs1が設けられ、第ｎチャネルには電源端子ＶDn，ＶSn
が設けられている。従って、各プリアンプ間がチップ内
で接続されていない本実施例によれば、ＯＥＩＣアレイ
をハイブリッド基板上に実装する際には、十分大きな容
量を持つバイパスコンデンサを各プリアンプに接続する
ことが可能になる。つまり、各チャネルのそれぞれの電
源端子ＶDn，ＶSnから電源配線を取りだし、ハイブリッ
ド基板上において大容量のバイパスコンデンサを各プリ
アンプ毎に接続する。そして、これら各コンデンサを介
した後に各プリアンプの電源配線を共通電源に接続す
る。このような配線構成によれば、各プリアンプには大
容量の各バイパスコンデンサを介して電源が供給され
る。
ト段およびソースホロワ段によって構成される各プリア
ンプ部には、各チャネル毎に独立して電源端子が設けら
れている。すなわち、第１チャネルには電源端子ＶD1，
Ｖs1が設けられ、第ｎチャネルには電源端子ＶDn，ＶSn
が設けられている。従って、各プリアンプ間がチップ内
で接続されていない本実施例によれば、ＯＥＩＣアレイ
をハイブリッド基板上に実装する際には、十分大きな容
量を持つバイパスコンデンサを各プリアンプに接続する
ことが可能になる。つまり、各チャネルのそれぞれの電
源端子ＶDn，ＶSnから電源配線を取りだし、ハイブリッ
ド基板上において大容量のバイパスコンデンサを各プリ
アンプ毎に接続する。そして、これら各コンデンサを介
した後に各プリアンプの電源配線を共通電源に接続す
る。このような配線構成によれば、各プリアンプには大
容量の各バイパスコンデンサを介して電源が供給され
る。
【００２３】このため、ある１つのチャネルに前述の変
調電流ΔＩmが発生しても、この変調電流は各プリアン
プ毎に接続された大容量のコンデンサによってバイパス
される。従って、ある１つのチャネルに発生した雑音が
他のチャネルに影響を与えることはなく、各チャネル間
のクロストークはほとんど生じなくなる。このような本
実施例による構成によれば、従来、約−３０ｄＢあった
クロストークを−４０ｄＢ以下に抑制することが出来、
並列光ファイバ通信において、クロストークによる最小
受信感度の劣化を低減することが可能になる。
調電流ΔＩmが発生しても、この変調電流は各プリアン
プ毎に接続された大容量のコンデンサによってバイパス
される。従って、ある１つのチャネルに発生した雑音が
他のチャネルに影響を与えることはなく、各チャネル間
のクロストークはほとんど生じなくなる。このような本
実施例による構成によれば、従来、約−３０ｄＢあった
クロストークを−４０ｄＢ以下に抑制することが出来、
並列光ファイバ通信において、クロストークによる最小
受信感度の劣化を低減することが可能になる。
【００２４】また、ＯＥＩＣアレイをハイブリッド基板
上に実装しない場合においても、各チャネルのプリアン
プにそれぞれ独立に電源供給を行うことは可能である。
このため、ある１つのチャネルのプリアンプに生じた変
調電流の影響は、従来のように各チャネルに共通の電源
配線を介して他のチャネルにまで及ぶことはない。従っ
て、各電源端子ＶDn，ＶSnを介して各プリアンプに単に
独立して電源を供給することによっても、各チャネル間
のクロストークは十分に低減される。このため、この場
合においても、上記実施例と同様な効果を奏する。ただ
し、この場合には、発生した変調電流を十分にバイパス
することは出来ない。
上に実装しない場合においても、各チャネルのプリアン
プにそれぞれ独立に電源供給を行うことは可能である。
このため、ある１つのチャネルのプリアンプに生じた変
調電流の影響は、従来のように各チャネルに共通の電源
配線を介して他のチャネルにまで及ぶことはない。従っ
て、各電源端子ＶDn，ＶSnを介して各プリアンプに単に
独立して電源を供給することによっても、各チャネル間
のクロストークは十分に低減される。このため、この場
合においても、上記実施例と同様な効果を奏する。ただ
し、この場合には、発生した変調電流を十分にバイパス
することは出来ない。
【００２５】
【発明の効果】以上説明したように本発明によれば、プ
リアンプを動作させるための電源端子は各チャネル毎に
独立して設けられているため、各プリアンプには相互に
独立して電源供給が行われる。
リアンプを動作させるための電源端子は各チャネル毎に
独立して設けられているため、各プリアンプには相互に
独立して電源供給が行われる。
【００２６】このため、各チャネル間のクロストークに
起因した最小受信感度の劣化を有効に防止することが可
能なＯＥＩＣアレイが提供される。
起因した最小受信感度の劣化を有効に防止することが可
能なＯＥＩＣアレイが提供される。
【図１】本発明の一実施例による光電子集積回路（ＯＥ
ＩＣアレイ）の概略構成を示す回路図である。
ＩＣアレイ）の概略構成を示す回路図である。
【図２】従来の第１のＯＥＩＣアレイの概略構成を示す
回路図である。
回路図である。
【図３】従来の第２のＯＥＩＣアレイの概略構成を示す
回路図である。
回路図である。
【図４】従来の第２のＯＥＩＣアレイにおいてクロスト
ークが発生する原理を説明するための回路図である。
ークが発生する原理を説明するための回路図である。
ＰＤ1…第１チャネルのホトダイオード Ｒ11，Ｒ12…第１チャネルの抵抗 Ｑ11〜Ｑ15…第１チャネルのトランジスタ Ｄ11〜Ｄ13…第１チャネルのレベルシフトダイオード ＶD1，ＶS1…第１チャネルの独立した電源端子 Ｏ／Ｐ1…第１チャネルの光受信出力信号
Claims (3)
- 【請求項１】 受信した光信号を電気信号に変換する受
光素子と、この受光素子の出力信号を増幅するプリアン
プと、この増幅出力が与えられる受信出力端子とから構
成されるチャネルを複数備え、前記各チャネルが同一半
導体基板上に集積された光電子集積回路において、 前記各プリアンプへの電源供給は、前記各チャネル毎に
独立して設けられた各電源端子を介して行われることを
特徴とする光電子集積回路。 - 【請求項２】 前記半導体基板は、ＧａＡｓ又はＩｎＰ
のいずれか一方で形成されていることを特徴とする請求
項１記載の光電子集積回路。 - 【請求項３】 ＰＩＮ型ホトダイオードと、高電子移動
度トランジスタを備え前記ＰＩＮ型ホトダイオードの出
力信号を増幅するプリアンプと、この増幅出力が与えら
れる受信出力端子とから構成されるチャネルを複数備
え、前記各チャネルが同一のＩｎＰ半導体基板上に集積
された光電子集積回路において、 前記各プリアンプへの電源供給は、前記各チャネル毎に
独立して設けられた各電源端子を介して行われることを
特徴とする光電子集積回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03194525A JP3106434B2 (ja) | 1991-08-02 | 1991-08-02 | 光電子集積回路 |
| US07/921,027 US5432470A (en) | 1991-08-02 | 1992-07-29 | Optoelectronic integrated circuit device |
| CA002074985A CA2074985C (en) | 1991-08-02 | 1992-07-30 | Optoelectronic integrated circuit device |
| DE69219687T DE69219687T2 (de) | 1991-08-02 | 1992-07-31 | Optoelektronische integrierte Schaltung |
| DE69231527T DE69231527T2 (de) | 1991-08-02 | 1992-07-31 | Optoelektronische integrierte Schaltung |
| KR1019920013846A KR960008579B1 (ko) | 1991-08-02 | 1992-07-31 | 광전자집적회로소자 |
| EP96113911A EP0751636B1 (en) | 1991-08-02 | 1992-07-31 | Optoelectronic integrated circuit |
| EP92113126A EP0525807B1 (en) | 1991-08-02 | 1992-07-31 | Opto-electronic integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03194525A JP3106434B2 (ja) | 1991-08-02 | 1991-08-02 | 光電子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541509A JPH0541509A (ja) | 1993-02-19 |
| JP3106434B2 true JP3106434B2 (ja) | 2000-11-06 |
Family
ID=16325985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03194525A Expired - Fee Related JP3106434B2 (ja) | 1991-08-02 | 1991-08-02 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106434B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9784230B2 (en) | 2012-09-12 | 2017-10-10 | Robert Bosch Gmbh | Ignition system for an internal combustion engine |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3327237B2 (ja) | 1998-06-24 | 2002-09-24 | 日本電気株式会社 | アレイ光受信器 |
-
1991
- 1991-08-02 JP JP03194525A patent/JP3106434B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9784230B2 (en) | 2012-09-12 | 2017-10-10 | Robert Bosch Gmbh | Ignition system for an internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541509A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sackinger et al. | A 3-GHz 32-dB CMOS limiting amplifier for SONET OC-48 receivers | |
| US7015750B2 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
| EP1011194B1 (en) | High speed differential optoelectronic receiver | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US6307660B1 (en) | Optical receiver particularly useful for a multi-wavelength receiver array | |
| US6781468B1 (en) | Photo-amplifier circuit with improved power supply rejection | |
| JP2657715B2 (ja) | トランスインピーダンス差動増幅器 | |
| US20080232822A1 (en) | Optical receiver | |
| EP0751636B1 (en) | Optoelectronic integrated circuit | |
| JP3106434B2 (ja) | 光電子集積回路 | |
| US6175438B1 (en) | Differential optical signal receiver | |
| JP3106436B2 (ja) | 光電子集積回路 | |
| JP3106435B2 (ja) | 光電子集積回路 | |
| US6919550B2 (en) | Detector for short wave fiber optic communications with compensation to reduce detector jitter | |
| JP3106437B2 (ja) | 光電子集積回路素子 | |
| EP4243281A1 (en) | Transimpedance amplifiers | |
| JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
| WO2002017402A2 (en) | Wideband differential amplifier and summing circuit including such wideband differential amplifier | |
| Zimmermann et al. | Comparison of CMOS and BiCMOS optical receiver SoCs | |
| JPH05121964A (ja) | 電気信号を増幅する回路装置 | |
| Choi et al. | An integrated GaAs receiver for optoelectronic signal processing and interconnection | |
| JPH036905A (ja) | 前置増幅回路 | |
| KR20050096296A (ko) | 차동 트랜스임피던스 전치증폭기 | |
| Moller et al. | A Si-bipolar AGC amplifier IC with high gain and wide dynamic range for 10 Gb/s optical-fiber receivers | |
| Leeb et al. | A 38THz-Ohm OEIC for DVD Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |