SU1295511A1 - Устройство дл задержки импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  задержки импульсов, а также дл  генерировани  пр моугольных импульсов . Цель изобретени  - расширение диапазона вьщержек времени и повьпиение точности достигаетс  за счет устранени  искажени  длительности выходных импульсов. Устройство содержит инверторы 1 и 2, резистор 3, конденсатор 9, входную шину 11, выходную шину 12. Дл  достижени  поставленной цели в устройство дополнительно введены компаратор 10 и резисторы 4, 5, 6, 7 и 8. На чертеже также показаны выход 13 первого инвертора, выход 14 второго инвертора, неинвертирующий 15 и инвертирующий 16 входы компаратора , в качестве которого в устройстве используетс  операционный усилитель с дифференциальными входами. 2 ил. // 15 bs 8 16

Description

фиг. /

112

Изобретение относитс  к импульсной технике и может быть использовано дл  задержки импульсов, а также дл  генерировани  пр моугольных импульсов .

Цель изобретени  - расширение диапазона выдержек времени и повышение точности за счет устранени  искажени длительности выходных импульсов.

На фиг.1 представлена схема уст- ройства; на фиг.2 - временные диаграммы напр жений в соответствующих точках схемы, по сн ющие работу устройства .

Устройство дл  задержки импульсов содержит инверторы 1 и 2, резисторы 3-8, конденсатор 9, компаратор 10, входную шину 11, выходную шину 12. На схеме обозначены выход 13 первого инвертора 1, вькод 14 второго инвер- тора 2, первый (неинвертирующий) вход 15 компаратора 10, второй (инвертирующий ) вход 16 компаратора 10.

В качестве компаратора 10 в устройстве используетс  операционный усилитель с дифференциальными входами

Входна  шина 11 подключена к вход первого инвертора 1, выход которого соединен через цепочку последователь o соединенных резисторов 3 и 7 с первым входом 15 компаратора 10 и подключен к входу второго инвертора 2. Выход второго инвертора 2 соединен через резистор 6 с первым входом 15 компаратора и подключен через цепоч ку последовательно соединенных резисторов 4 и 8 к второму входу 16 компаратора 10, который через резистор 5 соединен с выходом первого инвертора 1. Конденсатор 9 подключен одной обкладкой к общим точкам резисторов 3 и 7, а другой - к общим точкам резисторов А и 8.

Устройство работает следующим образом .

В исходном состо нии на входе устройства присутствует высокий потенциал (логическа  1), на выходе первого инвертора 1 - логический О, на выходе второго инвертора 2 - ло- гическа  1. Будем считать, что уровень логической 1 равен напр жению источника питани  +Е, а уровень логического О равен нулю.

Уровень напр жени  на первом (не- инвертирующем) входе компаратора U .

Р и Е---5- - --

.-

15

25

55

5

.

, -

35

40

45

112

где RJ, R - сопротивление резисторов 3, 6 и 7 соответственно.

Уровень напр жени  на втором (инвертирующем ) входе компаратора U. равен

- R- ifrR4 5 8

где R, Rg и R - сопротивление резисторов 4, 5 и 8 соответственно.

Напр жени  U. и U близки по величине , однако и больше U, поэтому на выходе комларатора - логический О. Конденсатор 9 зар жен током, протекавшим по цепи выход второго инвертора - резистор 4 - конденсатор 9 - резистор 3 - выход первого инвертора 1. Величина напр жени  U, до которой зар лсен конденсатор 9, определ етс  разностью потенциалов

IT : W&J5±J.a ТГ5j П О

Vv ..R/

При отрицательном перепаде напр жени  на входе устройства, т.е. при установлении логического О происходит переключение инверторов, в результате чего на выходе инвертора 1 устанавливаетс  логическа  1, а на выходе инвертора 2 - логический О. Это приводит к тому, что напр жение и на инвертирующем входе 16 компаратора возрастет, так как опред еп ет- с  сзт«1марным воздействием высокого .потенциала на вькоде инвертора 1 и напр жением на конденсаторе 9, а напр жение и на инвертирующем входе компаратора 10 падает. Далее по мере перезар да конденсатора 9 напр жени  и. и U- измен ютс  по экспоненте, причем и стремитс  к величине большей , чем величина напр жени , к которой стремитс  и . Как только U. становитс  больше и, на выходе компаратора формируетс  передний фронт задержанного импульса. Напр жени  U и и устанавливаютс  и равны

и Е .§Jl

R3-bR.R/ - R.

Причем U больше U, но оба напр жени  близки по величине. Конденсатор 9 зар жаетс  током, протекающим по цепи выход инвертора 1 - резистор 3 - конденсатор 9 - резистор 4 - выход инвертора 2. Величина напр жени  на конденсаторе равна разности потенциалов

I -V5i t..5j n n

c R,.R,.R, R,-R,-R/

При положительном перепаде напр жени  на входе устройства, т.е. .при установлении логической 1 происходит новое переключение инверторов, в результате которого на выходе инвертора 1 устанавливаетс  О, а на выходе инвертора 2 - логическа  1. Это приводит к тому, что напр жение и на неинвертирующем входе компаратора 10 возрастет, а на инвертирующем входе (и) уменьшаетс , что объ сн етс  воздействием зар да на конден- саторе 9. Начинаетс  новый процесс перезар да конденсатора, и напр жени  и и и, измен ютс  по экспоненте,, первое уменьшаетс , второе возрастает . Как только и становитс  больше и, то на вькоде компаратора формируетс  задний фронт выходного импульса , и устройство приходит в исходное состо ние.

Временные диаграммы (фиг.2) при- ведены дл  случа  симметричной схемы.

6

R

т.е., когда R указанные услови  (.; ) выполн ютс  дл  Rg sR +R. Причем лучшие характеристики устройства JQ имеют место при R, близком к (R.j+R), так как в этом случае наблюдаетс  наименьшее искажение длительности передаваемого импульса.

В тех случа х, когда требуетс  по-, лучить инверсный выходной сигнал, достаточно помен ть местами подключение входов компаратора.

Введение новых элементов и св зей в предлагаемое устройство позвол ет расширить диапазон задержки до времени длительности задерживаемых импульсов , а также осуш.ествл ть задерж35

40

10

м jj   20

25 .

2955114

ку импульсов, передний фронт которых совпадает с задним фронтом выходного импульса. Так как формирование фронтов выходного сигнала происходит при величине напр жени  на врем задающем конденсаторе, близкой к установившемус  значению, это позвол ет получить более высокую точность передачи импульса, когда врем  задержки соизмеримо с длительностью импульса. Подключение выхода устройства к его входу обеспечивает автоколебательный режим работы устройства, что позвол ет использовать его в качестве генератора импульсов, частота генериJQ ), - ,

35

40

руемых импульсов равна 1/2, , где 7 - врем  задержки устройства.

Claims (1)

1. Формула изобретени  Устройство дл  задержки импульсов, содержащее первый инвертор, вход которого соединен с входной шиной, первый резистор и конденсатор, перва  обкладка которого подключена через первый резистор к выходу первого инвертора , и второй инвертор, отличающеес  тем, что, с целью расширени  диапазона вьщержек времени и повьш1ени  точности за счет устранени  искажени  длительности выходных импульсов, в него дополнительно введены п ть резисторов и выходной компаратор, первый и второй входы которого соединены через второй и третий резисторы соответственно с первой и второй обкладками конденсатора, а через четвертый и п тый резисторы - соответственно с выходом второго инвертора и выходом первого инвертора, соединенного с входом второго инвертора , выход которого через тестой резистор подключен к второй обкладке конденсатора.

   7/ f3

   16 15

   12

   i