SU1443150A1 - Устройство фиксации временных положений сигналов - Google Patents
Устройство фиксации временных положений сигналов Download PDFInfo
- Publication number
- SU1443150A1 SU1443150A1 SU874235048A SU4235048A SU1443150A1 SU 1443150 A1 SU1443150 A1 SU 1443150A1 SU 874235048 A SU874235048 A SU 874235048A SU 4235048 A SU4235048 A SU 4235048A SU 1443150 A1 SU1443150 A1 SU 1443150A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- delay element
- current generator
- diode
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использова- . но в экспериментальной физике дл прецизионного измерени временных положений флуктуирующих сигналов. Цель изобретени - повышение помехоустойчивости устройства. Устройство содержит диcкpи fинaтop 5 нижнего уровн , элемент 6 задержки, дискриминатор 4 верхнего уровн , генератор 8 тока зар да, генератор 7 тока разр да , накопительный конденсатор 9 и формирователь 10 импульсов. Введение элемента 12 задержки, преобразовател 11 врем - амплитуда, порогового элемента 13, разделительного конденсатора 14, диода 15 и управл емого селектора-формировател 16 импульсов позвол ет повысить точность измерени временных положений сигналов при наличии случайных помех в услови х существенных флуктуации амплитуды и длительности фронта нарастани фиксируемых сигН алрв, 4 ил. В (Л
Description
1U
Изобретение относитс к импульсно технике и может быть использовано в экспериментальной физике дл прецизионного измерени временных положений сигналов.
Цель изобретени - повышение помехоустойчивости за счет исключени срабатывани устройства при наличии случайных помех, за счет увеличени крутизны участка рабочей характеристики формируемого на накопительном конденсаторе.
На фиг.1 представлена функциональ
через разделительный конденсатор 14 - с второй входной клеммой 2 устройства и с анодом диода 15, катод которого соединен с общей шиной устройства , выход второго элемента 12 задержки соединен с вторым входом порогового элемента 13 второй выход которого соединен с первым входом управл емого селектора - формировател 16 импульсов, первый выход которого соединен с второй выходной клеммой 18 устройства, треть входна клемма 3 которого соединена с вторым входом
на схема устройства фиксации времен- |5 управл емого селектора - формирова30
ных положений сигналов; на фиг, 2 - временна диаграмма работы устройства; на фиг. 3 - зависимость момента по влени сигнала на первом tg и втором t выходах устройства от измене- 20 НИН параметров входных импульсов; на фиг. 4 - принципиальна схема порогового элемента.
Устройство содержит первую 1, вторую 2, третью 3 входные клеммы, диск-25 риминатор 4 верхнего уровн , дискриминатор 5 нижнего уровн , первый элемент 6 задержки, генератор 7 тока разр да, генератор 8 тока зар да, накопительный конденсатор 9, формирователь 10 импульсов, преобразователь 11 врем - амплитуда, второй элемент 12 „задержки, пороговый элемент 13, разделительный конденсатор 14, диод 15, управл емый селектор - формирователь 16 импульсов, первую 17 и вторую 18 выходные клеммы.
Перва входна клемма 1 устройства соединена с входом дискриминатора 4 верхнего уровн и входом дискриминатора 5 нижнего уровн , выход которого соединен с первым входом генератора В тока зар да, с первым входом преобразовател 11 врем - амплитуда и через первый элемент 6 задержки с гервым входом генератора 7 тока разр да , выход которого объединен с выходом генератора 8 тока зар да и соединен с входом формировател 10 импульсов и с первым выводом накопительного конденсатора 9, второй вывод которого соединен с общей шиной устройства , выход формировател 10 импульсов соединен с первой выходной Клеммой 17 устройства, с вторым входом -тенератора 8 тока зар да и с пер- вым входом порогового элемента 13, первый- выход которого соединен с входом второго элемента 12 задержки и
35
40
45
тел : 16 импульсов, второй выход которого соединен с третьим входом порогового элемента 13, выход дискрими натора 4 верхнего уровн соединен с вторым входом генератора 7 тока разр да и с вторым входом преобразовате л -11 врем - амплитуда, выход которого соединен с анодом диода 15.
На фиг. 2 обозначено: эпюра 19 входного сигнала устройства; эпюра 20 выходного сигнала дискриминатора 5; эпюра 21 выходного сигнала дискри минатора 4; эпюра 22 выходного сигнала элемента 6 задержки; эпюра 23 сигнала на накопительном конденсаторе 9; эпюра 24 выходного сигнала генератора 7; эпюра 25 выходного сигна ла формировател 10; эпюра 26 выходного сигнала порогового элемента 13; эпюра 27 выходного сигнала управл емого селектора формировател 16;эпю- ра 28 выходного сигнала устройства (выход 18),
Пороговый элемент 13 содержит пер вый 29, второй 30, третий 31, четвер тый 32, п тый 33, шестой 34, седьмой 35, восьмой 36, дев тый 37, дес тый 38, одинадцатьй 39, двенадцатый 40 резисторы, первый 41 и второй 42 конденсаторы, индуктивность 43, диод 44, первый 45, второй 46, третий 47, четвертый 48 транзисторы, первую 49, вторую 50 и третью 51 входные клеммы, первзпо 52 и вторз то 53 выход1й)1е клеммы,
Перва 49, втора 50 и треть 51 входные клеммы порогового элемента 13 объединены и соединены через конденсатор 41 с первым выводом резисто ра 33 и с анодом диода 44, катод которого соединен с общей шиной устрой ства, второй вывод резистора 33 соединен с базой транзистора 45, коллек тор которого соединен с базой тран0
0
5
5
0
5
тел : 16 импульсов, второй выход которого соединен с третьим входом порогового элемента 13, выход дискрими- натора 4 верхнего уровн соединен с вторым входом генератора 7 тока разр да и с вторым входом преобразовател -11 врем - амплитуда, выход которого соединен с анодом диода 15.
На фиг. 2 обозначено: эпюра 19 входного сигнала устройства; эпюра 20 выходного сигнала дискриминатора 5; эпюра 21 выходного сигнала дискриминатора 4; эпюра 22 выходного сигнала элемента 6 задержки; эпюра 23 сигнала на накопительном конденсаторе 9; эпюра 24 выходного сигнала генератора 7; эпюра 25 выходного сигнала формировател 10; эпюра 26 выходного сигнала порогового элемента 13; эпюра 27 выходного сигнала управл емого селектора формировател 16;эпю- ра 28 выходного сигнала устройства (выход 18),
Пороговый элемент 13 содержит первый 29, второй 30, третий 31, четвертый 32, п тый 33, шестой 34, седьмой 35, восьмой 36, дев тый 37, дес тый 38, одинадцатьй 39, двенадцатый 40 резисторы, первый 41 и второй 42 конденсаторы, индуктивность 43, диод 44, первый 45, второй 46, третий 47, четвертый 48 транзисторы, первую 49, вторую 50 и третью 51 входные клеммы, первзпо 52 и вторз то 53 выход1й)1е клеммы,
Перва 49, втора 50 и треть 51 входные клеммы порогового элемента 13 объединены и соединены через конденсатор 41 с первым выводом резистора 33 и с анодом диода 44, катод которого соединен с общей шиной устройства , второй вывод резистора 33 соединен с базой транзистора 45, коллектор которого соединен с базой тран 14
зистора 46, коллектор которого соединен с первым выводом резистора 36 и через резистор 37 с базой транзис тора 47, эмиттер которого через конденсатор 42 соединен с второй выходной клеммой 53 порогового элемента 13, второй вывод резистора 36 соединен с базой транзистора 48, эмиттер которого соединен с выходной клеммой 52 порогового элемента 13, транзисторы 45,47 и 48 п-р-п, транзистор 46 р-п-р типа.
Устройство работает следующим образом .
Входной сигнал поступает на входы дискриминатора 5 нижнего уровн и дискриминатора 4 верхнего уровн с порогами срабатывани U, и U соответственно . При достижении входным импульсом указанных пороговых уровней на выходах данных элементов вырабатываютс сигналы стандартной формы (фиг, 2, э пюры 19-21) в моменты времени t , и t. По сигналу с выхода дискриминатора 5 нижнего уровн начинаетс зар д накопительного конденсатора 9 током Ii.reHepaTOpa 8 тока зар да до момента включени выходным импульсом дискриминатора 4 верхнего уровн генератора 7 тока разр да.
С этого момента зар д накопитель- .ного конденсатора 9 осуществл етс током, значение которого определ етс разностью токов генератора 8 тока зар да и генератора 7 тока разр да li.-Ip (фиг62, эпюра 23). Данна процедура продолжаетс до выключени тенератора 7 тока разр да задержанным на врем б) сигналом с входа диск- риминатора 5 нижнего уровн . Величина Z, задаетс элементом.6 задержки.С момента времени t. + , скорость зар да накопительного конденсатора 9 вновь определ етс током 1л до мо- мента tg (, эпюра 23) достижени напр жением на накопительном конденсаторе 9 уровн срабатывани U формировател 10 импульсов. Последний в указанный момент t, вьфабаты- вает сигнал, фиксирующий в первом приближении положение входного импульса на временной оси (фиг.2, эпюра 25), приводит в исходное состо ние генератор 8 тока зар да и, кро- ме того, запускает пороговый элемент 13. С выхода последнего сигнал разветвл етс и поступает на вход управл емого селектора - формировател 16
50
импульсоп и через элемент 12 задержки поступает на второй вход порогового элемента 13, вновь запуска последний .
Формируема таким образом последовательность импульсов на выходе порогового элемента прекращаетс по отрицательному сигналу с выхода управл емого селектора - формировател 16 импульсов (фиг.2, эпюра 27), который вырабатываетс одновременно с выходным сигналом устройства и подаетс на третий вход упом нутого порогового элемента 13. Период рециркул ции формируемой серии (фиг.2, эпюра 26) определ етс величиной элемента 12 задержки Jiji , а также суммарной емкостью интегрирующей цепочки;. разделительный конденсатор 14, диод 15, Величина емкости диода 15 определ етс значени ми исходного смещени Е и выходного напр жени преобразовател 11 врем - амплитуда, с помощью которого анализируетс величина крутизны регистрируемых сигналов. Значение задержки Л, «.вносимое интегрирующей цепочкой, следующее:
д, К(Е - ы-и),
где К - посто нна величина, завис ща от типа диода; с - коэффициент передачи преобразовател 11 врем - амплитуда;
и - значение напр жени на входе преобразовател 11 врем - амплитуда. До момента по влени сигнала на втором выходе устройства t можно записать :
+ nA, +п€ ,
где п - число рециркул ции.
Анализ экспериментальных зависимостей t, t(j, nu.I (фиг.З) позвол ет сделать вывод, что существует такое п, при котором сумма t + пд, (t, так как п j const) практически не зависит от изменений амплитуды (а) и длительности фронта нарастани { (f входных сигналов,поскольку при убывании to ПU , возрастает по такому же закону.
В предлагаемом устройстве уже на первом этапе фиксации временных положений сигналов обеспечиваетс по вышение помехоустойчивости устройства , при наличии случайных помех аа
©ие.
z
А t
//f г
X
Шиг.
052
0 55
Claims (1)
- Форму л-а изобретения первая входная клемма устройства соединена с входом дискриминатора нижнего уровня, выход которого соединен с первым входом преобразователя время - амплитуда и через первый эле мент задержки с первым входом генератора тока разряда, второй вход котоУстройство фиксации временных положений сигналов, содержащее дискриминатор верхнего уровня, вход которого соединен с первой входной клеммой устройства, первый элемент задержки, дискриминатор нижнего уровня, вход которого соединен с первым входом генератора тока заряда, выход которого соединен с выходом генератора тока разряда, с входом формирователя импульсов и с первым выводом накопительного конденсатора, второй вывод которого соединен с общей шиной устройства, выход формирователя импульсов соединен с первой выходной клеммой устройства, отличающееся тем, что, с целью повышения ; помехоустойчивости, в него дополнительно введены второй элемент задержки, преобразователь время - амплитуда, пороговый элемент, разделительный конденсатор, диод, управляемый селектор - формирователь импульсов, вторая, третья входные и вторая выходная клеммы устройства, причем рого соединен с выходом дискримина10 тора верхнего уровня и с вторым входом преобразователя время - амплитуда, выход которого соединен с второй входной клеммой устройства и с анодом диода, катод которого соединен15 с общей шиной устройства, выход формирователя импульсов соединен с вто- рым входом генератора тока заряда и с первым входом порогового элемента, первый выход которого соединен с вхо2о дом второго элемента задержки и через разделительный конденсатор с ано дом диода, выход -второго элемента задержки соединен с вторым входом порогового элемента, второй выход 25 которого соединен с первым входом управляемого селектора - формирователя импульсов, первый выход которого соединен с второй выходной клеммой устройства, третья входная кпем30 ма которого соединена с вторым входом управляемого селектора - формирователя импульсов, второй выход которого соединен с третьим входом ’порогового элемента.(ригА
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874235048A SU1443150A1 (ru) | 1987-04-23 | 1987-04-23 | Устройство фиксации временных положений сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874235048A SU1443150A1 (ru) | 1987-04-23 | 1987-04-23 | Устройство фиксации временных положений сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1443150A1 true SU1443150A1 (ru) | 1988-12-07 |
Family
ID=21300328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874235048A SU1443150A1 (ru) | 1987-04-23 | 1987-04-23 | Устройство фиксации временных положений сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1443150A1 (ru) |
-
1987
- 1987-04-23 SU SU874235048A patent/SU1443150A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1095379, КЛ4 Н 03 К 5/153, 1982. Авторское свидетельство СССР № 692081, кл. Н 03 К 13/18, 1977, (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4866301A (en) | Controlled slew peak detector | |
US4023160A (en) | Analog to digital converter | |
SU1443150A1 (ru) | Устройство фиксации временных положений сигналов | |
US4054804A (en) | Bipolar charging and discharging circuit | |
US4370619A (en) | Phase comparison circuit arrangement | |
US4178585A (en) | Analog-to-digital converter | |
US4291297A (en) | Single ramp comparison analog to digital converter | |
US4454431A (en) | Semiconductor circuit with a circuit part controlled by a substrate bias | |
US5836004A (en) | Differential mode time to digital converter | |
SU1152087A2 (ru) | Делитель частоты | |
US3482170A (en) | Pulse discrimination circuit | |
SU879819A1 (ru) | Фотоприемна чейка | |
US3678502A (en) | Method for the digital conversion of an analog value with the extended counting process | |
US4095178A (en) | Tachometer circuit | |
US5455581A (en) | Digital-to-analog converter employing a common trigger and reference signal | |
SU1582335A1 (ru) | Генератор | |
SU1347045A1 (ru) | Устройство дл измерени коэффициента амплитудной модул ции | |
EP0588142B1 (en) | Signal integration circuit | |
KR100297083B1 (ko) | 지연제어된디지탈클럭신호발생기 | |
JPS5820939Y2 (ja) | 電位変動検出回路 | |
SU1195438A1 (ru) | Инвертор импульсных сигналов | |
SU1067451A1 (ru) | Устройство дл измерени сопротивлени изол ции электрических сетей | |
JPH0381091B2 (ru) | ||
SU1547048A1 (ru) | Устройство дл определени временного положени максимума сигнала | |
SU674211A1 (ru) | Селектор импульсов |