SU1506581A1 - Устройство дл компенсации искажений типа "преобладание - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение быстродействи , точности и помехоустойчивости. Устройство содержит блок 1 сравнени , ждущий г-р 2 эталонных импульсов, формирователь 3 управл ющих сигналов, блок 4 синхронизации, задающий г-р 6. В устройство введены дополнительный блок 5 синхронизации, элемент 7 запрета, элемент И 8 и три RS - триггера 9-11. В случае токовых или бестоковых преобладаний величиной Τ соответственно на 1-м или 2-м выходе блока 1 формируетс  соответствующий знаку преобладани  сигнал длительностью Τ, равной абсолютной величине преобладаний. Вследствие того, что при наличии преобладаний любого знака на выходе г-ра 2 присутствует единичный уровень напр жени , формирователь 3 обеспечивает преобразование входного сигнала длительностью Τ на 1-м выходе блока 1 (случай токового преобладани ) или на 2-м выходе блока 1 (случай бестокового преобладани ) в соответствующее значение положительного или отрицательного корректирующего преобладани  напр жени  на выходе устройства. 1 з.п. ф-лы, 8 ил.

Description

ел

00

315

Изобретение относитс  к электросв зи и может быть использовано в системах передачи дискретной инфор- мации дл  компенсации искажений типа преобладание.

Цель изобретени  - повышение быстродействи , точности и помехоустойчивости .

На фиг. 1 представлена структур- на  электрическа  схема устройства дл  компенсации искажений типа преобладание ; на фиг.2-5 - структурные электрические схемы формировател  управл ющих сигналов, блока синхро- низации, блока сравнени  и ждущего генератора эталонных импульсов соответственно; на фиг. 6-8 - временные диаграммы сигналов, по сн ющие работу устройства дл  компенсации ис- кажений типа преобладание соответственно дл  случа  отсутстви  преобладаний и в случа х токовых и бестоковых преобладаний принимаемых элементов сообщени .

Устройство дл  компенсации искажений типа преобладание содержит блок t сравнени , ждущий генератор

2эталонных импульсов, формирователь

3управл ющих сигналов, блок 4 син- хронизации, дополнительный блок 5 синхронизации, задающий генератор 6, элемент 7 запрета, элемент И 8, первый 9, вторюй 10 и третий 11 RS-триг геры.

Формирователь 3 управл ющих сигналов (фиг. 2) содержит элемент ИЛИ 12, реверсивный счетчик 13, сумматор 14, преобразователь 15 код-напр жение , дифференцирующий блок 16, второ элемент И 17, первый элемент И 18, блок 19 задержки и фильтр 20 нижних частот.

Блок 4 синхронизации (фиг. 3) со держит дифференцирующий блок 21, фа- зовьй дискриминатор 22, блок 23 усреднени , блок 24 добавлени  и вычитани  импульсов, делитель 25 частоты и дешифратор 26.

Блок 1 сравнени  (фиг. 4) содержит элемент 27 запрета и элемент И 28

Ждущий генератор 2 эталонных импульсов (фиг. 5) содержит элемент ИЛИ 29, RS-триггер 30, фильтр 31 нижних частот, элемент И 32 и элемент 33 задержки.

Устройство дл  компенсации искажений типа преобладание работает следующим образом.

0 5

0 5

о

с

0

5

1

Принимаемые элементы сооГ :дени  с выхода порогового блока (не показано ) , осуществл ющего корректировку соотногаени  длин единичных и нулевых элементов сообщени  между собой, поступают на вторые входы блока 4 синхронизации и дополнительного блока 5 синхронизации (фиг. а, 8а). Одновременно с этим с выхода задающего генератора 6 последовательность импульсов высокой частоты поступает на первые входы блока 4 синхронизации и дополнительного блока 5 синхронизации .

Блок 4 синхронизации осуществл ет подстройку частоты и фазы формируемых им тактовых импульсов к час-г тоте и фазе принимаемых элементов сообщени  (отслеживает передний фронт принимаемых элементов сообщени ) , формиру  следующие последовательности:

на втором выходе - последовательность высокочастотных импульсов, формируемых таким образом, что независимо от нестабильности скорости телеграфировании и нестабильности частоты задающего генератора 6 на длительность одного неискаженного одиночного элемента длительностью сообщени  приходитс  всегда одно и го же число высокочастотных импульсов;

на первом выходе - последовательность импульсов, следующих с частотой телеграфировани  и совпадающих по фазе с передним фронтом принимаемых элементов сообщени  (фиг. бб, 76, 86);

на третьем выходе - последовательность импульсов, аналогично формируемых на первом выходе, но отстающих от них на величину (фиг. 6в, 7в, 8в).

Дополнительный блок 5 синхронизации аналогично блоку А синхронизации осуществл ет подстройку частоты и фазы формируемых им тактовых импульсов к частоте и фазе принимаемых элементов сообщени  (отслеживает задний фронт принимаемых элементов сообщени ) , формиру  следующие последовательности тактовых импульсов:

на втором выходе - последовательность импульсов, следующих с частотой телеграфировани  и совпадающих по фазе с задним фронтом принимае51

мых элементств сооб1цени  (фиг. 66, 7г, 8i-);

на первом вьгходе - пос-чедователь ность импульсов, аналог ичио формируемых на птором вьгходе, но отстающих от них на величину 1 (фиг. 6в 7д, 8д).

Таким образом, блок 4 синхронизации и дополнительный блок синхро- низации в процессе формировани  тактовых импульсов учитывают нестабильность скорости телеграфировани , нестабильность работы задающего генератора 6 и осуществл ют отслежипа- ние фазы соответственно переднего и заднего фронтов принимаемых элементов сообщени .

Формируемые синфазно передним и задним фронтами принимаемых элемен- тов сообщени , тактовые импульсы поступают на ждущий генератор 2 (фиг, 5) и первьп1 9, второй 10 и третий 11 RS-триггеры.

В случае отсутстви  посто нньрс преобладаний в принимаемых элементах сообщени  номинальные длительности элементарных нулевых и единичных элементов сообщени  равны между собой (фиг. 6а), вследствие чего последовательность тактовых импульсов на первом выходе блoka 4 синхронизации совпадает во времени с последовательностью импульсов на втором выходе дополнительного блока 5 синхронизации (фиг. 6б), а второй RS- триггер 10 может находитьс  в неопределенном состо нии (нуль или единица ) . Дл  защиты от сбоев в работе

устройства дл  компенсации искажений типа преобладание в этом случае на выходе ждущего генератора 2 формируетс  нулевой уровень напр жени  (фиг. 6г), который сохран етс  в течение всего времени отсутстви  преобладаний и запрещает на это врем  ввод ошибочной информации в форми- рователь 3 (фиг. 2), вследствие чего выходной уровень напр жени  на аыходе устройства дл  компенсации искажений типа преобладание остаетс  неизменным.

В случае наличи  преобладаний тактовые импульсы на первом выходе блока 4 синхронизации и втором выходе дополнительного блока 5 синхронизации не совпадают во времени, вследствие чего на выходе ждущего генератора 2 (фиг. 7з, 8з) сохра

Q з

0

5 О

5

0

5

0

5

816

н етс  единичньп уровень напр жени , разреш ющи ввод информации п формирователь 3.

Так как второй RS-триггер 10 устанавливаетс  в единичное состо ние 1тмпулБСом, синфазным переднему фронту принимаемых элементов сообщени  (фиг. 7б, 8б), а в нулевое - импульсом , синфазным заднему фронту (фиг. 7г, 8г), то на его выходе формируетс  уровень напр жени , несущий информацию о величине преобладаний. В случае токочых преобладаний длительность сигнапа на его выходе равна величине преобладаний Г (фиг.7е), а в случае бостоковых - величине ff (фиг. 8е).

Определение знака и абсолютной величины преобладани  обеспечиваетс  совместной работой блока 1 сравнени , первого 9 и третьего 11 RS-триггеров, элемента И 8 и элемента 7 запрета.

В случае токовых преобладаний величиной Г длительность сигналов на выходе второго RS-триггера 10 меньще или равна величине f /2; так как перевод первого 9 и .второго 10 RS-триггеров в нулевое состо ние производитс  тактовым импульсом (фиг. 7г), синфазным заднему фронту принимаемых элементов,(элемент 7 запрета обеспечивает прохождени  через него тактовых импульсов (фиг.7д), отстающих по фазе на величину Гд, (при этом с „ 0/2) от импудьсоэ на втором выходе дополнительного блока 5 синхронизации. Так как эти импульсы устанавливают первый RS-триггер 9 в единичное состо ние, на его вьгходе формируютс  импульсы длитель ностью -г - 1 (фиг. 7ж), Блок 1 сравнени  обеспечивает сравнение длительностей и взаимного расположени  сигналов первого 9 и второго 10 RS- триггеров и, вследствие чего на его первом выходе формируетс  сигнал длительностью -: (фиг. 7з). Третий RS-триггер 11 продолжает при этом находитьс  в нулевом состо нии, так |Как элемент И 8 остаетс  закрытым дл  сигнала, поступающего с третьего выхода блока 4 синхронизации (фиг.7в);

В случае бестоковых преобладаний величиной С длительность сигналу С 5 - Г больще или равна величине , а так как установка второго 10 и третьего 11 RS-триггеров соответственно в единичное и нулевое состо ни 

производитс  тактовым импульсом (фиг. 86), синфазным переднему фронт . принимаемых элементов, то элемент И 8 обеспечивает прохождение через него тактовых импульсов (фиг. 8в), отстающих по фазе на величину -i от импульсов на первом выходе блока А синхронизации. Так как эти импульсы устанавливают третий RS-триггер 11 в нулевое состо ние, на его выходе формируютс  импульсы длительностью t e - Ум (фиг. Вж). Блок 1 сравнени  обеспечивает сравнение длительностей и взаимного расположени  сиг- налов на выходах второго 10 и третьего 11 RS-триггеров, вследствие чего на его втором выходе формируетс  сигнал длительностью L (фиг. Вз). Первый КЗ-триг гер 9 продолжает при этом находитьс  в нулевом состо нии, так как элемент 7 запрета остаетс  закрытым дл  сигнала,- поступающего с второго выхода блока 5 (фиг. 8д).

Таким образом, в случае токовых или бёстоковых преобладаний величино f соответственно на первом или втором выходе блока 1 сравнени  формируетс  соответствующий знаку преобладани  сигнал длительностью Г , рав- ной обсолютной величине преобладаний .

Вследствие того, что при наличии преобладаний любого знака на выходе ждущего генератора 2 присутствует единичный уровень напр жени , то формирователь 3 оказьгоаетс  готовым к работе и обеспечивает преобразование входного сигнала длительностью на первом выходе блока 1 сравнени  (случай токового преобладани ) или на втором выходе блока сравнени  (случай бестокового преобладани ) в соответствующее значение положителного или отрицательного корректирую- щего преобладани  напр жени  на выходе устройства дл  компенсации искажений типа преобладание.

Claims (2)

1. Устройство дл  компенсации искажений типа преобладание, содержащее последовательно соединенные задающий генератор, блок синхронизации и ждущий генератор эталонных импульсов, последовательно соединенные блок сравнени  и -формирователь управл ющих сигналов, второй вход коQ 0

5 О

. Q ,

0

5

торого подключен к другому выходу .блока синхронизации, причем второй вход блока синхронизации и выход формировател  управл ющих сигналов  в- л ютс  соответственно входом и выходом устройства, отличающеес  тем, что, с целью повышени  быстродействи , точности и помехоустойчивости, введены последовательно соединенные дополнительный блок синхронизации, э: 1емент запрета и первый RS-триггер, последовательно соединенные второй RS- триггер, элемент И и третий RS-триггер , при этом первьй и второй входы дополнительного блока синхронизации подключены соответственно к выходу задающего генератора и второму входу блока синхронизации, второй выход дополнительного блока синхронизации подсоединен к второму входу ждущего генератора эталонных импульсов и R-входам первого и второго RS-триггеров , выходы которых подсоединены соответственно к первому и второму входам бло-ка сравнени , S-вход второго RS-триггера и R-вход третьего RS-триггера подключены к первому входу ждущего генератора эталонных импульсов, выход которого подсоединен к третьему входу формировател  управл ющих сигналов,второй выход блока синхронизации подсоединен к второму входу элемента И, выходы второго и третьего RS-триггеров - соответственно к управл ющему входу элемента запрета и третьему входу блока сравнени , второй выход которого подсоединен к четвертому входу формировател  управл ющих сигналов.

2. Устройство по п. 14, о т л и - чающеес  тем, что формирователь управл ющих сигналов содержит последовательно соединенные реверсивный счетчик, сумматор, преобразователь код - напр жение и фильтр нижних частот, последовательно соединенные элемент ИЛИ, дифференщсрующий блок, первый элемент И, блок задержки , выход которого подсоединен к управл ющему входу преобразовател  код - напр жение, а также второй элемент И, выход которого подсоединен к управл ющему входу реверсивного счетчика, суммирующий и вычитающий входы которого объединены соответст- .венно с первым и вторым входами элемента ИЛИ, второй выход дифференци- рующего блока подсоединен к первому входу второго элемента И, второй вход которого объединен с вторым входом первого элемента И, выход которого подсоединен к управл ющему входу сумматора , , причем первый и второй входы

элемента ИЛИ, тактовый вход реверсивного счетчика, второй вход первого элемента И и выход фильтра нижних частот  вл ютс  соответственно первым, четвертым, вторым и третьим входами и выходом формировател  управл ющтгх сигналов.

фиг. 2

ф ф ф

27

г

фцг.З

2S

(риг.

Фиг.8