SU886290A1 - Устройство тактовой синхронизации - Google Patents
Устройство тактовой синхронизации Download PDFInfo
- Publication number
- SU886290A1 SU886290A1 SU802863917A SU2863917A SU886290A1 SU 886290 A1 SU886290 A1 SU 886290A1 SU 802863917 A SU802863917 A SU 802863917A SU 2863917 A SU2863917 A SU 2863917A SU 886290 A1 SU886290 A1 SU 886290A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- analyzer
- output
- probability
- pulses
- registration
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
1
Изобретение относитс к устройствам дл синхронизации приемника с передатчиком и может использоватьс в аппаратуре передачи данных и телеграфии .
Известно устройство тактовой синхронизации , содержащее задающий генератор , подк.шоченный через блоки вычитани и добавлени импульсов к входу делител частоты, выходы которого соединены с первыми входами двух фазовых дискриминаторов, вторые входы которых подключены к выходу блока формировани фронтов сигнала, а выходы через последовательно соединенные реверсивный счетчик и блок пер« 4енного коррекщюнного эффекта подключены к соответствующим дополнитейьным входам блоков вычитани и добавлени 1.
Однако известное устройство тактовой . синхронизации не обеспечивает достатрчную помехоустойчивость приема , так как в нем не учитываетс степень искажени принимаемьк дискретных сигналов.
Цель изобретени - повышение помехоустойчивости приема.
Дл достижени поставленной цели в устройство тактовой синхронизации , содержащее задающий генератор , подключенный через блоки вычитани и добавлени импульсов к входу .делител частоты, вьоходы которого соединены с первьми входами двух фазовых дискриминаторов, вторые входы которых подключены к выходу блока формировани фронтов сигнала, а выходы через последовательно сое10 диненные реверсивный счетчик и блок переменного коррекционного эффекта подключены к соответствующим дополнительньм входам блоков вычитани и добавлени , введены последователь15 но соединенные анализатор параметров краевых иркажений, анализатор коэффициентов коррел ций, анализатор веро тности, ошибочной регистрации, дешифратор .минимального значени
20 веро тности ошибочной регистрации и генератор последовательности значений параметра фазового дискриминатора , а также формирователь параметров функции ошибок и фиксатор ма25 тематического ожидани положени импульса регистрации, входы которого подключены к соответствующим выходам двух фазовых дискриминаторов, объединенных со входами анализатора параметров краевых искажений, к третьему входу которого подключен второй выход анализатора коэффициентов кор рел ции, а к четвертому входу подключен первый выход генератора посл довательности значений параметра фазового дискриминатора, объединенн е соответствукадим входом анализатора коэффициентов коррел ции, а второй выход генератора последовательности значений параметра фазового дискриминатора подключен к дополнительному входу блока переменного коррекционного эффекта,, к дополнительному входу анализатора веро тности ошибочной регистрации подключен выход формировател параметров функции ощибок, к одному из входов которого подключен выход анализатора параметров краевых искажений, а к другому входу подключен выход фиксатора математического ожидани положени импульса регистрации. На чертеже представлена структур на электрическа схема предлагаемого устройства. Устройство тактовой синхронизаци содержит &ЛОК 1 формировани фронтов сигнала, задающий генератор 2/ блок 3 вычитани импульсов, блок 4 добавлени иМпульсов, делитель 5 частоты, первый 6 и второй 7 фазовы дискримина торы , второй реверсивный счетчик 8,блок 9 переменного коррек ционного эффекта, анализатор 10 параметров краевых искажений, анализатор 11 коэффициентов коррел ции, анализатор 12 веро тности ошибочной регистрации,дешифратор 13 минимальн го значени веро тности ошибочной регистрации, генератор 14 последова тельности значений параметра фазово го дискриминатора, а .таюхе формирователь 15 параметров функции ошибо и фиксатор 16 математического ожида ни положени импульса регистрации. Предлагаемое устройство тактовой синхронизации работает следующим . обра 3 ом. При включении импульсы с выхода блока 1 формировани фронтов сигна ла, соответствук дие границам между посылками, поступают на фазовые дискриминаторы 6 и 7. Задающий генератор 2 выдает последовательност коротких высокочастотных импульсов. В блоке 3 вычитани импульсов осуществл етс вычитание (исключение) из последовательности импуЛьсов на выходе задающего генератора 2 определенного числа импульсов. В блоке 4 добавлени иМпульсов осуществл етс добавление к последовательности импульсов на выходе задающего генератора 2 определенного числа импульсов . Импульсный делитель 5 частоты имеет три .выхода, с одного из которых снимаютс выходные импульсы устройства тактовой синхронизации, с другого выхода импульсы подаютс на вход фазового дискриминатора б, а с трретьего - на вход фазовдго дискриминатора 7. В фазовых дискриминаторах б и 7 сопоставл етс временное положение импульсов, соответствующих границам между приход щими кодовыми посылками, соответственно с импульсами , поступающими с выходов делител 5 частоты. Если существует временное рассогласование между вышеуказанными импульсами, то с фазовых дискриминаторов 6 или 7 (в зависимости от знака рассогласовани ) поступает импульсы на вход анализатора 10 параметров краевых искажений, на вход фиксатора 16 математического ожидани положени импульса регистрации, а также на реверсивный счетчик 8 и с него на блок 9 переменного коррекционного эффекта. При этом в фиксаторе 16 математи ческого ожидани положени импульса регистрации фиксируетс величина данного математического ожидани , а в анализаторе 10 параметров краевых искажений - величина данного среднеквадратического отклонени . С выхода генератора 14 последовательности значений параметра фазового дискриминатора первое значение параметра поступает на анализатора 11 коэффициентов коррел ции,где исход из значений параметра фазового дискри минатора и среднеквадратического отклонени , краевых искажений вычисл ютс коэффициенты коррел ции искажений передней (задней) Границы кодовой посылки и погрешности синхронизации . В анализаторе 10 параметров краевых искажений - исход из значений параметра фазового дискриминатора среднеквадратического отклонени краевых искажений и коэффициентов коррел ции искажени передней и задней границ кодовой посылки и погрешности синхронизации вычисл ютс значени среднеквадратические суммарные отклонени передней и задней границ кодовых посылок. В анализаторе 11 коэффициентов коррел ции на основании значений параметра фазового дискриминатора, среднеквадратического отклонени краевых искажений, коэффициентов коррел ции искажени , передней (задней ) границы кодовой посылки и погрешности синхронизации, среднеквадратических суммарных отклонений передней (задней) границы кодовой посылки вьачисл етс коэффициент коррел ции суммарных искажений .и погрешности синхронизации. В формирователе 15 параметров функции ошибок по зна.чени м среднеквадратического суммарного отклонени передней (задней) границы КОДОВОЙ посылки, параметра фазового дискриминатора и математического ожидани положени импульса регистрации наход тс первуй параметр функции ошибки и второй параметр функции ошибки. В анализаторе 12 веро тности ошибочной регистрации по значени м первого и второго параметров функции ошибки и коэффициента коррел ции суммарных искажений и погрешности синхронизации вычисл етс величина веро тности ошибочной регистрации кодовой посылки. Генератор 14 последовательности значений параметра фазового дискриминатора подает на четвертый вход анализатора 10 параметров краевых искажений, следун дее значение параметра фазового дискриминатора и способом происходит вычисление соответствующей веро тности ошибочной регистрации кодовой посылки. Дешифратор 13 минимального значени веро тности ошибочной регистрации сравнивает величины веро тности ошибочной регистрации, поступающие на два его входа с выхода анализатора
12веро тности ошибочной регистрации В том случае, если эти величины различны , запоминаетс значение веро тности ошибочной регистрации, вычисленной последней, а предыдущее значение стираетс . Генератор 14 последовательности значений параметра фазового дискриминатора продолжает свою работу и подает на анализатор
10 параметров краевых искажений и анализатор 11 коэффициентов коррел ции новое значение параметра фазового дискриминатора. Соответствующа величина веро тности ошибочной регистрации записываетс ПР освободившемус выходу анализатора 12 веро тности ошибочной регистрации. Дешифратор 13 минимального значени веро тности ошибочной регистрации оп ть производит сравнение величин, поступающих по его двум входам. Так происходит до тех пор, поКа по обоим входам дешифратора 13 минимального . значени веро тности ошибочнойрегистрации не поступают одинаковые величины веро тности ошибочной регистрации , что соответствует минимальному значению веро тности ошибки
8этом случае на выходе дешифратора
13по вл етс сигнал, по которому генератор 14 последовательности значени-й параметра фазового дискриминатора прекращает свою работу и выдает со второго своего выхода на блок 9 . переменного коррекционного эффекта последнее из генерированных значений параметра фазового дискриминатора , которое вл етс оптимальным исход из критери минимума веро тности ошибочной регистрации.Блок переменного коррекционного эффекта
9в соответствии с полученным оптимальным значением параметра фазового дискриминатора и импульсов,поступающих с выхода реверсивного счетчика 8 осуществл ет подстройку фазы вьакодны
импульсов предлагаемого устройства тактовой синхронизации путем воздействи на блок 3 и 4 вычитани и добавлени импульсов соответственно. После осуществлени этой подстройки в фик-аторе 16 математического ожиданп положени импульса регистрацин фиксируетс новое значение математического ожидани импульса регистрации , исход из которого вычисл етс новое оптимальное значение параметра фазового дискриминатора. ТаКИМ образом, осуществл етс непрерывна работа устройства тактовой синх-, рон сзации.
Предлагаемое устройство тактовой
5 синхронизации позвол ет повысить помехоустойчивость приема и, тем самым , достоверность передачи информации по каналам св зи.
20
Claims (1)
1.Авторское свидетельство СССР 403096, кл. Н 04 Г, 7/10, 1971.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802863917A SU886290A1 (ru) | 1980-01-03 | 1980-01-03 | Устройство тактовой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802863917A SU886290A1 (ru) | 1980-01-03 | 1980-01-03 | Устройство тактовой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU886290A1 true SU886290A1 (ru) | 1981-11-30 |
Family
ID=20869775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802863917A SU886290A1 (ru) | 1980-01-03 | 1980-01-03 | Устройство тактовой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU886290A1 (ru) |
-
1980
- 1980-01-03 SU SU802863917A patent/SU886290A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5268937A (en) | Method and system for digital transmission of serial data | |
US3980825A (en) | System for the transmission of split-phase Manchester coded bivalent information signals | |
US4385396A (en) | NRZ Digital data recovery | |
US7577217B2 (en) | Detector for clock phase and carrier phase | |
JPH05197442A (ja) | パルス位置符号化信号を受信するためのクロック同期方法 | |
GB2213684A (en) | Data demodulator baud clock phase locking | |
CA1308448C (en) | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal | |
EP0047303B1 (en) | Method and apparatus for demodulating quadriphase differential transmissions | |
SU886290A1 (ru) | Устройство тактовой синхронизации | |
US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
JPH06225271A (ja) | データ処理回路 | |
SE415854B (sv) | Adaptiv utjemnare | |
US4362997A (en) | Quadriphase differential demodulator | |
GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
JP3142205B2 (ja) | フレーム同期装置 | |
JP3187857B2 (ja) | インタフェース回路 | |
SU938419A1 (ru) | Устройство тактовой синхронизации | |
US5311559A (en) | Apparatus for correcting waveform distortion | |
KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
SU928665A1 (ru) | Устройство поэлементного фазировани | |
SU1124364A2 (ru) | Система дл передачи дискретной информации | |
JPH03239081A (ja) | 文字放送信号のスライス信号制御回路 | |
US6498818B1 (en) | Method and system for transmitting information by means of phase modulation | |
US6307904B1 (en) | Clock recovery circuit | |
SU886262A1 (ru) | Устройство адаптивной коррекции межсимвольных искажений |