KR0145008B1 - 디지탈 데이타 검출회로 - Google Patents

디지탈 데이타 검출회로

Info

Publication number
KR0145008B1
KR0145008B1 KR1019930002770A KR930002770A KR0145008B1 KR 0145008 B1 KR0145008 B1 KR 0145008B1 KR 1019930002770 A KR1019930002770 A KR 1019930002770A KR 930002770 A KR930002770 A KR 930002770A KR 0145008 B1 KR0145008 B1 KR 0145008B1
Authority
KR
South Korea
Prior art keywords
output
level
terminal
detector
output terminal
Prior art date
Application number
KR1019930002770A
Other languages
English (en)
Other versions
KR940020383A (ko
Inventor
박지훈
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930002770A priority Critical patent/KR0145008B1/ko
Publication of KR940020383A publication Critical patent/KR940020383A/ko
Application granted granted Critical
Publication of KR0145008B1 publication Critical patent/KR0145008B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

이 발명은 진폭 크기가 서로 다른 디지탈 재생 신호의 적정 레벨을 자동으로 검출하여 기록되기전의 디지탈 신호로 정확하게 복구시키는 디지탈 데이타 검출회로에 관한 것이다. 자기 기록 매체로부터 재생된 재생신호의 적정 레벨을 검출하는 제1레벨 검출 회로와, 자기 기록 매체로부터 재생된 재생 신호를 미분하는 미분부와, 상기 미분부에서 출력되는 신호의 적정 레벨을 검출하는 제1 및 제2레벨 검출회로와, 상기 제1 및 제2레벨 검출회로의 출력단에 연결되어 제로 크로스점을 검출하는 제로 크로스 검출부와, 상기 제로 크로스 검출부의 출력에 따라 디지탈 데이타를 출력하는 데이타 검출부로 구성되어, 진폭 크기가 서로 다른 각각의 디지탈 재생 신호를 자동 이득 조절기등 기타 부가 회로를 사용하지 않고도 자동적으로 재생신호의 적정 레벨을 검출하여 기록되기전의 디지탈 신호로 정확하게 복원시키고 비용이 절감된다.

Description

디지탈 데이타 검출회로
제1도는 이 발명에 따른 디지탈 데이타 검출회로의 일실시예를 나타낸 블럭도,
제2도는 상기 제1도의 각부의 동작 상태를 나타낸 파형도,
제3도는 이 발명에 따른 디지탈 데이타 검출회로의 또다른 실시예를 나타낸 블럭도이다.
*도면의 주요부분에 대한 부호의 설명
1000:제1레벨 검출회로 2000:미분부
3000:제2레벨 검출회로 4000:제로 크로스 검출부
100,200,400,500:레벨 검출부 300,600:제1클램프부
101,401:버퍼 201,501:인버터
102,202,402,502:적분기 103,203,403,503:비교기
NO1:노아 게이트 NA1,NA2:낸드 게이트
DF1:플립플롭
이 발명은 아날로그 신호를 디지탈 신호로 변환하여 기록/재생 또는 송수신하는 장치에 관한 것으로서, 더욱 상세하게는 디지탈 비데오 카셋트 레코더(Digital Video Cassette Recorder)등의 자기 기록 매체에 기록된 디지탈 신호의 재생시 진폭크기가 서로 다른 디지탈 재생신호의 적정 레벨을 검출하여 기록되기 전의 디지탈 신호로 정확하게 복원시키는 디지탈 데이타 검출회로에 관한 것이다.
일반적으로 디지탈 신호를 기록,재생하는 자기 기록 매체에 있어서, 기록시 인가되는 아날로그 신호를 디지탈 신호로 변환한 후 기록하고, 재생시 이 재생 디지탈 신호를 아날로그 신호로 변환시켜 재생하고 있다.
이때, 상기 재생시 검출되는 재생 디지탈 신호는 그 기록 매체의 특성상 원래 디지탈 신호의 반전 부분에서 진폭이 위 또는 아래오 급속히 치켜올라가는 미분 특성을 나타내어, 아날로그에 더 가까운 성질을 지니게 된다. 따라서, 이 재생 신호의 각 최대/최소 피크점들을 최대한 정확히 찾아내어 기록되기 전의 디지탈 신호로 만들어주어야 한다.
그러나, 재생된 디지탈 신호의 진폭이 각 신호의 주파수 크기에 따라, 또는 헤더와 테이프간의 간격변이 등의 기계적인 지터성분에 따라 달라지므로 재생 신호의 진폭 검출시, 일률적으로 일정한 고정된 기준 전위를 두고 자를 경우, 각 신호마다 제 각각의 진폭 크기로 인하여 부정확한 레벨이 검출되었다. 즉 원래의 디지탈 신호와 상이한 오류 디지탈 신호가 검출되는 문제점이 있었다.
이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 진폭의 크기가 서로 다른 각각의 디지탈 재생 신호를 복원함에 있어서 자동 이득 조절기 등 기타 부가회로의 사용없이 자동적으로 재생신호의 적정 레벨을 검출하여 기록되기 전의 디지탈 신호로 가능한 정확하게 복원하는 디지탈 데이타 검출회로를 제공함에 있다.
이러한 목적을 달성하기 위한 이 발명의 특징은, 아날로그 신호를 디지탈 신호로 변환하여 기록/재생하는 자기 기록 매체에 있어서, 상기 자기 기록 매체로부터 재생된 미분 특성을 가진 재생 신호의 영역에 대한 일정 비율의 기준전위를 정하여 진폭 크기에 관계없이 일정 비율의 기준 전위 이상 또는 이하가 되는 영역을 검출하고, 그 직류 레벨을 그라운드 레벨로 일정하게 고정시키는 제1레벨 검출회로와; 상기 자기 기록 매체로부터 재생된 미분 특성의 재생 신호를 미분시키는미분부와; 상기 미분부의 출력단에 연결되어 상기 미분부에서 출력되는 신호의 영역에 대한 일정 비율의 기준전위를 정하여 기준 전위 이상 또는 이하가 되는 영역을 검출하고, 그 직류 레벨을 그라운드 레벨로 일정하게 고정시키는 제2레벨 검출회로와; 상기 제1 및 제2레벨 검출회로의 출력단에 연결되어 제로 크로스점을 검출하는 제로크로스 검출부와; 상기 제로 크로스 검출부의 출력단에 연결되어 상기 제로크로스 검출부의 출력에 따라 디지탈 데이타를 출력하는 데이타 검출부로 이루어지는 디지탈 데이타 검출회로에 있다.
이하, 이 발명에 따른 디지탈 데이타 검출회로의 일 실시예를 첨부된 도면을 참조하여 설명한다.
제1도는 이 발명에 따른 디지탈 데이타 검출회로를 나타낸 블럭도이다.
더욱 상세하게는, 기록 매체로부터 재생되어진 재생 신호에 따른 적정 레벨을 검출하는 제1레벨 검출회로(1000)와, 상기 기록 매체로부터 재생되어진 재생 신호를 미분하는 미분부(2000)와, 상기 미분부(2000)의 출력단에 연결되어 상기 미분부(2000)의 출력에 따른 적정 레벨을 검출하는 제2레벨 검출회로(3000)와, 상기 제1 및 제2레벨 검출회로(1000,3000)의 출력단에 연결되어 제로 크로스점을 검출하는 제로 크로스 검출부(4000)와, 상기 제로 크로스 검출부(4000)의 출력단에 연결되어 디지탈 데이타를 출력하는 플립플롭(DF1)으로 구성되어 있다.
그리고, 상기 제1레벨 검출회로(1000)는, 양의 적정 기준 전위 이상이 되는 영역만을 검출하는 제 1 양 레벨 검출부(100)와, 음의 적정 기준 전위 이상이 되는 영역만을 검출하는 제1 음 레벨 검출부(200)와, 상기 제1양 및 음 레벨 검출부(100,200)의 출력의 직류(DC) 레벨을 그라운드 레벨로 일정하게 고정시키는 제1클램프부(300)로 구성되어 있다.
그리고, 제1 양 레벨 검출부(100)는, 상기 기록 매체로부터 재생된 재생 신호를 버퍼링하는 버퍼(101)와, 상기 버퍼(101)의 출력단에 연결되어 상기 버퍼(101)의 출력을 적분하는 적분기(102)와, 비반전단(+)에는 상기 버퍼(101)의 출력단이 연결되고 반전단(-)에는 상기 적분기(102)의 출력단이 연결되어 두 입력을 비교하는 비교기(103)로 구성되어 있다.
그리고, 제1 음 레벨 검출부(200)는, 상기 기록 매체로부터 재생된 재생 신호를 반전시키는 인버터(201)와, 상기 인버터(201)의 출력단에 연결되어 상기 인버터(201)의 출력을 적분하는 적분기(202)와, 비반전단(+)에는 상기 인버터(201)의 출력단이 연결되고 반전단(-)에는 상기 적분기(202)의 출력단이 연결되어 두 입력을 비교하는 비교기(203)로 구성되어 있다.
그리고, 상기 제 2 레벨 검출회로(3000)는, 상기 미분부(2000)에서 출력되는 신호의 양의 적정 기준 전위 이상이 되는 영역만을 검출하는 제2 양 레벨 검출부(400)와, 음의 적정 기준 전위 이상이 되는 영역만을 검출하는 제2 음 레벨 검출부(500)와, 상기 제2 양 및 음 레벨 검출부(400,500)의 출력의 DC 레벨을 그라운드 레벨로 일정하게 고정시키는 제2클램프부(600)로 구성되어 있다.
그리고, 제2 양 레벨 검출부(400)는, 상기 미분부(2000)의 출력단에 연결되어 상기 미분부(2000)의 출력을 버퍼링하는 버퍼(401)와, 상기 버퍼(401)의 출력단에 연결되어 상기 버퍼(401)의 출력을 적분하는 적분기(402)와, 비반전단(+)에는 상기 버퍼(401)의 출력단이 연결되고 반전단(-)에는 상기 적분기(402)의 출력단이 연결되어 두 입력을 비교하는 비교기(403)로 구성되어 있다.
그리고, 제2 음 레벨 검출부(500)는, 상기 미분부(2000)의 출력단에 연결되어 상기 미분부(2000)의 출력을 반전시키는 인버터(501)와, 상기 인버터(501)의 출력단에 연결되어 상기 인버터(501)의 출력을 적분하는 적분기(502)와, 비반전단(+)에는 상기 인버터(501)의 출력단이 연결되고 반전단(-)에는 상기 적분기(502)의 출력단이 연결되어 두 입력을 비교하는 비교기(503)로 구성되어 있다.
그리고, 상기 제로 크로스 검출부(4000)는, 상기 제2클램프부(600)에서 클램프된 제2 양 레벨 검출부(400)의 출력과 상기 제2클램프부(600)에서 클램프된 제2 음 레벨 검출부(500)의 출력을 조합하는 노아 게이트(NO1)와, 상기 노아 게이트(NO1)의 출력과 상기 제1클램프부(300)에서 클램프된 제 1 양 레벨 검출부(100)의 출력을 조합하는 제 1 낸드 게이트(NA1)와, 상기 노아 게이트(NO1)의 출력과 상기 제 1 클램프부(300)에서 클램프된 제 1 음 레벨 검출부(200)의 출력을 조합사는 제 2 낸드 게이트(NA2)로 구성되어 있다.
그리고, 상기 플립플롭(DF1)은 D 플립플롭으로 구성되며, D 입력단과 클럭단은 접지되어 있고, 클리어단에는 상기 제 1 낸드 게이트(NA1)의 출력단이 연결되어 있고, 프리셋단에는 상기 제 2 낸드 게이트(NA2)의 출력단이 연결되어 있고, Q 출력단을 통해 데이타가 출력되도록 구성되어 있다.
제2도는 이 발명에 따른 디지탈 데이타 검출회로의 각부의 파형도로서, 길고 짧은 정보열을 갖는 가상의 데이타를 사용하여 데이타 검출과정을 보여주고 있다.
이와 같이 구성된 이 발명은 기록 매체에 기록되기 전의 한 가상적인 디지탈 데이타의 예를 제2도 (D-in) 파형과 같이 나타내고, 기록 매체로부터 재생된 미분 특성의 재생 디지탈 파형을 제2도 (a)파형과 같이 나타내었다.
이때, 기록 매체상에 제2도(D-in)과 같이 기록되었다가 재생 엠프등을 통해 출력된 디지탈 데이타의 재생 출력은 제2도(a)와 같이 원시 데이타의 반전 시기에서 진폭이 위로 치켜 올라가는 미분특성을 보이며 특정 신호의 주파수 대역에서는 신호간 간섭 및 기계적 지터 성분의 영향으로 인해 읽혀진 신호의 크기가 작게 재생되고 있다.
그리고, 각 피크치의 크기가 다른 이 재생 신호(제2도(a))는 제 1 레벨 검출회로(1000)와 미분부(2000)로 출력된다.
이 때, 제 1 레벨 검출회로(1000)로 입력된 상기 제2도(a)의 파형은 제 1 양 레벨 검출부(100)의 버퍼(101)를 통해 비교기(103)의 비반전단(+)과 적분기(102)로 출력된다. 상기 적분기(102)에서는 입력되는 재생신호의 영역에 대한 일정 비율의 기준값을 정함으로서 양의 적정 기준 전위(+Vref)가 설정되어 상기 비교기(103)의 반전단(-)으로 출력된다. 그리고, 상기 비교기(103)에서는 입력되는 재생 디지탈 신호의 진폭 크기에 관계없이 일정 비율의 기준 전위 이상이 되는 영역의 신호들이 출력된다. 그리고, 상기 비교기(103)에서 출력되는 양의 기준 전위(+Vref) 이상이 되는 영역의 신호들은 제1클램프부(300)를 통해 그 DC 레벨이 제2도(g)파형과 같이 그라운드 레벨로 일정하게 맞춰진 후 제1 낸드 게이트(NA1)의 제1입력단으로 제공된다.
또한, 제1레벨 검출회로(1000)로 입력된 상기 제2도(a) 파형은 제1 음 레벨 검출부(200)의 인버터(201)를 통해 반전된 후 비교기(203)의 비반전단(+)과 적분기(202)로 출력된다. 상기 적분기(202)에서는 입력되는 재생신호의 영역에 대한 일정 비율의 기준값을 정함으로서 음의 적정 기준 전위(-Vref)가 설정되어 상기 비교기(203)의 반전단(-)으로 출력된다. 그리고, 상기 비교기(203)에서는 입력되는 재생 디지탈 신호의 진폭 크기에 관계없이 일정 비율이 기준 전위 이하가 되는 영역의 신호들이 출력된다. 그리고, 상기 비교기(203)에서 출력되는 음의 기준 전위(-Vref) 이하가 되는 영역의 신호들은 제 1 클램프부(300)를 통해 그 DC 레벨을 제 2도(f) 파형과 같이 그라운드 레벨로 일정하게 고정된 후 제2 낸드 게이트(NA2)의 제 1 입력단으로 제공된다.
따라서, 상기 제1레벨 검출회로(1000)는 진폭이 매우 큰 신호의 약 2/3되는 부분을 기준 전위로 가정했을 경우 진폭이 작은 신호에 이 기준 전위를 적응시키면 검출이 불가능해지는 종래의 문제점을 해결하여 준다.
한편, 미분부(2000)로 입력된 상기 제 2 도(a)의 파형은 미분부(2000)에 의해 제 2 도(b) 파형과 같이 미분된 후 제 2 레빌 검출회로(3000)로 출력된다. 이때, 미분된 제 2 도(b) 파형의 제로 크로스점과 원래의 가상 디지탈 데이타(제 2도 (D-in))의 반전 시기가 일치함을 알 수 있다.
그리고, 제 2 레벨 검출회로(3000)로 입력된 상기 제 2 도(b)의 파형은 제 2 양 레벨 검출부(400)의 버퍼(401)를 통해 비교기(403)의 비반전단(+)과 적분기(402)로 출력된다. 상기 적분기(402)에서는 입력되는 재생신호의 영역에 대한 일정 비율의 기준값을 정함으로서 양의 적정 기준 전위(+Vref)가 설정되어 상기 비교기(403)의 반전단(-)으로 출력된다. 그리고, 상기 비교기(403)에서는 일정 비율의 기준 전위 이상이 되는 영역의 신호들이 출력된다. 그리고, 상기 비교기(403)에서 출력되는 양의 기준 전위(+Vref) 이상이 되는 영역의 신호들은 제 2 클램프부(600)를 통해 그 DC 레벨을 제 2 도(c) 파형과 같이 그라운드 레벨로 일정하게 고정시킨다.
또한, 제 2 레벨 검출회로(3000)로 입력된 상기 제 2 도(b)의 파형은 제 2 음 레벨 검출부(500)의 인버터(501)를 통해 반전된 후 비교기(503)의 비반전단(+)과 적분기(502)로 출력된다. 상기 적분기(502)에서는 입력되는 재생신호의 영역에 대한 일정 비율의 기분값을 정함으로서 음의 적정 기준 전위(-Vref)가 설정되어 상기 비교기(503)의 반전단(-)으로 출력된다. 그리고, 상기 비교기(503)에서는 일정 비율의 기준 전위 이하가 되는 영역의 신호들이 출력된다. 그리고, 상기 비교기(503)에서 출력되는 음의 기준 전위(-Vref) 이하가 되는 영역의 신호들은 제 2 클램프부(600)를 통해 그 DC 레벨을 제 2 도(d) 파형과 같이 그라운드 레벨로 일정하게 고정시킨다.
그리고, 상기 제 1 레벨 검출회로(3000)에서 검출된 양의 기준 전위(+Vref)보다 큰 영역의 신호(제 2 도 (c))와 음의 기준 전위(-Vref)보다 작은 영역의 신호(제 2 도 (d))는 노아 게이트(NO1)로 입력되고 노아 게이트의 특성에 의해 두 파형이 모두 로우일때만 제 2 도 (e)와 같이 하이로 출력된다.
그리고, 상기 노아 게이트(NO1)의 출력은 제 2 도 (g) 파형과 함께 제 1 낸드 게이트(NA1)로 입력되어 제 2 도(i)와 같은 파형을 출력하고, 제 2 도 (f)파형과 함께 제 2 낸드 게이트(NA2)로 입력되어 제 2 도 (h)와 같은 파형을 출력한다. 이때, 상기 낸드 게이트는 두 입력중 하나라도 로우이면 하이로 출력되어진다.
그리고, 상기 제 1 낸드 게이트(NA1)의 출력(제 2 도 (i))은 플립플롭(DF1)의 프리셋단(PR)으로 입력되고 상기 제 2 낸드 게이트(NA2)의 출력(제 2 도(h))은 상기 플립플롭(DF1)의 클리어단(CLR)으로 입력된다.
따라서, D 입력단과 클럭단이 공통으로 접지된 상기 플립플롭(DF1)의 출력은 클리어단(CLR)과 프리셋단(PR)으로 제공되는 신호에 따라 Q 출력단을 통해 제 2 도(D-out)와 같이 디지탈 데이타를 출력한다. 이 때, 상기 제 2 도 (D-out)의 출력은 원래의 가상 디지탈 데이타(제 2 도 (D-in))와 거의 정확하게 일치하는 것을 볼 수 있다.
이때, 제 2 도 (D-out)의 ΔΦ는 원래의 기록된 디지탈 데이타와 처리 복구된 디지탈 데이타와의 위상차로서,
ΔΦ1=ΔΦ2=ΔΦ3=ΔΦ4이다.
제 3 도는 이 발명에 따른 다른 실시예로서, 상기 제 1, 제 2 클램프부(300,600)의 출력단에 상기 제1, 제2 클램프부(300,600)의 출력이 미약할 경우 적정 수준으로 진폭을 키워주는 증폭기(350,450)가 연결되어 있다. 그리고, 제1, 제2 낸드 게이트 대신 제1, 제2 앤드 게이트(A1, A2)와 한개의 노아 게이트(NO2)를 사용하고, D 플립플롭 대신 JK 플립플롭(JK1)을 사용한다.
이때, 상기 제 1 앤드 게이트(A1)의 출력은 상기 JK 플립플롭(JK1)의 J 입력단으로 제공되고, 제 2 앤드 게이트(A2)의 출력은 상기 JK 플립플롭(JK1)의 K 입력단으로 제공된다. 그리고, 제1, 제2 앤드 게이트(A1, A2)의 출력을 제공받는 노아 게이트(NO2)의 출력은 상기 JK 플립플롭(JK1)의 클럭단으로 제공된다.
이때, 데이타 검출 결과는 상기 제 1 도와 같다.
이상에서와 같이 이 발명은 기록 매체로부터 재생되어진 미분 특성의 재생 신호에 따라 자동적으로 그 재생 영역에 대한 일정 비율의 기준값을 정하여 기준값 이상 또는 이하가 되는 영역을 추출하고 그 DC 레벨을 그라운드 레벨로 일정하게 고정시키고, 동시에 상기 기록 매체로부터 재생된 미분 특성의 재생 신호를 미분한 후 그 미분값에 따라 자동적으로 일정 비율의 기준값을 정하여 기준값 이상 또는 이하가 되는 영역을 추출하고 그 DC 레벨을 그라운드 레벨로 일정하게 고정시킨 다음 제로 크로스점을 검출함으로써, 진폭 크기가 서로 다른 각각의 디지탈 재생 신호를 자동 이득 조절기등 기타 부가 회로의 사용없이 자동적으로 재생 신호의 적정 레벨을 검출하여 기록되기 전의 디지탈 신호로 거의 정확하게 복원시키고, 또한 비용이 절감되는 효과가 있다.

Claims (9)

  1. 아날로그 신호를 디지탈 신호로 변환하여 기록/재생하는 자기 기록 매체에 있어서, 상기 자기 기록 매체로부터 재생된 미분 특성을 가진 재생 신호의 영역에 대한 일정 비율의 기준 전위를 정하여 진폭 크기에 관계없이 일정 비율의 기준 전위 이상 또는 이하가 되는 영역을 검출하고, 그 직류 레벨을 그라운드 레벨로 일정하게 고정시키는 제 1 레벨 검출회로(1000)와; 상기 자기 기록 매체로부터 재생된 미분 특성의 재생 신호를 미분시키는 미분부(2000)와; 상기 미분부(2000)의 출력단에 연결되어 상기 미분부(2000)에서 출력되는 신호의 영역에 대한 일정 비율의 기준전위를 정하여 기준 전위 이상 또는 이하가 되는 영역을 검출하고, 그 직류 레벨을 그라운드 레벨로 일정하게 고정시키는 제 2 레벨 검출회로(3000)와; 상기 제 1 및 제 2 레벨 검출회로(1000,3000)의 출력단에 연결되어 제로 크로스점을 검출하는 제로 크로스 검출부(4000)와; 상기 제로 크로스 검출부(4000)의 출력단에 연결되어 상기 제로 크로스 검출부(4000)의 출력에 따라 디지탈 데이타를 출력하는 데이타 검출부로 이루어지는 디지탈 데이타 검출회로.
  2. 제 1 항에 있어서, 상기 제 1 레벨 검출회로(1000)는, 상기 기록 매체로부터 재생된 미분 특성의 재생 신호에 대한 양의 기준 전위 이상이 되는 영역을 검출하는 제 1 양 레벨 검출부(100)와, 상기 기록 매체로부터 재생된 미분 특성의 재생 신호에 대한 음의 기준 전위 이하가 되는 영역을 검출하는 제 1 음 레벨 검출부(200)와, 상기 제 1 양 및 음 레벨 검출부(100,200)의 출력단에 연결되어 상기 제 1 양 및 음 레벨 검출부(100,200)에서 검출된 기준 전위 이상 또는 이하가 되는 영역의 신호들의 직류 레벨을 그라운드 레벨로 일정하게 고정시키는 제 1 클램프부(300)로 이루어지는 디지탈 데이타 검출회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 양 레벨 검출부(100)는, 상기 기록 매체로부터 재생된 재생 신호를 버퍼링하는 버퍼(101)와, 상기 버퍼(101)의 출력단에 연결되어 상기 버퍼(101)의 출력을 적분하여 일정 비율의 기준 전위를 결정하는 적분기(102)와, 비반전단(+)에는 상기 버퍼(101)의 출력단이 연결되고 반전단(-)에는 상기 적분기(102)의 출력단이 연결되어 상기 적분기(102)에서 출력되는 기준 전위 이상이 되는 영역만을 출력하는 비교기(103)로 이루어지는 디지탈 데이타 검출회로.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 음 레벨 검출부(200)는, 상기 기록 매체로부터 재생된 재생 신호를 반전시키는 인버터(201)와, 상기 인버터(201)의 출력단에 연결되어 상기 인버터(201)의 출력을 적분하여 일정 비율의 기준 전위를 결정하는 적분기(202)와, 비반전단(+)에는 상기 인버터(201)의 출력단이 연결되고 반전단(-)에는 상기 적분기(202)의 출력단이 연결되어 상기 적분기(102)에서 출력되는 기준 전위 이하가 되는 영역만을 출력하는 비교기(203)로 이루어지는 디지탈 데이타 검출회로.
  5. 제 1 항에 있어서, 상기 제 2 레벨 검출회로(3000)는, 상기 미분부(2000)의 출력단에 연결되어 상기 미분부(2000)에서 출력되는 신호에 대한 양의 기준 전위 이상이 되는 영역을 검출하는 제 2 양 레벨 검출부(400)와, 상기 미분부(2000)의 출력단에 연결되어 상기 미분부(2000)에서 출력되는 신호에 대한 음의 기준 전위 이하가 되는 영역을 검출하는 제 2 음 레벨 검출부(500)와, 상기 제 2 양 및 음 레벨 검출부(400,500)의 출력단에 연결되어 상기 제 2 양 및 음 레벨 검출부(400,500)에서 검출된 기준 전위 이상 또는 이하가 되는 영역의 신호들의 직류 레벨을 그라운드 레벨로 일정하게 고정시키는 제 2 클램프부(600)로 이루어지는 디지탈 데이타 검출회로.
  6. 제 1 항에 있어서, 상기 제로 크로스 검출부(4000)는, 상기 제 2 레벨 검출회로(3000)에서 클램프된 제 2 양 레벨 검출부(400)의 출력과 제 2 음 레벨 검출부(500)의 출력을 조합하는 노아 게이트(NO1)와, 상기 노아 게이트(NO1)의 출력과 상기 제 1 레벨 검출회로(1000)에서 클램프된 제 1 양 레벨 검출부(100)의 출력을 조합하는 제 1 낸드 게이트(NA1)와, 상기 노아 게이트(NO1)의 출력과 상기 제 1 레벨 검출회로(1000)에서 클램프된 제 1 음 레벨 검출부(200)의 출력을 조합하는 제 2 낸드 게이트(NA2)로 이루어지는 디지탈 데이타 검출회로.
  7. 제 1 항 또는 제 6 항에 있어서, 상기 데이타 검출부는 D 입력단과 클럭단은 공통으로 접지되어 있고, 클리어단에는 상기 제 1 낸드 게이트(NA1)의 출력단이 연결되어 있으며, 프리셋단에는 상기 제 2 낸드 게이트(NA2)의 출력단이 연결되어 있고, Q 출력단을 통해 데이타가 출력되도록 구성되는 D 플립플롭으로 이루어지는 디지탈 데이타 검출회로.
  8. 제 1 항에 있어서, 상기 제로 크로스 검출부(4000)는, 상기 제 2 레벨 검출회로(3000)에서 클램프된 제 2 양 레벨 검출부(400)의 출력과 제 2 음 레벨 검출부(500)의 출력을 조합하는 노아 게이트(NO1)와, 상기 노아 게이트(NO1)의 출력과 상기 제 1 레벨 검출회로(1000)에서 클램프된 제 1 양 레벨 검출부(100)의 출력을 조합하는 제 1 앤드 게이트(A1)와, 상기 노아 게이트(NO1)의 출력과 상기 제 1 레벨 검출회로(1000)에서 클램프된 제 1 음 레벨 검출부(200)의 출력을 조합하는 제 2 앤드 게이트(A2)와, 상게 제1, 제2 앤드 게이트(A1,A2)의 출력을 조합하는 제 2 노아 게이트(NO2)로 이루어지는 디지탈 데이타 검출회로.
  9. 제 1 항 또는 8 항에 있어서, 상기 데이타 검출부튼, J 입력단은 상기 제 1 앤드 게이트(A1)의 출력단이 연결되어 있고, K 입력단은 상기 제 2 앤드 게이트(A2)의 출력단이 연결되어 있으며, 클럭단은 상기 제 2 노아 게이트(NO2)의 출력단이 연결되어 있고, Q 출력단을 통해 데이타가 출력되도록 구성되는 JK 플립 플롭으로 이루어지는 디지탈 데이타 검출회로.
KR1019930002770A 1993-02-26 1993-02-26 디지탈 데이타 검출회로 KR0145008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930002770A KR0145008B1 (ko) 1993-02-26 1993-02-26 디지탈 데이타 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002770A KR0145008B1 (ko) 1993-02-26 1993-02-26 디지탈 데이타 검출회로

Publications (2)

Publication Number Publication Date
KR940020383A KR940020383A (ko) 1994-09-16
KR0145008B1 true KR0145008B1 (ko) 1998-07-15

Family

ID=19351317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002770A KR0145008B1 (ko) 1993-02-26 1993-02-26 디지탈 데이타 검출회로

Country Status (1)

Country Link
KR (1) KR0145008B1 (ko)

Also Published As

Publication number Publication date
KR940020383A (ko) 1994-09-16

Similar Documents

Publication Publication Date Title
US4706236A (en) Slice level corrector
US4785252A (en) Waveform processing circuit
US5057946A (en) Magnetic disk drive apparatus
KR0145008B1 (ko) 디지탈 데이타 검출회로
JPH01217768A (ja) スレッショルドトラッキング方式
US3581215A (en) Variable frequency delay line differentiator
JPS5894112A (ja) デ−タ抜取回路
RU1827648C (ru) Устройство дл воспроизведени и контрол коэффициента глубины амплитудной модул ции сигнала воспроизведени носител магнитной записи
KR0165276B1 (ko) 데이타재생장치
US5436943A (en) Digital audio signal processing circuit
JP3441040B2 (ja) １ビット信号のエラー検知方法および補完方法ならびに装置
US20030052698A1 (en) Signal reproduction block
JPH0376522B2 (ko)
JPS59203209A (ja) デイジタル信号検出装置
JPS60216627A (ja) デジタルデ−タ生成装置
SU698042A1 (ru) Система воспроизведени данных
KR200195849Y1 (ko) 미러신호 추출회로
JPS59193617A (ja) デジタル信号受信回路
JPS60223072A (ja) 磁気デ−タ再生方式
KR0133866Y1 (ko) 드롭 아웃 펄스를 이용한 테이프 재생 속도 검출 회로
JP3286025B2 (ja) ディジタル信号検出回路
JPS62298005A (ja) 磁気デ−タ読取装置
JPS63239655A (ja) 情報記録再生装置
JPH03259425A (ja) 光ディスク装置
JPS585478B2 (ja) ヨミトリカイロ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050330

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee