JPH0354702A - 読み出し回路 - Google Patents
読み出し回路Info
- Publication number
- JPH0354702A JPH0354702A JP18954489A JP18954489A JPH0354702A JP H0354702 A JPH0354702 A JP H0354702A JP 18954489 A JP18954489 A JP 18954489A JP 18954489 A JP18954489 A JP 18954489A JP H0354702 A JPH0354702 A JP H0354702A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- control signal
- controlled
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000001629 suppression Effects 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 108010063678 Indole-3-Glycerol-Phosphate Synthase Proteins 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 101100001347 Mus musculus Akt1s1 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、磁気ディスク装置、磁気テープ装置等で使用
されている読み出し回路に関する．（従来の技術） 磁気ディスク、磁気テープ上に記録されているデータは
、磁気ヘッド、ＡＧＣ （自動利得ｎ整）回路等から楕
或される読み出し回路により読み出される． 第３図はこのような読み出し回路の回路例を示したもの
である．この書き込み回路は、磁気へンド５〜８と、磁
気ヘッド５〜８に対応して設けられた前置増幅器（ＰＲ
Ａと称す）１〜４と、ワイヤードオアされたＰＲＡＩ〜
４の出力端子と自動利得制御回Ｆ＃１（ＡＧＣと称す）
１２の入力端子間に直列に接続されたコンデンサＣ１と
で楕成される，ＡＧＣ １ ２は、電圧制御増幅器（Ｖ
ＣＡと称す）１３と振幅検出回路（ＤＥＴと称す）１６
と積分用コンデンサＣ２とで楕成される，ＡＧＣ１２の
応答特性は、電圧制御増幅器１３の利得制御端子に接続
されている積分用コンデンサＣ２で決定され、外来２ｔ
音等による瞬時の続出し信号の振幅変動には追従しにく
くなるように設定される．書込み動作から続出し動作に
切替わる時の過渡応答や、ＰＲＡの出力オフセット電圧
の差異から生じる直流電圧ステップによる過渡応答が、
読出し信号に重畳する場合がある．このときにはコンデ
ンサＣ１に電荷が充電されて直流分が発生し、ＡＧＣ
１ ２の動作に悪影響を与えることになる．即ち、上述
した直流電圧ステップがＡＣ．ＣＩ．２に直接印加され
るため，ＡＧＣ１２は直流電圧ステップに相当する振幅
変動に対応するように動作する．このとき積分用コンデ
ンサＣ２により時定数が大きく設定されているので、Ａ
ＧＣ１ ２の出力信号であるＡＧＣ出力信号Ｃが安定す
るのに時間がかかる． 第４図はこのような現象の発生するのを防止する回路を
追加した読み出し回路である．この読み出し回路には、
ＶＣＡＩ．３の出力信号であるＡＧＣ出力信号Ｃと所定
の電圧Ｖとを比較する電圧比較器（ＣＯＭＰと称す）１
９と、電流源４１と、アナログスイッチｌ１を通して電
流源４１に接続される電流源４２と、電流源４３とアナ
ログスイッチ１１を通して電流源４３に接続される電流
源４４とを含むＤＥＴ１５が設けられている．電流Ｒ４
１〜４４は電流源制御信号ａ，ｂにより制御される．ア
ナログスイッチ１１は外部論理信号ｄに対応してオン５
／オフする．外部論理信号ｄは書き込み／読み出し動作
切り換え及びＰＲＡ選択信号Ｃによる切り換えと同期し
て所定の時間アナログスイッチ１１をオンするように入
力される．第４図によれば書き込み／読み出し動作切り
換えおよびＰＲＡｇ択信号ｅによる切り換え時に所定の
時間アナログスイッチ１１をオンすることにより積分用
コンデンサＣ２の充放ｔｔ流を大きくずる．これにより
過渡応答で発生するＡＧＣ出力信号Ｃの振幅変動が安定
するまでの時間を♀めることができる． （発明が解決しようとする課題） 上述したように、従来の読み出し回路には次のような解
決すべき課題がある． ＡＧＣをＶＣＡとＤＥＴで楕戒した従来方弐〇は、読み
出し信号が安定するのに時間がかかり高速に前置増幅器
を切り替えるには不適当である．また、従来方式■のＤ
ＥＴをＣＯＭＰおよび定電流源で構成した従来方式■は
、高速に前置増幅器の切り替えを行える．しかし、外部
論理信号という専用の制御信号が必要なため、読み出し
回路と制御回路とのインターフェース信号の追加が必要
となる．大型のデータ装置では、インターフェース信号
の追加の問題は小さいが小型の機種では問題が大きい。
されている読み出し回路に関する．（従来の技術） 磁気ディスク、磁気テープ上に記録されているデータは
、磁気ヘッド、ＡＧＣ （自動利得ｎ整）回路等から楕
或される読み出し回路により読み出される． 第３図はこのような読み出し回路の回路例を示したもの
である．この書き込み回路は、磁気へンド５〜８と、磁
気ヘッド５〜８に対応して設けられた前置増幅器（ＰＲ
Ａと称す）１〜４と、ワイヤードオアされたＰＲＡＩ〜
４の出力端子と自動利得制御回Ｆ＃１（ＡＧＣと称す）
１２の入力端子間に直列に接続されたコンデンサＣ１と
で楕成される，ＡＧＣ １ ２は、電圧制御増幅器（Ｖ
ＣＡと称す）１３と振幅検出回路（ＤＥＴと称す）１６
と積分用コンデンサＣ２とで楕成される，ＡＧＣ１２の
応答特性は、電圧制御増幅器１３の利得制御端子に接続
されている積分用コンデンサＣ２で決定され、外来２ｔ
音等による瞬時の続出し信号の振幅変動には追従しにく
くなるように設定される．書込み動作から続出し動作に
切替わる時の過渡応答や、ＰＲＡの出力オフセット電圧
の差異から生じる直流電圧ステップによる過渡応答が、
読出し信号に重畳する場合がある．このときにはコンデ
ンサＣ１に電荷が充電されて直流分が発生し、ＡＧＣ
１ ２の動作に悪影響を与えることになる．即ち、上述
した直流電圧ステップがＡＣ．ＣＩ．２に直接印加され
るため，ＡＧＣ１２は直流電圧ステップに相当する振幅
変動に対応するように動作する．このとき積分用コンデ
ンサＣ２により時定数が大きく設定されているので、Ａ
ＧＣ１ ２の出力信号であるＡＧＣ出力信号Ｃが安定す
るのに時間がかかる． 第４図はこのような現象の発生するのを防止する回路を
追加した読み出し回路である．この読み出し回路には、
ＶＣＡＩ．３の出力信号であるＡＧＣ出力信号Ｃと所定
の電圧Ｖとを比較する電圧比較器（ＣＯＭＰと称す）１
９と、電流源４１と、アナログスイッチｌ１を通して電
流源４１に接続される電流源４２と、電流源４３とアナ
ログスイッチ１１を通して電流源４３に接続される電流
源４４とを含むＤＥＴ１５が設けられている．電流Ｒ４
１〜４４は電流源制御信号ａ，ｂにより制御される．ア
ナログスイッチ１１は外部論理信号ｄに対応してオン５
／オフする．外部論理信号ｄは書き込み／読み出し動作
切り換え及びＰＲＡ選択信号Ｃによる切り換えと同期し
て所定の時間アナログスイッチ１１をオンするように入
力される．第４図によれば書き込み／読み出し動作切り
換えおよびＰＲＡｇ択信号ｅによる切り換え時に所定の
時間アナログスイッチ１１をオンすることにより積分用
コンデンサＣ２の充放ｔｔ流を大きくずる．これにより
過渡応答で発生するＡＧＣ出力信号Ｃの振幅変動が安定
するまでの時間を♀めることができる． （発明が解決しようとする課題） 上述したように、従来の読み出し回路には次のような解
決すべき課題がある． ＡＧＣをＶＣＡとＤＥＴで楕戒した従来方弐〇は、読み
出し信号が安定するのに時間がかかり高速に前置増幅器
を切り替えるには不適当である．また、従来方式■のＤ
ＥＴをＣＯＭＰおよび定電流源で構成した従来方式■は
、高速に前置増幅器の切り替えを行える．しかし、外部
論理信号という専用の制御信号が必要なため、読み出し
回路と制御回路とのインターフェース信号の追加が必要
となる．大型のデータ装置では、インターフェース信号
の追加の問題は小さいが小型の機種では問題が大きい。
またインターフェースが標準化されているような場合、
信号線の追加は不可能である．本発明は、このような事
情に鑑みてなされたものであり、その目的は、専用のイ
ンターフェス信号を設けることなく、高速に前置増幅器
を切り替えることができる読み出し回路を提供すること
にある． （課題を解決するための手段） 本発明の読み出し回路は、上記目的を達成するために、
磁気ヘッドからの信号を所定の利得で増幅する複数の前
置増幅器を備え、これら前置増幅器の出力端子が第１の
コンデンサの一方の端子に接続されている前置増幅器群
と、 該第１のコンデンサの他方の端子に入力端子が接続され
ている電圧制御増幅器と、 前記電圧制御増幅器の出力電圧と第１の電圧値とを比較
し、前記電圧制御増幅器の出力電圧が前記第１の電圧値
より大きいときは第１の制御信号を出力し、前記電圧制
御増幅器の出力電圧が前記第１の電圧値より小さいとき
は第２の制御信号を出力する第１の電圧比較器と、 前記第１の制御信号により電流を流すか否かが制御され
る第１の電流源、前記第２の制御信号により電流を流す
か否かが制御される第２の１流源、前記第１の制ＩＸｌ
信号によりＳ流を流すか否かが制御される第３の電流源
、前記第２の制御信号により電流を流すか否かが制御さ
れる第４の電流源およびアナログスイッチからなり、前
記第１および第２の電流源が直列に接続され、前記第３
および第４の電流源が直列に接続され、前記アナログス
イッチが前記第１および第２の電流源の接続点と前記第
３および第４の電流源との接続点との間に接続されてい
るブリッジ回路と、 一方の端子が前記電圧制御増幅器の利得制御端子および
前記第１の＠流源と前記第２の＠流源との接続点に接続
され他方の端子が接地された第２のコンデンサと で構成される読み出し回路において、 前記第１のコンデンサと前記電圧制御増幅器の入力端子
との接続点に接続され、前記電圧制御増幅器の入力端子
に入力される信号の一部を入力して所定の周波数より高
い周波数の成分以上を抑圧する抑圧手段と、 該抑圧手段により抑圧された信号の電圧値と第２および
第３の電圧値とを比較し前記抑圧手段により抑圧された
信号の電圧値が第２および第３の電圧値で示される範囲
以外のとき第３の制ｍ信号を出力する第２の電圧比較器
と、 該第２の電圧比較器により第３の制御信号が出力される
と所定の時間だけ前記アナログスイッチを導通状態にす
る時限回路とを有する．（実施例） 次に、本発明の実施例について図面を参照して詳細に説
明する． 第１図は本発明の一実施例の楕成図である．同図におい
て、第４図と同一符号は同一部分を示す．本実施例の回
路図においては、ＡＧＯ入力信号ｆを入力とする低域フ
ィルター（ＬＰＦと称す）１４と、ＬＰＦ１４の出力信
号が第１の入力端子に、＋Ｖ１ボルトの電圧が第２の入
力端子に、−Ｖ２ボルトの電圧が第３の入力端子にそれ
ぞれ入力される電圧比較器（ＣＯＭＰと称す）１７と、
ＣＯＭＰ １ ７の出力信号が入力される時限回路（Ｔ
Ｍと称す）１８が追加されている．ＬＰＦ１４は、ＡＧ
Ｃ入力信号での信号成分を抑圧するためのものであり、
カヅトオフ周波数より充分に低く設定される．しかし出
力信号であるＬＰＦ出力信号ｊの応答速度も考慮しなけ
ればならないので低すぎても好ましくない，ＣＯＭＰ１
７は、ＬＰＦ出力信号ｊの電圧と＋ｖ１ボルト，−Ｖ２
ボルトの電圧とを比較し、ＬＰＦ出力信号ｊの電圧が＋
ｖ２ボルトより高いかまたは−Ｖ２ボルトより低い時に
ｒ｝｛ＪレベルのＣ Ｏ Ｍ Ｐ出力信号ｈを出力する
，ＴＭ１８は、ＣＯＭＰ出力信号ｈの立上がり波形に同
期して時間Ｔの正のパルスを出力する時限回路である．
アナログスイッチ１１は、ＴＭ出力信号ｌがハイレベル
の時オンし、ローレベルの時オフする． 第２図は第１図の実施例の回路図の動作説明図図である
． 以下、各図を用いて本発明の実施例の動作を説明する．
先ず、外部よりＰＲＡＩ〜４のいずれか一つを選択ずる
ＰＲ．Ａ選択信号ｅが入力される．ここで、例えばＰＲ
ＡＩが選択されたものとする．そうすると、ＰＲＡＩだ
けが動作状態になり、他のＰＲＡ２〜４は非動作状態に
なる．従って、ＰＲＡＩは、磁気ヘッドの出力信号を所
定の利得で増幅し、コンデンサＣＩに入力する．この出
力信号にはＰＲＡＩ固有のバイアス直ｍ ｔ圧を含んで
いる．このバイアス直流電流はコンデンサＣ１で除去さ
れ、交流分だけのＡＧＣ入力信号ｆはＡＧＣ１２のＶＣ
Ａ１３およびＬＰＦｌ４に入力される． ＶＣＡ１３は、その時のＤ ＥＴ出力信号１の電圧に対
応した利得で増幅したＡＧＣ出力信号Ｃを出力する．Ｌ
ＰＰ１４は、ＡＧＣ入力信号ｆの信号成分を抑圧したＬ
ＰＦ出力信号ｊをＣＯＭＰ１７に入力する，ＣＯＭＰ１
７は、このＬＰＦ出力信号ｊの値が＋■１ボルトと−
ｖ２ボルトとの間の値にあるか否かを判定する．そして
、ｒ十ｖ１＜ＬＰＦ出力信号ｊの値」またはｒ−Ｖ２＞
ＬＰＦ出力信号ｊの値」のときはｒＨ，レベルのＣＯＭ
Ｐ出力信号ｈを出力し、「＋≧ＬＰＦ出力信号ｊの値≧
−Ｖ２，のときは「Ｌ』レベルのＣｏＭＰ出力信号ｈを
出力する．ＴＭ１８は、ｒ Ｈ ＪレベルのＣＯＭＰ出
力信号ｈが入力されると、立上がりに同期して所定時間
だけアナログスイッチ１１をオン状態にする． ＡＧＣ１ ２の動作特性は、このアナログスイッチ１１
オン状態がオフ状態かにより異なる．■アナログスイッ
チ１１がオフ状態のときＶＣＡ１３は、その時のＤＥＴ
出力信号ｈの電圧に対応した利得で増幅したＡＧＣ出力
信号Ｃを出力する，ＤＥＴＩ ５（１７）ＣＯＭＰ １
９Ｃ．ｔ、コノＡＧＣ出力信号Ｃ ｃｒ）電圧と所定
の電圧■とを比較し、比較結果により次の処理を行う． ａ）Ａ Ｇ Ｃ出力信号Ｃの電圧≧電圧Ｖこのようなと
きは電流源制御信号ａが出力されるので、ｉａ流源４１
．４２がオンして電流を供給する．しかし、アナログス
イ・ｙチ１１がオフ状態なので、＄流Ｒ４１だけがＶＣ
Ａ１３の利得制御用の積分用コンデンサＣ２を充電する
ことによりＤＥＴ出力信号ｈの充電特性応答速度を決定
する．ｂ）Ａ Ｇ Ｃ出力信号Ｃの；Ｅ圧く電圧Ｖこの
ようなときは、電流源制御信号ｂが出力されるので、電
流源４３．４４がオンする．しかしこのときも、アナロ
グスイッチ１１はオフ状態なので、ＶＣＡ１ ３の利得
制御信号の積分用コンデンサＣ２にｇｉ１電されている
充ｔ流を電流源４３を通して放電することによりＤＥＴ
出力信号ｈの放電応答速度が決定される． ■アナログスイッチ１１がオン状態のときこのようなと
きもＣＯＭＰ１ ９の判定結果により次のような処理を
行う． （ａ）ＡＧＣ出力信号Ｃの電圧≧電圧Ｖこのようなとき
は、電流源４１．４２がオンする従って、電流源４１．
４２が積分用コンデンサＣ２を充電することによりＤＥ
Ｔ出力信号ｈの充電応答速度が決定される． （ｂ）ＡＧＣの出力信号Ｃの電圧く電圧■このようなと
きは、電流源４３．４．４がオンする．従って、積分用
コンデンサＣ２の充電電流を電流ｊ！４３．４４を通し
て放電することによりＤ Ｅ Ｔ出力信号ｈの放電応答
特性が決定される．このようにＣＯＭＦ’ｌ７でＡＧＣ
入力信号ｆの電圧の大きさを判定することにより、アナ
ログスイッチ１１をオンする．従って、アナログスイッ
チ１１をオンにしたときは利得制御信号の積分用コンデ
ンサＣ２の充放電電流を大きくする．この結果、ＤＥＴ
出力信号ｈの過渡応答の収束が早くなり、同様にＡＧＣ
出力信号３０の振幅変動の収束も早くなる．このＡＧＣ
出力信号ｈの収束の状態を第２図に示す．アナログスイ
ッチ１ｌをオフ状態のままとするとＡＧＣ出力信号ｈは
点線で示すように収束する．しかし、ＡＧＣ入力信号ｆ
の状態によりアナログスイッチｌ１をオン状態にするこ
とによりＡＧＣ出力信１ｃを実線で示したように早く収
束させることができる． 《発明の効果） 以上に説明したように、本発明の読み出し回路は、前置
増幅器等の切替時に生じる過渡応答にともなうバイアス
電圧の変動を検出し、この変動が所定の電圧を越えた時
、自動利得制御回路の積分用コンデンサの充放電電流を
大きくすることにより過渡応答の収束を早める．従って
、高速に前置増幅器の切替動作が可能である．また、外
部制御回路との間に専用のインターフェース信号を設け
ることなく制御できるので、あらゆるタイプの磁気記憶
装置に適用できる．
信号線の追加は不可能である．本発明は、このような事
情に鑑みてなされたものであり、その目的は、専用のイ
ンターフェス信号を設けることなく、高速に前置増幅器
を切り替えることができる読み出し回路を提供すること
にある． （課題を解決するための手段） 本発明の読み出し回路は、上記目的を達成するために、
磁気ヘッドからの信号を所定の利得で増幅する複数の前
置増幅器を備え、これら前置増幅器の出力端子が第１の
コンデンサの一方の端子に接続されている前置増幅器群
と、 該第１のコンデンサの他方の端子に入力端子が接続され
ている電圧制御増幅器と、 前記電圧制御増幅器の出力電圧と第１の電圧値とを比較
し、前記電圧制御増幅器の出力電圧が前記第１の電圧値
より大きいときは第１の制御信号を出力し、前記電圧制
御増幅器の出力電圧が前記第１の電圧値より小さいとき
は第２の制御信号を出力する第１の電圧比較器と、 前記第１の制御信号により電流を流すか否かが制御され
る第１の電流源、前記第２の制御信号により電流を流す
か否かが制御される第２の１流源、前記第１の制ＩＸｌ
信号によりＳ流を流すか否かが制御される第３の電流源
、前記第２の制御信号により電流を流すか否かが制御さ
れる第４の電流源およびアナログスイッチからなり、前
記第１および第２の電流源が直列に接続され、前記第３
および第４の電流源が直列に接続され、前記アナログス
イッチが前記第１および第２の電流源の接続点と前記第
３および第４の電流源との接続点との間に接続されてい
るブリッジ回路と、 一方の端子が前記電圧制御増幅器の利得制御端子および
前記第１の＠流源と前記第２の＠流源との接続点に接続
され他方の端子が接地された第２のコンデンサと で構成される読み出し回路において、 前記第１のコンデンサと前記電圧制御増幅器の入力端子
との接続点に接続され、前記電圧制御増幅器の入力端子
に入力される信号の一部を入力して所定の周波数より高
い周波数の成分以上を抑圧する抑圧手段と、 該抑圧手段により抑圧された信号の電圧値と第２および
第３の電圧値とを比較し前記抑圧手段により抑圧された
信号の電圧値が第２および第３の電圧値で示される範囲
以外のとき第３の制ｍ信号を出力する第２の電圧比較器
と、 該第２の電圧比較器により第３の制御信号が出力される
と所定の時間だけ前記アナログスイッチを導通状態にす
る時限回路とを有する．（実施例） 次に、本発明の実施例について図面を参照して詳細に説
明する． 第１図は本発明の一実施例の楕成図である．同図におい
て、第４図と同一符号は同一部分を示す．本実施例の回
路図においては、ＡＧＯ入力信号ｆを入力とする低域フ
ィルター（ＬＰＦと称す）１４と、ＬＰＦ１４の出力信
号が第１の入力端子に、＋Ｖ１ボルトの電圧が第２の入
力端子に、−Ｖ２ボルトの電圧が第３の入力端子にそれ
ぞれ入力される電圧比較器（ＣＯＭＰと称す）１７と、
ＣＯＭＰ １ ７の出力信号が入力される時限回路（Ｔ
Ｍと称す）１８が追加されている．ＬＰＦ１４は、ＡＧ
Ｃ入力信号での信号成分を抑圧するためのものであり、
カヅトオフ周波数より充分に低く設定される．しかし出
力信号であるＬＰＦ出力信号ｊの応答速度も考慮しなけ
ればならないので低すぎても好ましくない，ＣＯＭＰ１
７は、ＬＰＦ出力信号ｊの電圧と＋ｖ１ボルト，−Ｖ２
ボルトの電圧とを比較し、ＬＰＦ出力信号ｊの電圧が＋
ｖ２ボルトより高いかまたは−Ｖ２ボルトより低い時に
ｒ｝｛ＪレベルのＣ Ｏ Ｍ Ｐ出力信号ｈを出力する
，ＴＭ１８は、ＣＯＭＰ出力信号ｈの立上がり波形に同
期して時間Ｔの正のパルスを出力する時限回路である．
アナログスイッチ１１は、ＴＭ出力信号ｌがハイレベル
の時オンし、ローレベルの時オフする． 第２図は第１図の実施例の回路図の動作説明図図である
． 以下、各図を用いて本発明の実施例の動作を説明する．
先ず、外部よりＰＲＡＩ〜４のいずれか一つを選択ずる
ＰＲ．Ａ選択信号ｅが入力される．ここで、例えばＰＲ
ＡＩが選択されたものとする．そうすると、ＰＲＡＩだ
けが動作状態になり、他のＰＲＡ２〜４は非動作状態に
なる．従って、ＰＲＡＩは、磁気ヘッドの出力信号を所
定の利得で増幅し、コンデンサＣＩに入力する．この出
力信号にはＰＲＡＩ固有のバイアス直ｍ ｔ圧を含んで
いる．このバイアス直流電流はコンデンサＣ１で除去さ
れ、交流分だけのＡＧＣ入力信号ｆはＡＧＣ１２のＶＣ
Ａ１３およびＬＰＦｌ４に入力される． ＶＣＡ１３は、その時のＤ ＥＴ出力信号１の電圧に対
応した利得で増幅したＡＧＣ出力信号Ｃを出力する．Ｌ
ＰＰ１４は、ＡＧＣ入力信号ｆの信号成分を抑圧したＬ
ＰＦ出力信号ｊをＣＯＭＰ１７に入力する，ＣＯＭＰ１
７は、このＬＰＦ出力信号ｊの値が＋■１ボルトと−
ｖ２ボルトとの間の値にあるか否かを判定する．そして
、ｒ十ｖ１＜ＬＰＦ出力信号ｊの値」またはｒ−Ｖ２＞
ＬＰＦ出力信号ｊの値」のときはｒＨ，レベルのＣＯＭ
Ｐ出力信号ｈを出力し、「＋≧ＬＰＦ出力信号ｊの値≧
−Ｖ２，のときは「Ｌ』レベルのＣｏＭＰ出力信号ｈを
出力する．ＴＭ１８は、ｒ Ｈ ＪレベルのＣＯＭＰ出
力信号ｈが入力されると、立上がりに同期して所定時間
だけアナログスイッチ１１をオン状態にする． ＡＧＣ１ ２の動作特性は、このアナログスイッチ１１
オン状態がオフ状態かにより異なる．■アナログスイッ
チ１１がオフ状態のときＶＣＡ１３は、その時のＤＥＴ
出力信号ｈの電圧に対応した利得で増幅したＡＧＣ出力
信号Ｃを出力する，ＤＥＴＩ ５（１７）ＣＯＭＰ １
９Ｃ．ｔ、コノＡＧＣ出力信号Ｃ ｃｒ）電圧と所定
の電圧■とを比較し、比較結果により次の処理を行う． ａ）Ａ Ｇ Ｃ出力信号Ｃの電圧≧電圧Ｖこのようなと
きは電流源制御信号ａが出力されるので、ｉａ流源４１
．４２がオンして電流を供給する．しかし、アナログス
イ・ｙチ１１がオフ状態なので、＄流Ｒ４１だけがＶＣ
Ａ１３の利得制御用の積分用コンデンサＣ２を充電する
ことによりＤＥＴ出力信号ｈの充電特性応答速度を決定
する．ｂ）Ａ Ｇ Ｃ出力信号Ｃの；Ｅ圧く電圧Ｖこの
ようなときは、電流源制御信号ｂが出力されるので、電
流源４３．４４がオンする．しかしこのときも、アナロ
グスイッチ１１はオフ状態なので、ＶＣＡ１ ３の利得
制御信号の積分用コンデンサＣ２にｇｉ１電されている
充ｔ流を電流源４３を通して放電することによりＤＥＴ
出力信号ｈの放電応答速度が決定される． ■アナログスイッチ１１がオン状態のときこのようなと
きもＣＯＭＰ１ ９の判定結果により次のような処理を
行う． （ａ）ＡＧＣ出力信号Ｃの電圧≧電圧Ｖこのようなとき
は、電流源４１．４２がオンする従って、電流源４１．
４２が積分用コンデンサＣ２を充電することによりＤＥ
Ｔ出力信号ｈの充電応答速度が決定される． （ｂ）ＡＧＣの出力信号Ｃの電圧く電圧■このようなと
きは、電流源４３．４．４がオンする．従って、積分用
コンデンサＣ２の充電電流を電流ｊ！４３．４４を通し
て放電することによりＤ Ｅ Ｔ出力信号ｈの放電応答
特性が決定される．このようにＣＯＭＦ’ｌ７でＡＧＣ
入力信号ｆの電圧の大きさを判定することにより、アナ
ログスイッチ１１をオンする．従って、アナログスイッ
チ１１をオンにしたときは利得制御信号の積分用コンデ
ンサＣ２の充放電電流を大きくする．この結果、ＤＥＴ
出力信号ｈの過渡応答の収束が早くなり、同様にＡＧＣ
出力信号３０の振幅変動の収束も早くなる．このＡＧＣ
出力信号ｈの収束の状態を第２図に示す．アナログスイ
ッチ１ｌをオフ状態のままとするとＡＧＣ出力信号ｈは
点線で示すように収束する．しかし、ＡＧＣ入力信号ｆ
の状態によりアナログスイッチｌ１をオン状態にするこ
とによりＡＧＣ出力信１ｃを実線で示したように早く収
束させることができる． 《発明の効果） 以上に説明したように、本発明の読み出し回路は、前置
増幅器等の切替時に生じる過渡応答にともなうバイアス
電圧の変動を検出し、この変動が所定の電圧を越えた時
、自動利得制御回路の積分用コンデンサの充放電電流を
大きくすることにより過渡応答の収束を早める．従って
、高速に前置増幅器の切替動作が可能である．また、外
部制御回路との間に専用のインターフェース信号を設け
ることなく制御できるので、あらゆるタイプの磁気記憶
装置に適用できる．
第１図は本発明の一実施例の構成図、
第２図は第１図の実施例の動作説明図、第３図および第
４図は従来の読み出し回路例を示す図である． １〜４・・・前置増幅器、５〜８・・・磁気ヘッド、１
２・・・自動利得制御回路、１３・・・電圧制御増幅器
、１４・・・低域フィルター、１７．１９・・・電圧比
較器、１８・・・時限回路、４１〜４４・・・電流源、
ＣＩ，Ｃ２・・・コンデンサ，
４図は従来の読み出し回路例を示す図である． １〜４・・・前置増幅器、５〜８・・・磁気ヘッド、１
２・・・自動利得制御回路、１３・・・電圧制御増幅器
、１４・・・低域フィルター、１７．１９・・・電圧比
較器、１８・・・時限回路、４１〜４４・・・電流源、
ＣＩ，Ｃ２・・・コンデンサ，
Claims (1)
- 【特許請求の範囲】 磁気ヘッドからの信号を所定の利得で増幅する複数の前
置増幅器を備え、これら前置増幅器の出力端子が第１の
コンデンサの一方の端子に接続されている前置増幅器群
と、 該第１のコンデンサの他方の端子に入力端子が接続され
ている電圧制御増幅器と、 前記電圧制御増幅器の出力電圧と第１の電圧値とを比較
し、前記電圧制御増幅器の出力電圧が前記第１の電圧値
より大きいときは第１の制御信号を出力し、前記電圧制
御増幅器の出力電圧が前記第１の電圧値より小さいとき
は第２の制御信号を出力する第１の電圧比較器と、 前記第１の制御信号により電流を流すか否かが制御され
る第１の電流源、前記第２の制御信号により電流を流す
か否かが制御される第２の電流源、前記第１の制御信号
により電流を流すか否かが制御される第３の電流源、前
記第２の制御信号により電流を流すか否かが制御される
第４の電流源およびアナログスイッチからなり、前記第
１および第２の電流源が直列に接続され、前記第３およ
び第４の電流源が直列に接続され、前記アナログスイッ
チが前記第１および第２の電流源の接続点と前記第３お
よび第４の電流源との接続点との間に接続されているブ
リッジ回路と、 一方の端子が前記電圧制御増幅器の利得制御端子および
前記第１の電流源と前記第２の電流源との接続点に接続
され他方の端子が接地された第２のコンデンサと で構成される読み出し回路において、 前記第１のコンデンサと前記電圧制御増幅器の入力端子
との接続点に接続され、前記電圧制御増幅器の入力端子
に入力される信号の一部を入力して所定の周波数より高
い周波数の成分以上を抑圧する抑圧手段と、 該抑圧手段により抑圧された信号の電圧値と第２および
第３の電圧値とを比較し前記抑圧手段により抑圧された
信号の電圧値が第２および第３の電圧値で示される範囲
以外のとき第３の制御信号を出力する第２の電圧比較器
と、 該第２の電圧比較器により第３の制御信号が出力される
と所定の時間だけ前記アナログスイッチを導通状態にす
る時限回路と を設けたことを特徴とする読み出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18954489A JPH0354702A (ja) | 1989-07-21 | 1989-07-21 | 読み出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18954489A JPH0354702A (ja) | 1989-07-21 | 1989-07-21 | 読み出し回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354702A true JPH0354702A (ja) | 1991-03-08 |
Family
ID=16243089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18954489A Pending JPH0354702A (ja) | 1989-07-21 | 1989-07-21 | 読み出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354702A (ja) |
-
1989
- 1989-07-21 JP JP18954489A patent/JPH0354702A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430650B2 (ja) | ||
| JPH0354702A (ja) | 読み出し回路 | |
| US5764780A (en) | Circuit for eliminating noise of audio signal | |
| KR100382733B1 (ko) | 광디스크 재생 시스템에 이용되는 피킹 방지 자동 이득조절기 및 피킹 방지방법 | |
| JPH04368637A (ja) | サーボ回路 | |
| JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
| JP2524539B2 (ja) | ビデオ装置のトラッキング制御系包絡線検波回路 | |
| JP2933449B2 (ja) | 自動利得制御回路及びこれを用いたデータ記憶装置 | |
| JPH05110395A (ja) | ２値化しきい値設定回路 | |
| JPH02239466A (ja) | 読出し回路 | |
| JPH02289904A (ja) | 読み出し回路 | |
| KR940006925Y1 (ko) | 하드디스크 드라이브의 펄스검출 제어회로 | |
| JPH02118945A (ja) | 磁気再生装置 | |
| JPH0273505A (ja) | 読出回路 | |
| JPS62117175A (ja) | ドロツプアウト検出回路 | |
| JPH0725900Y2 (ja) | 記録方式判別回路 | |
| JPH02134707A (ja) | 磁気記録再生装置 | |
| JPS6076066A (ja) | トラツキングエラ−信号生成回路 | |
| JPH0447362B2 (ja) | ||
| JPH0589500A (ja) | 光学系デイスク装置のサーボゲイン調整回路 | |
| JPS63252070A (ja) | フイ−ドバツククランプ回路 | |
| JPS6087574A (ja) | クランプ回路 | |
| JPH0783747A (ja) | 信号検出回路 | |
| JPH0449504A (ja) | 磁気記憶装置のピーク検出回路 | |
| JPH02183680A (ja) | 自動利得制御回路 |