JPH02239466A - 読出し回路 - Google Patents
読出し回路Info
- Publication number
- JPH02239466A JPH02239466A JP6044989A JP6044989A JPH02239466A JP H02239466 A JPH02239466 A JP H02239466A JP 6044989 A JP6044989 A JP 6044989A JP 6044989 A JP6044989 A JP 6044989A JP H02239466 A JPH02239466 A JP H02239466A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- signal
- gain control
- capacitor
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 230000010354 integration Effects 0.000 claims abstract description 7
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 230000008054 signal transmission Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 101000742143 Homo sapiens Prenylated Rab acceptor protein 1 Proteins 0.000 description 4
- 102100038619 Prenylated Rab acceptor protein 1 Human genes 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 108010063678 Indole-3-Glycerol-Phosphate Synthase Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100191310 Arabidopsis thaliana PRA1E gene Proteins 0.000 description 1
- 101100001347 Mus musculus Akt1s1 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に使用するデータ記憶装置に関し
，特に高速の磁気ディスク装置の読出し回路の改良に関
する． 〔従来の技術〕 従来の技術として第３図の読出し回路がある．第３図の
読出し回路は磁気ヘッド、５〜８と磁気ヘッド５〜８各
々に設けられた前置増幅器（以降ＰＲＡと略す）１〜４
と，ワイヤードオアされたＰＲＡ１〜４の出力端子と自
動利得制御回路（以降ＡＧＣと略す）１２の入力端子間
に直列に挿入されたコンデンサ４５とで構成される．
ＡＧＣ １２は電圧制御増幅器（以降ＶＣＡと略す）１
３と，振幅検出回路（以降ＤＥＴと略す） １６と，積
分用コンデンサ４６とで構成される．コンデンサ４６で
決定されるＡＧＣ １２の応答特性は外来雑音等による
瞬時の読出し信号の振幅変動には追述しにくくなるよう
に設定される． 〔発明が解決しようとする課題〕 読出し信号に書込み動作から読出し動作に切替わるとき
の過渡応答やＰＲＡ選択信号２９によりＰＲＡ １〜４
を切替えるとき、個々のＰＲＡの出力オフセット電圧の
興差から生じる直流電圧ステップによる過渡応答が重畳
すると，コンデンサ４５に電荷が充電され直流分が発生
し，ＡＧＣ １２の動作に悪影響を与えることになる．
即ち，上記電圧ステップがＡＧＣ １２に直接印加され
るため． ＡＧＣ １２は電圧ステップに相当する振幅
変動に対応するように動作する．このとき，積分用コン
デンサ４６による時定数が大きくされているので，ＡＧ
Ｃ１２の出力信号であるＡＧＣ出力信号３０が安定する
のに時間がかかるという欠点があった． 本発明の目的は前記課題を解決した読出し回路を提供す
ることにある． 〔課題を解決するための手段〕 前記目的を達成するため、本発明は読出し信号の伝送線
に直列に挿入されたコンデンサの出力を自動利得制御回
路に入力し，利得制御端子の信号に対応して利得を変化
させ、前記自動利得制御回路の出力信号を出力する電圧
制御増幅器と前記自動利得制御回路の出力信号と所定の
電圧とを比較し、それらの大小に対応した信号を出力す
る手段と，前記比較手段の出力信号の出力に対応してオ
ン／オフし前記電圧制御増幅器の前記利得制御端子に出
力する電流源と、前記電流源の出力信号と接地間に設け
られた積分用コンデンサとを含む読出し回路において，
前記自動利得制御回路の入力信号の高周波成分を抑圧す
る手段と，前記高周波成分抑圧手段の出力信号と所定の
電圧とを比較し、それらの大小に対応した信号を出力す
る比較手段と，前記比較手段の出力信号に対応して所定
時間幅のパルスを出力する時限手段と，前記時限手段の
出力信号に対応して前記自動利得制御回路の積分用コン
デンサの充放電電流の電流値を切替える手段と，前記時
限手段の出力信号に対応して積分時定数を切替える手段
とを有するものである。
，特に高速の磁気ディスク装置の読出し回路の改良に関
する． 〔従来の技術〕 従来の技術として第３図の読出し回路がある．第３図の
読出し回路は磁気ヘッド、５〜８と磁気ヘッド５〜８各
々に設けられた前置増幅器（以降ＰＲＡと略す）１〜４
と，ワイヤードオアされたＰＲＡ１〜４の出力端子と自
動利得制御回路（以降ＡＧＣと略す）１２の入力端子間
に直列に挿入されたコンデンサ４５とで構成される．
ＡＧＣ １２は電圧制御増幅器（以降ＶＣＡと略す）１
３と，振幅検出回路（以降ＤＥＴと略す） １６と，積
分用コンデンサ４６とで構成される．コンデンサ４６で
決定されるＡＧＣ １２の応答特性は外来雑音等による
瞬時の読出し信号の振幅変動には追述しにくくなるよう
に設定される． 〔発明が解決しようとする課題〕 読出し信号に書込み動作から読出し動作に切替わるとき
の過渡応答やＰＲＡ選択信号２９によりＰＲＡ １〜４
を切替えるとき、個々のＰＲＡの出力オフセット電圧の
興差から生じる直流電圧ステップによる過渡応答が重畳
すると，コンデンサ４５に電荷が充電され直流分が発生
し，ＡＧＣ １２の動作に悪影響を与えることになる．
即ち，上記電圧ステップがＡＧＣ １２に直接印加され
るため． ＡＧＣ １２は電圧ステップに相当する振幅
変動に対応するように動作する．このとき，積分用コン
デンサ４６による時定数が大きくされているので，ＡＧ
Ｃ１２の出力信号であるＡＧＣ出力信号３０が安定する
のに時間がかかるという欠点があった． 本発明の目的は前記課題を解決した読出し回路を提供す
ることにある． 〔課題を解決するための手段〕 前記目的を達成するため、本発明は読出し信号の伝送線
に直列に挿入されたコンデンサの出力を自動利得制御回
路に入力し，利得制御端子の信号に対応して利得を変化
させ、前記自動利得制御回路の出力信号を出力する電圧
制御増幅器と前記自動利得制御回路の出力信号と所定の
電圧とを比較し、それらの大小に対応した信号を出力す
る手段と，前記比較手段の出力信号の出力に対応してオ
ン／オフし前記電圧制御増幅器の前記利得制御端子に出
力する電流源と、前記電流源の出力信号と接地間に設け
られた積分用コンデンサとを含む読出し回路において，
前記自動利得制御回路の入力信号の高周波成分を抑圧す
る手段と，前記高周波成分抑圧手段の出力信号と所定の
電圧とを比較し、それらの大小に対応した信号を出力す
る比較手段と，前記比較手段の出力信号に対応して所定
時間幅のパルスを出力する時限手段と，前記時限手段の
出力信号に対応して前記自動利得制御回路の積分用コン
デンサの充放電電流の電流値を切替える手段と，前記時
限手段の出力信号に対応して積分時定数を切替える手段
とを有するものである。
次に本発明について図面を参照して説明する．第１図は
本発明の一実施例の一部をブロック図で表わした回路図
である．第１図において，本実施例は複数の磁気ヘッド
５〜８と、磁気ヘッド５〜８各々のヘッド出力信号２１
を増幅する前置増幅器（以降ＰＲＡと略す）１〜４と、
互いに接続されたＰＲＡ １〜４の出力端子と自動利得
制御回路（以降ＡＧＣと略す）１２の入力端子間に直列
に挿入されたコンデンサ４５と． ＡＧＣ １２の入力
信号を入力する低域フィルタ（以降ＬＰＦと略す）１４
と． ＬＰＦ１４の出力信号を第１の入力端子に、＋Ｖ
ボルトの電圧を第２の入力端子に，一ｖボルトの電圧を
第３の入力端子にそれぞれ入力する電圧比較器（以降Ｃ
ＯＭＰと略す）１７と， ＧＯＭＰ１７の出力信号を入
力する時限回路（以降丁κと略す）１８とで構成される
．さらにＡＧＣ１２はＡＧＣ１２の入力信号を第１の入
力端子に入力する電圧制御増幅器（以降ＶＣＡと略す）
１３と． ＶＣＡ１３の出力信号である＾ＧＣ出力信号
３０を入力とする振幅検出回路（以降ＤＥＴと略す）１
５と、ＤＥＴ１５の出力信号であるＤＥＴ出力信号３２
を積分するコンデンサ４６． ４７と、コンデンサ４７
と接地間に設けられたオン／オフ制御端子にＴＭ１８の
出力信号であるＴＭ出力信号３１を入力するアナログス
イッチ１０とで構成される．さらに、ＤＥＴ１５はＶＣ
Ａ１３の出力信号であるＡＧＣ出力信号３０を第１の入
力端子に所定の電圧Ｖを第２の入力端子にそれぞれ入力
する電圧比較器（以降ＣＯＭＰと略す）１９と，電流源
４１の流出側と電流源４３の流入側が接続されオン／オ
フ制御端子にＣＯＭＰ１９の出力信号である電流源制御
信号３３、電流源制御信号３４を入力する電流源４１．
４３と、電流源４２の流出側と電流源４４の流入側が
接続されオン／オフ制御端子にＣＯＭＰ１９の出力信号
である電流源制御信号３３，電流源制御信号３４を入力
する電流源４２． ４４と，電流源４Ｉの流出側と電流
源４２の流出側の間に設けられオン／オフ制御端子にＴ
Ｍ１ｇの出力信号である耐出力信号３Ｉを入力するアナ
ログスイッチＩ１とで構成される．また． ＤＥＴ１５
の出力信号はＶＣＡ１３の第２の入力端子に入力される
．本発明は電流源４２． ４４と積分用コンデンサ４７
とアナログスイッチ１０． １１とＬＰＦ１４とＣＯＭ
Ｐ１．７とＴＭ１ｇとを具備することを特徴とする．第
２図は第１図の主な個所の波形を示した波形図である． 次に本発明の動作について，第１図，第２図を参照しな
がら説明する，ＰＲＡＩ〜４に印加するＰＲＡ選択信号
２９はＰＲＡ １〜４のいずれか１つを選択し、そのＰ
ＲＡ １〜４を動作状態にし、その他のＰＲＡ １〜４
を非動作状態にする．今，ＰＲＡＩが動作状態になって
いる場合，磁気ヘッド５のヘッド出力信号２１がＰＲＡ
１で所定の利得で増幅され、ＰＲ＾１の出力信号２５
が出力される．ＰＲＡ１の出力信号２５のバイアス直流
電圧はＰＲＡ ｌに固有のものである． ＰＲＡ出力信
号２５はコンデンサ４５によりバイアス直流電圧が除去
され、ＡＧＣ１２の入力信号であるＡＧＣ入力信号２６
のバイアス直流電圧はＡＧＣ １２の入力バイアス電圧
となる． ＶＣＡ １３は第１の入力端子に入力される
＾ＧＣ入力信号２６を第２の入力端子に入力される電圧
に対応した利得で増幅し出力する， ＤＥＴ１５はＡＧ
Ｃ出力信号３０を入力し、内部の所定の電圧ＶとＡＧＣ
出力信号３０の振幅とを比較し，それらの大小に対応し
たＤＥτ出力信号３２を出力する．アナログスイッチｌ
Ｏがオンし，アナログスイッチ１ｌがオフのとき． Ｃ
ＯＭＰ１９に入力されたＡＧＣ出力信号３０と所定の電
圧Ｖを比較してＡＧＣ出力信号３０が所定の電圧Ｖより
大きいときは電流源制御信号３３により電流源４１をオ
ンし電流源４１による利得制御信号の積分用コンデンサ
４６． ４７の充電電流とコンデンサ４６とコンデンサ
４７の合算容量の時定数でＤＥＴ出力信号３２の充電応
答速度を決定し， ＡＧＣ出力信号が所定の電圧Ｖより
小さいときは電流源制御信号３４により電流源４３をオ
ンし、電流源４３による利得制御信号の積分用コンデン
サ４６． ４７の放電電流とコンデンサ４６とコンデン
サ４７の合算容量の時定数でＤＥＴ出力信号３２の放電
応答速度を決定する． アナログスイッチ１０がオフしアナログスイッチ１１が
オンのとき，＾ＧＣ出力信号３０が所定の電圧Ｖより大
きいときは電流源制御信号３３により電流＠４１．４２
がオンし電流源４１． ４２による利得制御信号の積分
用コンデンサ４６の充電電流とコンデンサ４６の時定数
でＤＥＴ出力信号３２の充電応答速度が決定され、ＡＧ
Ｃ出力信号３０が所定の電圧Ｖより小さいときは電流源
制御信号３４により電流源４３． ４４がオンし，電流
＠４３， ４４による利得制御信号の積分用コンデンサ
４６の放電電流とコンデンサ４６の時定数で放電応答速
度が決定される．また，＾ＧＣ出力信号３０の振幅応答
もＤＥＴ出力信号３２と全く同様に応答速度が決定され
る． ＬＰＦ１４はＡＧＣ入力信号２６の信号分を抑圧
するためのものであり，カットオフ周波数は信号周波数
より充分低く設定されるが，出力信号であるＬＰＦ出力
信号２７の応答速度も考慮しなければならないので、低
すぎても良くない． ＣＯＭＰ１７はＬＰＦ出力信号２
７の電圧と十Ｖボルト，−■ボルトの電圧を比較しＬＰ
Ｆ出力信号２７の電圧が＋Ｖボルトより高いか，又は−
■ボルトより低いときにハイレベルの信号を出力し，そ
うでない場合はローレベルの信号を出力する． ＴＭ１
８はＣＯＭＰ出力信号２８の立上がり波形に同期して時
間Ｔの正のパルスを出力する時限回路である。アナログ
スイッチ１０はＴＭ出力信号３ｌがハイレベレのときオ
フし、ローレベルのときオンする．アナログスイッチ１
１はＴＭ出力信号３１がハイレベレのときオンしローレ
ベルのときオフする．アナログスイッチ１０をオフ，ア
ナログスイッチ１１をオンすることにより，利得制御信
号の積分用コンデンサ４６の充放電電流を大きくし、積
分時定数を小さくする．これにより． ＤＥＴ出力信号
３２の過渡応答の収束が早くなり、同様にＡＧＣ出力信
号３０の振幅変動の収束も早くなる．コンデンサ４６の
容量値はコンデンサ４７のそれより充分小さく設定され
．コンデンサ４６とコンデンサ４７の並列合算容量はＡ
ＧＣ １２の応答が外来雑音等の瞬時的な振幅変動に対
して追述しにくい値に設定される．第２図の破線３５は
アナログスイッチ１０がオン．アナログスイッチ１１が
オフし続けた場合の振幅変動を示している． 〔発明の効果〕 以上説明したように本発明は前置増幅器等の切替え時に
生じる過渡応答に伴うバイアス電圧の変動を検出し、こ
の変動が所定の電圧を越えたとき自動利得制御の積分用
コンデンサの充放電電流を大き＜．ＡＧＣの積分時定数
を小さくすることにより過渡応答の収束を早めるよう構
成され、高速な切替え動作を可能にする効果がある．
本発明の一実施例の一部をブロック図で表わした回路図
である．第１図において，本実施例は複数の磁気ヘッド
５〜８と、磁気ヘッド５〜８各々のヘッド出力信号２１
を増幅する前置増幅器（以降ＰＲＡと略す）１〜４と、
互いに接続されたＰＲＡ １〜４の出力端子と自動利得
制御回路（以降ＡＧＣと略す）１２の入力端子間に直列
に挿入されたコンデンサ４５と． ＡＧＣ １２の入力
信号を入力する低域フィルタ（以降ＬＰＦと略す）１４
と． ＬＰＦ１４の出力信号を第１の入力端子に、＋Ｖ
ボルトの電圧を第２の入力端子に，一ｖボルトの電圧を
第３の入力端子にそれぞれ入力する電圧比較器（以降Ｃ
ＯＭＰと略す）１７と， ＧＯＭＰ１７の出力信号を入
力する時限回路（以降丁κと略す）１８とで構成される
．さらにＡＧＣ１２はＡＧＣ１２の入力信号を第１の入
力端子に入力する電圧制御増幅器（以降ＶＣＡと略す）
１３と． ＶＣＡ１３の出力信号である＾ＧＣ出力信号
３０を入力とする振幅検出回路（以降ＤＥＴと略す）１
５と、ＤＥＴ１５の出力信号であるＤＥＴ出力信号３２
を積分するコンデンサ４６． ４７と、コンデンサ４７
と接地間に設けられたオン／オフ制御端子にＴＭ１８の
出力信号であるＴＭ出力信号３１を入力するアナログス
イッチ１０とで構成される．さらに、ＤＥＴ１５はＶＣ
Ａ１３の出力信号であるＡＧＣ出力信号３０を第１の入
力端子に所定の電圧Ｖを第２の入力端子にそれぞれ入力
する電圧比較器（以降ＣＯＭＰと略す）１９と，電流源
４１の流出側と電流源４３の流入側が接続されオン／オ
フ制御端子にＣＯＭＰ１９の出力信号である電流源制御
信号３３、電流源制御信号３４を入力する電流源４１．
４３と、電流源４２の流出側と電流源４４の流入側が
接続されオン／オフ制御端子にＣＯＭＰ１９の出力信号
である電流源制御信号３３，電流源制御信号３４を入力
する電流源４２． ４４と，電流源４Ｉの流出側と電流
源４２の流出側の間に設けられオン／オフ制御端子にＴ
Ｍ１ｇの出力信号である耐出力信号３Ｉを入力するアナ
ログスイッチＩ１とで構成される．また． ＤＥＴ１５
の出力信号はＶＣＡ１３の第２の入力端子に入力される
．本発明は電流源４２． ４４と積分用コンデンサ４７
とアナログスイッチ１０． １１とＬＰＦ１４とＣＯＭ
Ｐ１．７とＴＭ１ｇとを具備することを特徴とする．第
２図は第１図の主な個所の波形を示した波形図である． 次に本発明の動作について，第１図，第２図を参照しな
がら説明する，ＰＲＡＩ〜４に印加するＰＲＡ選択信号
２９はＰＲＡ １〜４のいずれか１つを選択し、そのＰ
ＲＡ １〜４を動作状態にし、その他のＰＲＡ １〜４
を非動作状態にする．今，ＰＲＡＩが動作状態になって
いる場合，磁気ヘッド５のヘッド出力信号２１がＰＲＡ
１で所定の利得で増幅され、ＰＲ＾１の出力信号２５
が出力される．ＰＲＡ１の出力信号２５のバイアス直流
電圧はＰＲＡ ｌに固有のものである． ＰＲＡ出力信
号２５はコンデンサ４５によりバイアス直流電圧が除去
され、ＡＧＣ１２の入力信号であるＡＧＣ入力信号２６
のバイアス直流電圧はＡＧＣ １２の入力バイアス電圧
となる． ＶＣＡ １３は第１の入力端子に入力される
＾ＧＣ入力信号２６を第２の入力端子に入力される電圧
に対応した利得で増幅し出力する， ＤＥＴ１５はＡＧ
Ｃ出力信号３０を入力し、内部の所定の電圧ＶとＡＧＣ
出力信号３０の振幅とを比較し，それらの大小に対応し
たＤＥτ出力信号３２を出力する．アナログスイッチｌ
Ｏがオンし，アナログスイッチ１ｌがオフのとき． Ｃ
ＯＭＰ１９に入力されたＡＧＣ出力信号３０と所定の電
圧Ｖを比較してＡＧＣ出力信号３０が所定の電圧Ｖより
大きいときは電流源制御信号３３により電流源４１をオ
ンし電流源４１による利得制御信号の積分用コンデンサ
４６． ４７の充電電流とコンデンサ４６とコンデンサ
４７の合算容量の時定数でＤＥＴ出力信号３２の充電応
答速度を決定し， ＡＧＣ出力信号が所定の電圧Ｖより
小さいときは電流源制御信号３４により電流源４３をオ
ンし、電流源４３による利得制御信号の積分用コンデン
サ４６． ４７の放電電流とコンデンサ４６とコンデン
サ４７の合算容量の時定数でＤＥＴ出力信号３２の放電
応答速度を決定する． アナログスイッチ１０がオフしアナログスイッチ１１が
オンのとき，＾ＧＣ出力信号３０が所定の電圧Ｖより大
きいときは電流源制御信号３３により電流＠４１．４２
がオンし電流源４１． ４２による利得制御信号の積分
用コンデンサ４６の充電電流とコンデンサ４６の時定数
でＤＥＴ出力信号３２の充電応答速度が決定され、ＡＧ
Ｃ出力信号３０が所定の電圧Ｖより小さいときは電流源
制御信号３４により電流源４３． ４４がオンし，電流
＠４３， ４４による利得制御信号の積分用コンデンサ
４６の放電電流とコンデンサ４６の時定数で放電応答速
度が決定される．また，＾ＧＣ出力信号３０の振幅応答
もＤＥＴ出力信号３２と全く同様に応答速度が決定され
る． ＬＰＦ１４はＡＧＣ入力信号２６の信号分を抑圧
するためのものであり，カットオフ周波数は信号周波数
より充分低く設定されるが，出力信号であるＬＰＦ出力
信号２７の応答速度も考慮しなければならないので、低
すぎても良くない． ＣＯＭＰ１７はＬＰＦ出力信号２
７の電圧と十Ｖボルト，−■ボルトの電圧を比較しＬＰ
Ｆ出力信号２７の電圧が＋Ｖボルトより高いか，又は−
■ボルトより低いときにハイレベルの信号を出力し，そ
うでない場合はローレベルの信号を出力する． ＴＭ１
８はＣＯＭＰ出力信号２８の立上がり波形に同期して時
間Ｔの正のパルスを出力する時限回路である。アナログ
スイッチ１０はＴＭ出力信号３ｌがハイレベレのときオ
フし、ローレベルのときオンする．アナログスイッチ１
１はＴＭ出力信号３１がハイレベレのときオンしローレ
ベルのときオフする．アナログスイッチ１０をオフ，ア
ナログスイッチ１１をオンすることにより，利得制御信
号の積分用コンデンサ４６の充放電電流を大きくし、積
分時定数を小さくする．これにより． ＤＥＴ出力信号
３２の過渡応答の収束が早くなり、同様にＡＧＣ出力信
号３０の振幅変動の収束も早くなる．コンデンサ４６の
容量値はコンデンサ４７のそれより充分小さく設定され
．コンデンサ４６とコンデンサ４７の並列合算容量はＡ
ＧＣ １２の応答が外来雑音等の瞬時的な振幅変動に対
して追述しにくい値に設定される．第２図の破線３５は
アナログスイッチ１０がオン．アナログスイッチ１１が
オフし続けた場合の振幅変動を示している． 〔発明の効果〕 以上説明したように本発明は前置増幅器等の切替え時に
生じる過渡応答に伴うバイアス電圧の変動を検出し、こ
の変動が所定の電圧を越えたとき自動利得制御の積分用
コンデンサの充放電電流を大き＜．ＡＧＣの積分時定数
を小さくすることにより過渡応答の収束を早めるよう構
成され、高速な切替え動作を可能にする効果がある．
第１図は本発明の一実施例を示す回路図、第２図は第１
図の主な個所の波形を示す波形図、第３図は従来例を示
す回路図である． １〜４・・・前置増幅器 ５〜８・・・磁気ヘッド
１０．１１・・・アナログスイッチ１２・・・自動利得
制御回路ｌ３・・・電圧制御増幅器 ｌ４・・・低
域フィルタ１５・・・振幅検出回路 １７． １
９・・・電圧比較器ｌ８・・・時限回路 ４
１〜４４・・・電流源４５〜４７・・・コンデンサ
図の主な個所の波形を示す波形図、第３図は従来例を示
す回路図である． １〜４・・・前置増幅器 ５〜８・・・磁気ヘッド
１０．１１・・・アナログスイッチ１２・・・自動利得
制御回路ｌ３・・・電圧制御増幅器 ｌ４・・・低
域フィルタ１５・・・振幅検出回路 １７． １
９・・・電圧比較器ｌ８・・・時限回路 ４
１〜４４・・・電流源４５〜４７・・・コンデンサ
Claims (1)
- （１）読出し信号の伝送線に直列に挿入されたコンデン
サの出力を自動利得制御回路に入力し、利得制御端子の
信号に対応して利得を変化させ、前記自動利得制御回路
の出力信号を出力する電圧制御増幅器と前記自動利得制
御回路の出力信号と所定の電圧とを比較し、それらの大
小に対応した信号を出力する手段と、前記比較手段の出
力信号の出力に対応してオン／オフし前記電圧制御増幅
器の前記利得制御端子に出力する電流源と、前記電流源
の出力信号と接地間に設けられた積分用コンデンサとを
含む読出し回路において、前記自動利得制御回路の入力
信号の高周波成分を抑圧する手段と、前記高周波成分抑
圧手段の出力信号と所定の電圧とを比較し、それらの大
小に対応した信号を出力する比較手段と、前記比較手段
の出力信号に対応して所定時間幅のパルスを出力する時
限手段と、前記時限手段の出力信号に対応して前記自動
利得制御回路の積分用コンデンサの充放電電流の電流値
を切替える手段と、前記時限手段の出力信号に対応して
積分時定数を切替える手段とを有することを特徴とする
読出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044989A JPH02239466A (ja) | 1989-03-13 | 1989-03-13 | 読出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044989A JPH02239466A (ja) | 1989-03-13 | 1989-03-13 | 読出し回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02239466A true JPH02239466A (ja) | 1990-09-21 |
Family
ID=13142596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044989A Pending JPH02239466A (ja) | 1989-03-13 | 1989-03-13 | 読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02239466A (ja) |
-
1989
- 1989-03-13 JP JP6044989A patent/JPH02239466A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9705458B1 (en) | Energy-efficient consumer device audio power output stage with gain control | |
| EP0805437B1 (en) | Reproducing circuit for a magnetic head | |
| US6038091A (en) | Magnetic disk drive read channel with digital thermal asperity detector | |
| US4884141A (en) | Automatic gain control circuit | |
| US5546027A (en) | Peak detector | |
| US6255898B1 (en) | Noise eliminating circuit | |
| JPH02239466A (ja) | 読出し回路 | |
| US6246285B1 (en) | AGC circuit based on a peak detection system | |
| JP2000165152A (ja) | 電力増幅回路 | |
| JP3228793B2 (ja) | 磁気記録再生装置のａｇｃ回路 | |
| JPS6369314A (ja) | Ｃｍｏｓ回路を用いた可変遅延装置 | |
| US20040188591A1 (en) | Automatic power controller | |
| JP3034477B2 (ja) | ビデオカセットレコーダのエンベロープ検出装置 | |
| JPH0273505A (ja) | 読出回路 | |
| JPH02289904A (ja) | 読み出し回路 | |
| JPH0279203A (ja) | 読出し回路 | |
| JP2933449B2 (ja) | 自動利得制御回路及びこれを用いたデータ記憶装置 | |
| JP2560821B2 (ja) | データ記憶装置の試験装置 | |
| JPH0354702A (ja) | 読み出し回路 | |
| JP2661686B2 (ja) | ループゲイン制御装置 | |
| JPH01201805A (ja) | 余弦等化回路 | |
| JPS63233603A (ja) | 自動利得調整回路 | |
| KR940006925Y1 (ko) | 하드디스크 드라이브의 펄스검출 제어회로 | |
| JPH04368637A (ja) | サーボ回路 | |
| CA1052903A (en) | Time-base error correction system |