JP3930061B2 - エンベロープ検波器 - Google Patents
エンベロープ検波器 Download PDFInfo
- Publication number
- JP3930061B2 JP3930061B2 JP16816193A JP16816193A JP3930061B2 JP 3930061 B2 JP3930061 B2 JP 3930061B2 JP 16816193 A JP16816193 A JP 16816193A JP 16816193 A JP16816193 A JP 16816193A JP 3930061 B2 JP3930061 B2 JP 3930061B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- differential
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、ＶＴＲのノイズレスピクチャーサーチのために用いるエンベロープ検波器に関する。
【０００２】
【従来の技術】
ヘリカルスキャン方式のＶＴＲにおいては、ピクチャーサーチなどの特殊再生を行う際、回転磁気ヘッドがトラックを横切りながら再生を行うために、画面上にノイズバーが生じる。これを避けるため最近では、ダブルアジマスの各ヘッドから信号を出力し、この出力信号のエンベロープを比較し、この比較結果に応じて最適な出力信号を選択して再生出力とすることにより、ノイズ部分の信号の埋め込みを行い、ノイズバーをなくした、いわゆるノイズレスピクチャーサーチを行っている。
【０００３】
図３は、前記ダブルアジマスの各ヘッドからの出力信号の比較を行うための、エンベロープ比較回路のブロック図である。すなわちこの回路は、ダブルアジマスの各ヘッドからの出力信号を入力端子３１，３２に入力し、それぞれの入力信号をエンベロープ検波器３３、３４によりエンベロープ検波した後、比較器３５によりレベル比較を行い、出力端子３６から比較結果の出力を得る。この比較結果に基づき、ダブルアジマスヘッドからの出力信号を切り換えて出力することにより、トラックを横切るときに生じるノイズの発生を大幅に低減できる。
【０００４】
図４は、図３に使用される従来のエンベロープ検波器の回路図である。すなわち、回転ヘッドの再生信号の入力される入力端子４１は、シングル入力差動出力アンプ４２の入力に接続し、シングル入力差動出力アンプ４２の差動出力は、それぞれトランジスタＱ41，Ｑ42のベースに接続する。トランジスタＱ41，Ｑ42の共通エミッタは、抵抗Ｒ41とコンデンサＣ41を介して接地する。抵抗Ｒ41とコンデンサＣ41の接続点はトランジスタＱ43のベースに接続する。トランジスタＱ43エミッタは、電流源Ｉ41に接続するとともに出力端子４３に接続する。
【０００５】
この回路は、入力端子４１のヘッド出力信号を、シングル入力差動出力アンプ４２により差動変換し、その出力をトランジスタＱ41、Ｑ42により全波整流し、コンデンサＣ41によりピークホールドした後、トランジスタＱ 43のエミッタから出力することにより、エンベロープ検波を行うものである。
【０００６】
しかしながら、コンデンサＣ41への充電電流は抵抗Ｒ41とコンデンサＣ41の時定数で決まり、放電電流がトランジスタＱ43ベース電流とコンデンサＣ41とで決まる。そして図５に示すように、入力波形（ａ）の振幅の変化点ａａでの（ｂ）に示す出力波形は、充電時はＲＣ時定数のため速い立ち上がりを示す。一方ヘッド出力からの再生エンベロープ信号はノイズを含んでおり、特にトラックを横切るときなど出力振幅が大きく変化する点においては、そのノイズ分が増えてしまう。
【０００７】
このため、上記の時定数を小さく選ぶとエンベロープ出力がノイズに追従してしまい、図３の出力端子３６の出力信号にチャタリングが発生する。これにより、画面上に新たな信号切換ノイズが発生する、という問題があった。これを避けるためコンテンサＣ41を大きくすると、ＩＣ内蔵化が困難になる。また抵抗Ｒ41を大きくすると、定常的なＤＣレベルがトランジスタＱ43のベース電流と抵抗Ｒ41の積などで決まるため、比較するエンベロープ検波器３３，３４出力間のＤＣオフセットが大きくなる、などの問題もあった。
【０００８】
【発明が解決しようとする課題】
上記の従来のノイズレスピクチャーサーチに用いたエンベロープ検波器では、エンベロープ検波の充放電時定数を小さくするとチャタリングを起こし、時定数を大きくするとこの回路のＩＣ内蔵化が困難になるばかりか、ＤＣオフセットが増える、という欠点があった。
この発明は、ノイズレスピクチャーサーチに適した、エンベロープ検波器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るエンベロープ検波器は、回転磁気ヘッドの再生信号を全波整流する整流部と、第１の入力および第２の入力を備え、第１の入力と整流部の出力とが接続されて全波整流された再生信号を増幅する差動増幅部と、一端が差動増幅部の出力と接続されるとともに他端が接地され、差動増幅部の増幅出力をピークホールドしてエンベロープ検波し、かつ差動増幅部のスルーレートに基づき全波整流された再生信号の振幅変化に応じて差動増幅部の出力信号の変化を制限するキャパシタと、キャパシタが変換したエンベロープ検波信号を差動増幅部の第２の入力に帰還させる帰還部とを備えたことを特徴とする。
【００１０】
【作用】
上記した手段により、入力信号の変動量が大きいとき若しくはノイズなどにより入力のエンベロープが乱されているときは、スルーレートが制限されるため、入力の振幅変動に対して出力が緩やかに追従し、入力信号の変動量が小さいときは、出力は入力のエンベロープ波形に正確に追従し、ＤＣオフセット量も小さくできる。
【００１１】
【実施例】
以下、この発明の実施例について図面を参照しながら詳細に説明する。
図１は、この発明の一実施例を示す回路図である。図１において、回転ヘッドの再生信号の入力される入力端子１１は、シングル入力差動出力アンプ１２の入力に接続する。シングル入力差動出力アンプ１２の差動出力はそれぞれトランジスタＱ11，Ｑ12のベースに接続する。トランジスタＱ11，Ｑ12の共通エミッタは電流源Ｉ11を介して接地する。トランジスタＱ11，Ｑ12の共通エミッタと電流源Ｉ11の接続点は、トランジスタＱ13のベースに接続する。トランジスタＱ13のコレクタはカレントミラーＣＭ11の入力に、カレントミラーＣＭ11の出力はトランジスタＱ14のコレクタ、トランジスタＱ15のベースに接続するとともにコンデンサＣ11を介して接地する。トランジスタＱ13，Ｑ14の共通エミッタは、電流源Ｉ12を介して接地する。トランジスタＱ14のベースとトランジスタＱ15のエミッタは電流源Ｉ13を介して接地する。トランジスタＱ15のエミッタは出力端子１３に接続する。
【００１２】
このように構成されたエンベロープ検波器は、入力端子１１に入力されたヘッド出力信号をシングル入力差動出力アンプ１２により差動変換し、その出力をトランジスタＱ11，Ｑ12により全波整流し、トランジスタＱ13〜Ｑ15，カレントミラーＣＭ11、電流源Ｉ12〜Ｉ13により構成されたボルテージフォロア回路内のコンデンサＣ11でピークホールドした後（入力信号の信号ピークに近い値に平滑した後）、トランジスタＱ15のエミッタから出力することにより、エンベロープ検波を行う。
【００１３】
この回路においては、コンデンサＣ11への充放電電流が電流源Ｉ12，トランジスタＱ15のベース電流とコンデンサＣ11で決まるため、図２（ａ）に示すように、入力信号の振幅変化が大きいときは、スルーレートが制限されているために、図２（ｂ）のｂｂのように緩やかな変化の出力になる。
【００１４】
入力振幅の変化点での出力信号波形は、コンデンサＣ11接続点のスルーレートで決まる。この場合、電流源Ｉ12の電流値を絞れば充放電時定数が大きくできるためＩＣ化にも適している。また入力振幅が小さいなど、入力信号がスルーレートで制限されないときはボルテージフォロアとして帰還がかかり、ＤＣオフセットは小さくなるため、比較器での切り換えの精度を向上できる。
【００１５】
この実施例では、全波整流出力を帰還型アンプで伝送し、そのスルーレートを制限するようにしたため、切り換え時のチャタリングを抑えることができ、かつＤＣオフセットも少ないためエンベロープ比較の精度も向上できる。
【００１６】
【発明の効果】
以上説明したように、この発明のエンベロープ検波器によれば、エンベロープ検波された信号を帰還型アンプで伝送し、そのスルーレートを制限するようにしたため、切り換え時のチャタリングを抑えることができるばかりか、ＤＣオフセットも少ないため比較の精度向上も図ることができる。
【図面の簡単な説明】
【図１】この発明のエンベロープ検波器の一実施例を説明するための回路図。
【図２】図１の入出力の信号状態を説明するための信号波形図。
【図３】従来のノイズレスピクチャーサーチに使用したエンベロープ比較回路を説明するための回路構成図。
【図４】従来のエンベロープ検波器を説明するための回路図。
【図５】図４の入出力の信号状態を説明するための信号波形図。
【符号の説明】
１１…入力端子、 １２…シングル入力差動出力アンプ、
Ｑ11〜Ｑ15…トランジスタ、 ＣＭ11…カレントミラー、
Ｉ12〜Ｉ13…電流源、 Ｃ11…コンデンサ。
【産業上の利用分野】
この発明は、ＶＴＲのノイズレスピクチャーサーチのために用いるエンベロープ検波器に関する。
【０００２】
【従来の技術】
ヘリカルスキャン方式のＶＴＲにおいては、ピクチャーサーチなどの特殊再生を行う際、回転磁気ヘッドがトラックを横切りながら再生を行うために、画面上にノイズバーが生じる。これを避けるため最近では、ダブルアジマスの各ヘッドから信号を出力し、この出力信号のエンベロープを比較し、この比較結果に応じて最適な出力信号を選択して再生出力とすることにより、ノイズ部分の信号の埋め込みを行い、ノイズバーをなくした、いわゆるノイズレスピクチャーサーチを行っている。
【０００３】
図３は、前記ダブルアジマスの各ヘッドからの出力信号の比較を行うための、エンベロープ比較回路のブロック図である。すなわちこの回路は、ダブルアジマスの各ヘッドからの出力信号を入力端子３１，３２に入力し、それぞれの入力信号をエンベロープ検波器３３、３４によりエンベロープ検波した後、比較器３５によりレベル比較を行い、出力端子３６から比較結果の出力を得る。この比較結果に基づき、ダブルアジマスヘッドからの出力信号を切り換えて出力することにより、トラックを横切るときに生じるノイズの発生を大幅に低減できる。
【０００４】
図４は、図３に使用される従来のエンベロープ検波器の回路図である。すなわち、回転ヘッドの再生信号の入力される入力端子４１は、シングル入力差動出力アンプ４２の入力に接続し、シングル入力差動出力アンプ４２の差動出力は、それぞれトランジスタＱ41，Ｑ42のベースに接続する。トランジスタＱ41，Ｑ42の共通エミッタは、抵抗Ｒ41とコンデンサＣ41を介して接地する。抵抗Ｒ41とコンデンサＣ41の接続点はトランジスタＱ43のベースに接続する。トランジスタＱ43エミッタは、電流源Ｉ41に接続するとともに出力端子４３に接続する。
【０００５】
この回路は、入力端子４１のヘッド出力信号を、シングル入力差動出力アンプ４２により差動変換し、その出力をトランジスタＱ41、Ｑ42により全波整流し、コンデンサＣ41によりピークホールドした後、トランジスタＱ 43のエミッタから出力することにより、エンベロープ検波を行うものである。
【０００６】
しかしながら、コンデンサＣ41への充電電流は抵抗Ｒ41とコンデンサＣ41の時定数で決まり、放電電流がトランジスタＱ43ベース電流とコンデンサＣ41とで決まる。そして図５に示すように、入力波形（ａ）の振幅の変化点ａａでの（ｂ）に示す出力波形は、充電時はＲＣ時定数のため速い立ち上がりを示す。一方ヘッド出力からの再生エンベロープ信号はノイズを含んでおり、特にトラックを横切るときなど出力振幅が大きく変化する点においては、そのノイズ分が増えてしまう。
【０００７】
このため、上記の時定数を小さく選ぶとエンベロープ出力がノイズに追従してしまい、図３の出力端子３６の出力信号にチャタリングが発生する。これにより、画面上に新たな信号切換ノイズが発生する、という問題があった。これを避けるためコンテンサＣ41を大きくすると、ＩＣ内蔵化が困難になる。また抵抗Ｒ41を大きくすると、定常的なＤＣレベルがトランジスタＱ43のベース電流と抵抗Ｒ41の積などで決まるため、比較するエンベロープ検波器３３，３４出力間のＤＣオフセットが大きくなる、などの問題もあった。
【０００８】
【発明が解決しようとする課題】
上記の従来のノイズレスピクチャーサーチに用いたエンベロープ検波器では、エンベロープ検波の充放電時定数を小さくするとチャタリングを起こし、時定数を大きくするとこの回路のＩＣ内蔵化が困難になるばかりか、ＤＣオフセットが増える、という欠点があった。
この発明は、ノイズレスピクチャーサーチに適した、エンベロープ検波器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るエンベロープ検波器は、回転磁気ヘッドの再生信号を全波整流する整流部と、第１の入力および第２の入力を備え、第１の入力と整流部の出力とが接続されて全波整流された再生信号を増幅する差動増幅部と、一端が差動増幅部の出力と接続されるとともに他端が接地され、差動増幅部の増幅出力をピークホールドしてエンベロープ検波し、かつ差動増幅部のスルーレートに基づき全波整流された再生信号の振幅変化に応じて差動増幅部の出力信号の変化を制限するキャパシタと、キャパシタが変換したエンベロープ検波信号を差動増幅部の第２の入力に帰還させる帰還部とを備えたことを特徴とする。
【００１０】
【作用】
上記した手段により、入力信号の変動量が大きいとき若しくはノイズなどにより入力のエンベロープが乱されているときは、スルーレートが制限されるため、入力の振幅変動に対して出力が緩やかに追従し、入力信号の変動量が小さいときは、出力は入力のエンベロープ波形に正確に追従し、ＤＣオフセット量も小さくできる。
【００１１】
【実施例】
以下、この発明の実施例について図面を参照しながら詳細に説明する。
図１は、この発明の一実施例を示す回路図である。図１において、回転ヘッドの再生信号の入力される入力端子１１は、シングル入力差動出力アンプ１２の入力に接続する。シングル入力差動出力アンプ１２の差動出力はそれぞれトランジスタＱ11，Ｑ12のベースに接続する。トランジスタＱ11，Ｑ12の共通エミッタは電流源Ｉ11を介して接地する。トランジスタＱ11，Ｑ12の共通エミッタと電流源Ｉ11の接続点は、トランジスタＱ13のベースに接続する。トランジスタＱ13のコレクタはカレントミラーＣＭ11の入力に、カレントミラーＣＭ11の出力はトランジスタＱ14のコレクタ、トランジスタＱ15のベースに接続するとともにコンデンサＣ11を介して接地する。トランジスタＱ13，Ｑ14の共通エミッタは、電流源Ｉ12を介して接地する。トランジスタＱ14のベースとトランジスタＱ15のエミッタは電流源Ｉ13を介して接地する。トランジスタＱ15のエミッタは出力端子１３に接続する。
【００１２】
このように構成されたエンベロープ検波器は、入力端子１１に入力されたヘッド出力信号をシングル入力差動出力アンプ１２により差動変換し、その出力をトランジスタＱ11，Ｑ12により全波整流し、トランジスタＱ13〜Ｑ15，カレントミラーＣＭ11、電流源Ｉ12〜Ｉ13により構成されたボルテージフォロア回路内のコンデンサＣ11でピークホールドした後（入力信号の信号ピークに近い値に平滑した後）、トランジスタＱ15のエミッタから出力することにより、エンベロープ検波を行う。
【００１３】
この回路においては、コンデンサＣ11への充放電電流が電流源Ｉ12，トランジスタＱ15のベース電流とコンデンサＣ11で決まるため、図２（ａ）に示すように、入力信号の振幅変化が大きいときは、スルーレートが制限されているために、図２（ｂ）のｂｂのように緩やかな変化の出力になる。
【００１４】
入力振幅の変化点での出力信号波形は、コンデンサＣ11接続点のスルーレートで決まる。この場合、電流源Ｉ12の電流値を絞れば充放電時定数が大きくできるためＩＣ化にも適している。また入力振幅が小さいなど、入力信号がスルーレートで制限されないときはボルテージフォロアとして帰還がかかり、ＤＣオフセットは小さくなるため、比較器での切り換えの精度を向上できる。
【００１５】
この実施例では、全波整流出力を帰還型アンプで伝送し、そのスルーレートを制限するようにしたため、切り換え時のチャタリングを抑えることができ、かつＤＣオフセットも少ないためエンベロープ比較の精度も向上できる。
【００１６】
【発明の効果】
以上説明したように、この発明のエンベロープ検波器によれば、エンベロープ検波された信号を帰還型アンプで伝送し、そのスルーレートを制限するようにしたため、切り換え時のチャタリングを抑えることができるばかりか、ＤＣオフセットも少ないため比較の精度向上も図ることができる。
【図面の簡単な説明】
【図１】この発明のエンベロープ検波器の一実施例を説明するための回路図。
【図２】図１の入出力の信号状態を説明するための信号波形図。
【図３】従来のノイズレスピクチャーサーチに使用したエンベロープ比較回路を説明するための回路構成図。
【図４】従来のエンベロープ検波器を説明するための回路図。
【図５】図４の入出力の信号状態を説明するための信号波形図。
【符号の説明】
１１…入力端子、 １２…シングル入力差動出力アンプ、
Ｑ11〜Ｑ15…トランジスタ、 ＣＭ11…カレントミラー、
Ｉ12〜Ｉ13…電流源、 Ｃ11…コンデンサ。
Claims (1)
- 回転磁気ヘッドの再生信号を全波整流する整流部と、
第１の入力および第２の入力を備え、前記第１の入力と前記整流部の出力とが接続されて前記全波整流された再生信号を増幅する差動増幅部と、
一端が前記差動増幅部の出力と接続されるとともに他端が接地され、前記差動増幅部の増幅出力をピークホールドしてエンベロープ検波し、かつ前記差動増幅部のスルーレートに基づき前記全波整流された再生信号の振幅変化に応じて前記差動増幅部の出力信号の変化を制限するキャパシタと、
前記キャパシタが変換した前記エンベロープ検波信号を前記差動増幅部の第２の入力に帰還させる帰還部と
を備えたことを特徴とするエンベロープ検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16816193A JP3930061B2 (ja) | 1993-07-07 | 1993-07-07 | エンベロープ検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16816193A JP3930061B2 (ja) | 1993-07-07 | 1993-07-07 | エンベロープ検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729108A JPH0729108A (ja) | 1995-01-31 |
| JP3930061B2 true JP3930061B2 (ja) | 2007-06-13 |
Family
ID=15862944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16816193A Expired - Fee Related JP3930061B2 (ja) | 1993-07-07 | 1993-07-07 | エンベロープ検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3930061B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10505498B2 (en) | 2017-10-24 | 2019-12-10 | Samsung Electro-Mechanics Co., Ltd. | Envelope tracking bias circuit and power amplifying device |
-
1993
- 1993-07-07 JP JP16816193A patent/JP3930061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729108A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6012826B2 (ja) | 受信回路 | |
| US4187537A (en) | Full-wave rectifier | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JP3930061B2 (ja) | エンベロープ検波器 | |
| US4621206A (en) | Level detector | |
| JPH0532948B2 (ja) | ||
| US6335948B1 (en) | Amplitude detector and equalizer | |
| US4318050A (en) | AM Detecting circuit | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JP2507014B2 (ja) | 自動利得制御回路 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| KR920007533Y1 (ko) | 전파 정류회로 | |
| US5239702A (en) | Tuning detector | |
| JPS637551A (ja) | エンベローブ出力装置 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| US5138273A (en) | FM demodulator | |
| JPS6153907B2 (ja) | ||
| JPS6248886A (ja) | 振幅検出回路 | |
| JPH0654224A (ja) | Ｍｏｓ技術で複合映像信号から同期信号を抽出するための回路 | |
| JPS6216009Y2 (ja) | ||
| JPH05110395A (ja) | ２値化しきい値設定回路 | |
| JPS58141411A (ja) | 磁気記録装置の振幅検出回路 | |
| JPH10261929A (ja) | 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ | |
| JPS5846115B2 (ja) | クランプ回路 | |
| JPH05268006A (ja) | パルス検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
| LAPS | Cancellation because of no payment of annual fees |