JPH10261929A - 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ - Google Patents
制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザInfo
- Publication number
- JPH10261929A JPH10261929A JP9066452A JP6645297A JPH10261929A JP H10261929 A JPH10261929 A JP H10261929A JP 9066452 A JP9066452 A JP 9066452A JP 6645297 A JP6645297 A JP 6645297A JP H10261929 A JPH10261929 A JP H10261929A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- limiting
- logarithmic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】制限増幅器における振幅制限増幅回路側の増幅
出力信号と、等倍増幅回路側の増幅出力信号とをワイヤ
ードＯＲ接続したことに伴う高域特性の影響を改善した
制限増幅回路及びこれを用いた対数増幅器並びにスペク
トラムアナライザ。 【解決手段】入力交流信号を受けて、所定増幅度で増幅
し、所定の出力振幅に制限して出力する振幅制限アンプ
と、入力交流信号を受けて、等倍の増幅度となる電流信
号に変換して出力する等倍アンプと、該振幅制限アンプ
の電圧信号を負荷抵抗の一端から供給し、該等倍アンプ
の電流信号を負荷抵抗の他端から電流印加し、両信号を
加算して出力する加算部とする。
出力信号と、等倍増幅回路側の増幅出力信号とをワイヤ
ードＯＲ接続したことに伴う高域特性の影響を改善した
制限増幅回路及びこれを用いた対数増幅器並びにスペク
トラムアナライザ。 【解決手段】入力交流信号を受けて、所定増幅度で増幅
し、所定の出力振幅に制限して出力する振幅制限アンプ
と、入力交流信号を受けて、等倍の増幅度となる電流信
号に変換して出力する等倍アンプと、該振幅制限アンプ
の電圧信号を負荷抵抗の一端から供給し、該等倍アンプ
の電流信号を負荷抵抗の他端から電流印加し、両信号を
加算して出力する加算部とする。
Description
【０００１】
【発明の属する技術分野】この発明は、対数変換用に使
用される制限増幅器の広帯域化、及びこれを用いる対数
増幅器並びにスペクトラムアナライザに関する。
用される制限増幅器の広帯域化、及びこれを用いる対数
増幅器並びにスペクトラムアナライザに関する。
【０００２】
【従来の技術】従来技術例について図３の制限増幅器の
回路図と、図４の制限増幅器の原理構成図と、図５の対
数増幅器の構成図例を示して説明する。尚、図５の対数
増幅器の構成の詳細は特開平７−３２１５８２号公報
「対数増幅回路」に開示されている。
回路図と、図４の制限増幅器の原理構成図と、図５の対
数増幅器の構成図例を示して説明する。尚、図５の対数
増幅器の構成の詳細は特開平７−３２１５８２号公報
「対数増幅回路」に開示されている。
【０００３】本構成の対数増幅器は、入力交流信号レベ
ルを対数レベルに近い形態に変換して出力する対数圧縮
用の増幅器である。一構成例は、図５に示すように６段
の制限増幅器２１〜２６と、ＢＰＦ７２と、検波部７４
と、ＡＤ変換器７６と、対数目盛補正部７８と、対数補
正テーブル７９とで成る。
ルを対数レベルに近い形態に変換して出力する対数圧縮
用の増幅器である。一構成例は、図５に示すように６段
の制限増幅器２１〜２６と、ＢＰＦ７２と、検波部７４
と、ＡＤ変換器７６と、対数目盛補正部７８と、対数補
正テーブル７９とで成る。
【０００４】制限増幅器２１〜２６の各内部構成は、図
４に示すように、アンプ８１と、リミット電圧８２と、
加算器８３とで成る。アンプ８１は、例えば増幅度Ａｖ
＝１０ｄＢの制限付き増幅器（ゲイン・リミッタアン
プ）である。この制限付き増幅器の動作は、第１に、入
力交流信号Ｖiを受けてこのアンプ８１で増幅した出力
レベルのピーク値がリミット電圧８２値（例えば０．５
ｖ）以下の場合は、通常の１０ｄＢのリニア増幅器とし
て動作する。第２に、このアンプ８１で増幅した出力レ
ベルの正負ピーク値がリミット電圧８２値以上の波形部
分は、リミット電圧８２値である±０．５ｖに振幅制限
されて出力される。
４に示すように、アンプ８１と、リミット電圧８２と、
加算器８３とで成る。アンプ８１は、例えば増幅度Ａｖ
＝１０ｄＢの制限付き増幅器（ゲイン・リミッタアン
プ）である。この制限付き増幅器の動作は、第１に、入
力交流信号Ｖiを受けてこのアンプ８１で増幅した出力
レベルのピーク値がリミット電圧８２値（例えば０．５
ｖ）以下の場合は、通常の１０ｄＢのリニア増幅器とし
て動作する。第２に、このアンプ８１で増幅した出力レ
ベルの正負ピーク値がリミット電圧８２値以上の波形部
分は、リミット電圧８２値である±０．５ｖに振幅制限
されて出力される。
【０００５】加算器８３は、前記アンプ８１で増幅した
出力信号と、増幅度１倍の入力交流信号Ｖiの両者を加
算して出力する。
出力信号と、増幅度１倍の入力交流信号Ｖiの両者を加
算して出力する。
【０００６】また、各制限増幅器２１〜２６毎のリミッ
ト電圧８２は、例えば１０ｄＢ単位の対数変換機能を実
現する場合、初段からのリミット電圧値は、例えば０．
５ｖ、１ｖ、１．５ｖ、２ｖ、２．５ｖ、３ｖのリミッ
ト電圧値とする。このように０．５ｖ単位に増加するよ
うに各増幅段のリミット電圧８２の値を与えることで、
対数変換に近似した増幅変換が実現される。図５に示す
後段の対数目盛補正部は、この対数近似データを受けて
対数補正テーブル７９により最終的に所望の対数リニア
リティに補正したデータＬdataを出力する。
ト電圧８２は、例えば１０ｄＢ単位の対数変換機能を実
現する場合、初段からのリミット電圧値は、例えば０．
５ｖ、１ｖ、１．５ｖ、２ｖ、２．５ｖ、３ｖのリミッ
ト電圧値とする。このように０．５ｖ単位に増加するよ
うに各増幅段のリミット電圧８２の値を与えることで、
対数変換に近似した増幅変換が実現される。図５に示す
後段の対数目盛補正部は、この対数近似データを受けて
対数補正テーブル７９により最終的に所望の対数リニア
リティに補正したデータＬdataを出力する。
【０００７】次に制限増幅器２１〜２６の具体的な内部
回路図を図３に示して説明する。ここで入力される交流
信号の周波数帯は数十ＭＨｚである。しかし制限増幅器
では上述説明の振幅制限に伴う高調波が生じる。この歪
み信号の中で３次高調波程度の周波数までフラットな増
幅特性が要求される。この結果、例えば１００ＭＨｚ以
上迄のフラットな制限増幅回路が要求される。
回路図を図３に示して説明する。ここで入力される交流
信号の周波数帯は数十ＭＨｚである。しかし制限増幅器
では上述説明の振幅制限に伴う高調波が生じる。この歪
み信号の中で３次高調波程度の周波数までフラットな増
幅特性が要求される。この結果、例えば１００ＭＨｚ以
上迄のフラットな制限増幅回路が要求される。
【０００８】制限増幅器の構成は、図３に示すように、
トランジスタＱ１〜Ｑ４、定電流回路Ｉ１、Ｉ２、コン
デンサＣ１、Ｃ２、抵抗Ｒ１、Ｒ２、Ｒｅ１、Ｒｅ２、
Ｒｃ１、Ｒｃ２とで成る。この構成で、トランジスタＱ
２、Ｑ３、定電流回路Ｉ１、抵抗Ｒｃ１、Ｒｃ２が所定
振幅制限付き増幅回路部分であり、トランジスタＱ１、
Ｑ４、定電流回路Ｉ２、抵抗Ｒｅ１、Ｒｅ２、Ｒｃ１、
Ｒｃ２が等倍増幅回路部分である。ここで、抵抗Ｒｃ
１、Ｒｃ２は両増幅回路に共通の負荷抵抗として使用さ
れる結果、図４に示す加算器８３に相当する。尚、コン
デンサＣ１、Ｃ２は一般的な交流結合用コンデンサであ
り、抵抗Ｒ１、Ｒ２はＧＮＤ間の直流バイアス用抵抗で
ある。定電流回路Ｉ１は図４に示すリミット電圧８２値
に相当させる為のものであり、所定振幅に制限するよう
に定電流値を設定しておく。また定電流回路Ｉ２は抵抗
Ｒｅ１、Ｒｅ２と共に増幅度１倍となるように所定条件
に設定しておく。
トランジスタＱ１〜Ｑ４、定電流回路Ｉ１、Ｉ２、コン
デンサＣ１、Ｃ２、抵抗Ｒ１、Ｒ２、Ｒｅ１、Ｒｅ２、
Ｒｃ１、Ｒｃ２とで成る。この構成で、トランジスタＱ
２、Ｑ３、定電流回路Ｉ１、抵抗Ｒｃ１、Ｒｃ２が所定
振幅制限付き増幅回路部分であり、トランジスタＱ１、
Ｑ４、定電流回路Ｉ２、抵抗Ｒｅ１、Ｒｅ２、Ｒｃ１、
Ｒｃ２が等倍増幅回路部分である。ここで、抵抗Ｒｃ
１、Ｒｃ２は両増幅回路に共通の負荷抵抗として使用さ
れる結果、図４に示す加算器８３に相当する。尚、コン
デンサＣ１、Ｃ２は一般的な交流結合用コンデンサであ
り、抵抗Ｒ１、Ｒ２はＧＮＤ間の直流バイアス用抵抗で
ある。定電流回路Ｉ１は図４に示すリミット電圧８２値
に相当させる為のものであり、所定振幅に制限するよう
に定電流値を設定しておく。また定電流回路Ｉ２は抵抗
Ｒｅ１、Ｒｅ２と共に増幅度１倍となるように所定条件
に設定しておく。
【０００９】ところで本回路においては、上述したよう
に高周波領域までフラットな増幅特性が要求されるが難
点がある。即ち、トランジスタＱ２、Ｑ３による所定振
幅制限付き増幅器の出力と、トランジスタＱ１、Ｑ４に
よる等倍増幅回路の出力端がワイヤードＯＲ接続してい
ることにより、図６に示す対数近似した出力レベル・周
波数特性９１に示すように振幅制限が動作しない小振幅
では周波数特性が良いが、振幅制限が働く大振幅では周
波数特性９１に示すようにワイヤードＯＲ接続の影響を
受けて高域特性の悪化となってしまう。このように入力
信号レベルの大小により周波数特性が大きく変動するこ
とは図５に示す対数目盛補正部７８での補正が難しくな
り対数変換装置の誤差要因となり得るので好ましくな
い。
に高周波領域までフラットな増幅特性が要求されるが難
点がある。即ち、トランジスタＱ２、Ｑ３による所定振
幅制限付き増幅器の出力と、トランジスタＱ１、Ｑ４に
よる等倍増幅回路の出力端がワイヤードＯＲ接続してい
ることにより、図６に示す対数近似した出力レベル・周
波数特性９１に示すように振幅制限が動作しない小振幅
では周波数特性が良いが、振幅制限が働く大振幅では周
波数特性９１に示すようにワイヤードＯＲ接続の影響を
受けて高域特性の悪化となってしまう。このように入力
信号レベルの大小により周波数特性が大きく変動するこ
とは図５に示す対数目盛補正部７８での補正が難しくな
り対数変換装置の誤差要因となり得るので好ましくな
い。
【００１０】
【発明が解決しようとする課題】そこで、本発明が解決
しようとする課題は、制限増幅器において、振幅制限増
幅回路側の増幅出力信号と、等倍増幅回路側の増幅出力
信号とをワイヤードＯＲ接続したことに伴う高域特性の
悪化を改善した制限増幅回路及びこれを用いた対数増幅
器並びにスペクトラムアナライザの実現することであ
る。
しようとする課題は、制限増幅器において、振幅制限増
幅回路側の増幅出力信号と、等倍増幅回路側の増幅出力
信号とをワイヤードＯＲ接続したことに伴う高域特性の
悪化を改善した制限増幅回路及びこれを用いた対数増幅
器並びにスペクトラムアナライザの実現することであ
る。
【００１１】
【課題を解決するための手段】第１図と第２図は、本発
明に係る解決手段を示している。第１に、上記課題を解
決するために、本発明の構成では、入力交流信号Ｖiを
受けて、所定増幅度で増幅し、所定の出力振幅に正負ピ
ーク電圧を制限して出力する振幅制限アンプ１０を設
け、入力交流信号Ｖiを受けて、等倍の増幅度となる電
流信号Ｉｅ５に変換して出力する等倍アンプ２０を設
け、振幅制限アンプ１０の電圧信号Ｖ１１を負荷抵抗Ｒ
ｅ３の一端から供給し、等倍アンプ２０の電流信号Ｉｅ
５を負荷抵抗Ｒｅ３の他端から電流印加し、両信号を加
算して出力する加算部３０を設ける構成手段とする。
明に係る解決手段を示している。第１に、上記課題を解
決するために、本発明の構成では、入力交流信号Ｖiを
受けて、所定増幅度で増幅し、所定の出力振幅に正負ピ
ーク電圧を制限して出力する振幅制限アンプ１０を設
け、入力交流信号Ｖiを受けて、等倍の増幅度となる電
流信号Ｉｅ５に変換して出力する等倍アンプ２０を設
け、振幅制限アンプ１０の電圧信号Ｖ１１を負荷抵抗Ｒ
ｅ３の一端から供給し、等倍アンプ２０の電流信号Ｉｅ
５を負荷抵抗Ｒｅ３の他端から電流印加し、両信号を加
算して出力する加算部３０を設ける構成手段とする。
【００１２】第７図は、本発明に係る他の解決手段を示
している。第２に、上記課題を解決するために、本発明
の構成では、入力交流信号Ｖiを受けて、所定増幅度で
増幅し、所定の出力振幅に正負ピーク電圧を制限して出
力し、振幅制限アンプ１０の増幅用トランジスタＱ１、
Ｑ２と負荷抵抗Ｒｃ１、Ｒｃ２間に、増幅用トランジス
タＱ１、Ｑ２のコレクタ−ベース間の接合容量に伴う帰
還影響を低減するトランジスタＱ７、Ｑ８を追加して挿
入した振幅制限アンプ１０を設け、入力交流信号Ｖiを
受けて、等倍の増幅度となる電流信号Ｉｅ５に変換して
出力し、等倍アンプ２０の増幅用トランジスタＱ５と負
荷抵抗Ｒｅ３間に、トランジスタＱ５のコレクタ−ベー
ス間の接合容量に伴う帰還影響を低減するトランジスタ
Ｑ６を追加して挿入した等倍アンプ２０を設け、振幅制
限アンプ１０の電圧信号Ｖ１１を負荷抵抗Ｒｅ３の一端
から供給し、等倍アンプ２０の電流信号Ｉｅ５を負荷抵
抗Ｒｅ３の他端から電流印加し、両信号を加算して出力
する加算部を設ける構成手段とする。これにより、高周
波特性をより改善した制限増幅回路を実現する。
している。第２に、上記課題を解決するために、本発明
の構成では、入力交流信号Ｖiを受けて、所定増幅度で
増幅し、所定の出力振幅に正負ピーク電圧を制限して出
力し、振幅制限アンプ１０の増幅用トランジスタＱ１、
Ｑ２と負荷抵抗Ｒｃ１、Ｒｃ２間に、増幅用トランジス
タＱ１、Ｑ２のコレクタ−ベース間の接合容量に伴う帰
還影響を低減するトランジスタＱ７、Ｑ８を追加して挿
入した振幅制限アンプ１０を設け、入力交流信号Ｖiを
受けて、等倍の増幅度となる電流信号Ｉｅ５に変換して
出力し、等倍アンプ２０の増幅用トランジスタＱ５と負
荷抵抗Ｒｅ３間に、トランジスタＱ５のコレクタ−ベー
ス間の接合容量に伴う帰還影響を低減するトランジスタ
Ｑ６を追加して挿入した等倍アンプ２０を設け、振幅制
限アンプ１０の電圧信号Ｖ１１を負荷抵抗Ｒｅ３の一端
から供給し、等倍アンプ２０の電流信号Ｉｅ５を負荷抵
抗Ｒｅ３の他端から電流印加し、両信号を加算して出力
する加算部を設ける構成手段とする。これにより、高周
波特性をより改善した制限増幅回路を実現する。
【００１３】第５図は、本発明に係る解決手段を示して
いる。第３に、上記課題を解決するために、本発明の構
成では、上述制限増幅器を設け、制限増幅器を複数使用
し、これを直列接続し、各制限増幅段の出力振幅制限値
を対数変換される出力振幅制限値に条件設定して、入力
交流信号Ｖiを対数近似に変換する構成手段とする。こ
れにより、対数近似の変換回路において、高周波特性を
改善した対数増幅器を実現できる。
いる。第３に、上記課題を解決するために、本発明の構
成では、上述制限増幅器を設け、制限増幅器を複数使用
し、これを直列接続し、各制限増幅段の出力振幅制限値
を対数変換される出力振幅制限値に条件設定して、入力
交流信号Ｖiを対数近似に変換する構成手段とする。こ
れにより、対数近似の変換回路において、高周波特性を
改善した対数増幅器を実現できる。
【００１４】また、被測定周波数信号を基準信号で周波
数掃引して中間周波数に変換した中間周波数信号を受け
て、上述対数増幅回路を設けて、対数信号に変換する構
成手段がある。これにより、対数近似の変換を改善した
対数増幅器によるスペクトラムアナライザを実現でき
る。
数掃引して中間周波数に変換した中間周波数信号を受け
て、上述対数増幅回路を設けて、対数信号に変換する構
成手段がある。これにより、対数近似の変換を改善した
対数増幅器によるスペクトラムアナライザを実現でき
る。
【００１５】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
例と共に図面を参照して詳細に説明する。
【００１６】本発明実施例について図１の制限増幅器の
回路図と、図２の制限増幅器の原理構成図を示して説明
する。制限増幅器の原理構成は、図２に示すように、振
幅制限アンプ１０と等倍アンプ２０と加算部３０とで成
り、基本構成は従来と同様であるが、加算部３０の加算
手段が異なる。即ち振幅制限アンプ１０と等倍アンプ２
０とが干渉しない回路方式としている。
回路図と、図２の制限増幅器の原理構成図を示して説明
する。制限増幅器の原理構成は、図２に示すように、振
幅制限アンプ１０と等倍アンプ２０と加算部３０とで成
り、基本構成は従来と同様であるが、加算部３０の加算
手段が異なる。即ち振幅制限アンプ１０と等倍アンプ２
０とが干渉しない回路方式としている。
【００１７】本発明の制限増幅器の具体的な回路図は、
図１に示すように、トランジスタＱ１〜Ｑ５、定電流回
路Ｉ１、コンデンサＣ１、Ｃ２、抵抗Ｒ１、Ｒｂ５、Ｒ
ｇ５、Ｒｅ３〜Ｒｅ５、Ｒｃ１、Ｒｃ２とで成る。この
構成で一方の振幅制限アンプ１０は、トランジスタＱ
１、Ｑ２、定電流回路Ｉ１、コンデンサＣ１、抵抗Ｒ
１、Ｒｃ１、Ｒｃ２とで成り、他方の等倍アンプ２０
は、トランジスタＱ５、コンデンサＣ２、抵抗Ｒｂ５、
Ｒｇ５、Ｒｅ３、Ｒｅ５とで成り、加算部３０は、トラ
ンジスタＱ３、Ｑ４、抵抗Ｒｅ３、Ｒｅ４とで成る。
図１に示すように、トランジスタＱ１〜Ｑ５、定電流回
路Ｉ１、コンデンサＣ１、Ｃ２、抵抗Ｒ１、Ｒｂ５、Ｒ
ｇ５、Ｒｅ３〜Ｒｅ５、Ｒｃ１、Ｒｃ２とで成る。この
構成で一方の振幅制限アンプ１０は、トランジスタＱ
１、Ｑ２、定電流回路Ｉ１、コンデンサＣ１、抵抗Ｒ
１、Ｒｃ１、Ｒｃ２とで成り、他方の等倍アンプ２０
は、トランジスタＱ５、コンデンサＣ２、抵抗Ｒｂ５、
Ｒｇ５、Ｒｅ３、Ｒｅ５とで成り、加算部３０は、トラ
ンジスタＱ３、Ｑ４、抵抗Ｒｅ３、Ｒｅ４とで成る。
【００１８】一方の振幅制限アンプ１０は、独立した一
般的な差動アンプで成り、かつ所定の正負ピークを振幅
制限する振幅制限付き増幅器である。即ち、入力信号Ｖ
ｉを受けて所定増幅度倍Ａｖで増幅し、振幅制限した出
力電圧を、負荷抵抗Ｒｃ１側から加算用のトランジスタ
Ｑ３のベース入力端へ供給している。加算用の負荷抵抗
Ｒｅ３には独立した電圧信号Ｖ１１を供給する。
般的な差動アンプで成り、かつ所定の正負ピークを振幅
制限する振幅制限付き増幅器である。即ち、入力信号Ｖ
ｉを受けて所定増幅度倍Ａｖで増幅し、振幅制限した出
力電圧を、負荷抵抗Ｒｃ１側から加算用のトランジスタ
Ｑ３のベース入力端へ供給している。加算用の負荷抵抗
Ｒｅ３には独立した電圧信号Ｖ１１を供給する。
【００１９】他方の等倍アンプ２０は、独立した１倍増
幅器であり、エミッタ抵抗Ｒｅ５とコレクタ側負荷抵抗
Ｒｅ３が等倍の反転出力となるようにほぼ同一抵抗値を
使用する。即ち、入力信号ＶｉをトランジスタＱ５のベ
ース入力端で受けて、エミッタ抵抗Ｒｅ５により、電流
信号Ｉｅ５に変換し、この電流がコレクタ側の負荷抵抗
Ｒｅ３の電流として供給される。
幅器であり、エミッタ抵抗Ｒｅ５とコレクタ側負荷抵抗
Ｒｅ３が等倍の反転出力となるようにほぼ同一抵抗値を
使用する。即ち、入力信号ＶｉをトランジスタＱ５のベ
ース入力端で受けて、エミッタ抵抗Ｒｅ５により、電流
信号Ｉｅ５に変換し、この電流がコレクタ側の負荷抵抗
Ｒｅ３の電流として供給される。
【００２０】加算部３０は、上述振幅制限アンプ１０の
電圧信号Ｖ１１と等倍アンプ２０の電流信号Ｉｅ５を負
荷抵抗Ｒｅ３により両者加算した後、エミッタホロワ用
のトランジスタＱ４でバッファして出力する。尚、トラ
ンジスタＱ４と抵抗Ｒｅ４とによるバッファ回路が不要
な場合には、所望によりこのバッファ回路を削除した構
成としても良い。
電圧信号Ｖ１１と等倍アンプ２０の電流信号Ｉｅ５を負
荷抵抗Ｒｅ３により両者加算した後、エミッタホロワ用
のトランジスタＱ４でバッファして出力する。尚、トラ
ンジスタＱ４と抵抗Ｒｅ４とによるバッファ回路が不要
な場合には、所望によりこのバッファ回路を削除した構
成としても良い。
【００２１】尚、上記実施例の図１に示す制限増幅器の
回路に対して、図７に示すようにトランジスタＱ１、Ｑ
２のコレクタ−ベース間の接合容量に伴う帰還影響を低
減する為に、トランジスタＱ１、Ｑ２と負荷抵抗Ｒｃ
１、Ｒｃ２間にトランジスタＱ７、Ｑ８を追加して挿入
し、所定の直流電圧でベース端をバイアスすることで、
コレクタ−ベース間の接合容量に伴う帰還影響を低減す
る回路構成としても良い。更に同様にして、トランジス
タＱ５と負荷抵抗Ｒｅ３間にトランジスタＱ６を追加し
て挿入し、コレクタ−ベース間の接合容量に伴う帰還影
響を低減する回路構成としても良い。この回路構成の場
合は、更なる高域特性の改善利点が得られる。
回路に対して、図７に示すようにトランジスタＱ１、Ｑ
２のコレクタ−ベース間の接合容量に伴う帰還影響を低
減する為に、トランジスタＱ１、Ｑ２と負荷抵抗Ｒｃ
１、Ｒｃ２間にトランジスタＱ７、Ｑ８を追加して挿入
し、所定の直流電圧でベース端をバイアスすることで、
コレクタ−ベース間の接合容量に伴う帰還影響を低減す
る回路構成としても良い。更に同様にして、トランジス
タＱ５と負荷抵抗Ｒｅ３間にトランジスタＱ６を追加し
て挿入し、コレクタ−ベース間の接合容量に伴う帰還影
響を低減する回路構成としても良い。この回路構成の場
合は、更なる高域特性の改善利点が得られる。
【００２２】尚、上述回路例ではトランジスタ素子を使
用した具体回路例で説明していたが、ＦＥＴを使用した
回路としても良く、同様にして実施できることは明らか
である。
用した具体回路例で説明していたが、ＦＥＴを使用した
回路としても良く、同様にして実施できることは明らか
である。
【００２３】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述発明の構成によれば、振
幅制限アンプ１０側と等倍アンプ２０側の回路を独立し
た回路としたことにより、等倍アンプ２０側において振
幅制限アンプ１０の影響が無くなるので、図６に示す周
波数特性９２に近似した周波数特性が得られる。この結
果、従来よりも高域特性の改善された制限増幅回路が実
現される利点が得られる。また、これを用いる対数増幅
器の対数変換の精度向上が容易になる利点が得られる。
あるいは、より高い周波数信号での適用が可能となる利
点が得られる。
記載される効果を奏する。上述発明の構成によれば、振
幅制限アンプ１０側と等倍アンプ２０側の回路を独立し
た回路としたことにより、等倍アンプ２０側において振
幅制限アンプ１０の影響が無くなるので、図６に示す周
波数特性９２に近似した周波数特性が得られる。この結
果、従来よりも高域特性の改善された制限増幅回路が実
現される利点が得られる。また、これを用いる対数増幅
器の対数変換の精度向上が容易になる利点が得られる。
あるいは、より高い周波数信号での適用が可能となる利
点が得られる。
【図１】 本発明の、制限増幅器の回路図例である。
【図２】 本発明の、制限増幅器の原理構成図である。
【図３】 従来の、制限増幅器の回路図例である。
【図４】 従来の、制限増幅器の原理構成図である。
【図５】 対数増幅器の構成例である。
【図６】 制限増幅器の出力レベル・周波数特性図例で
ある。
ある。
【図７】 本発明の、制限増幅器の他の回路図例であ
る。
る。
Ｃ１，Ｃ２ コンデンサ Ｉ１，Ｉ２ 定電流回路 Ｑ１〜Ｑ８ トランジスタ Ｒ１，Ｒ２，Ｒｃ１，Ｒｃ２，Ｒｅ１〜Ｒｅ５，Ｒｂ
５，Ｒｇ５ 抵抗 １０ 振幅制限アンプ ２０ 等倍アンプ ２１〜２６ 制限増幅器 ３０ 加算部 ７４ 検波部 ７６ ＡＤ変換器 ７８ 対数目盛補正部 ７９ 対数補正テーブル ８１ アンプ ８２ リミット電圧 ８３ 加算器
５，Ｒｇ５ 抵抗 １０ 振幅制限アンプ ２０ 等倍アンプ ２１〜２６ 制限増幅器 ３０ 加算部 ７４ 検波部 ７６ ＡＤ変換器 ７８ 対数目盛補正部 ７９ 対数補正テーブル ８１ アンプ ８２ リミット電圧 ８３ 加算器
Claims (5)
- 【請求項１】 入力交流信号を対数近似に変換する回路
において、 入力交流信号を受けて、所定増幅度で増幅し、所定の出
力振幅に制限して出力する振幅制限アンプと、 入力交流信号を受けて、等倍の増幅度となる電流信号に
変換して出力する等倍アンプと、 該振幅制限アンプの電圧信号を負荷抵抗の一端から供給
し、該等倍アンプの電流信号を負荷抵抗の他端から電流
印加し、両信号を加算して出力する加算部と、 以上を具備することを特徴とした制限増幅器。 - 【請求項２】 入力交流信号を対数近似に変換する回路
において、 入力交流信号を受けて、所定増幅度で増幅し、所定の出
力振幅に制限して出力し、振幅制限アンプの増幅用トラ
ンジスタと負荷抵抗間に、該増幅用トランジスタのコレ
クタ−ベース間の接合容量に伴う帰還影響を低減するト
ランジスタを追加挿入した振幅制限アンプと、 入力交流信号を受けて、等倍の増幅度となる電流信号に
変換して出力し、等倍アンプの増幅用トランジスタと負
荷抵抗間に、該トランジスタのコレクタ−ベース間の接
合容量に伴う帰還影響を低減するトランジスタを追加挿
入した等倍アンプと、 該振幅制限アンプの電圧信号を負荷抵抗の一端から供給
し、該等倍アンプの電流信号を負荷抵抗の他端から電流
印加し、両信号を加算して出力する加算部と、 以上を具備することを特徴とした制限増幅器。 - 【請求項３】 入力交流信号を対数近似変換する回路に
おいて、 請求項１記載の制限増幅器と、 該制限増幅器を複数使用し、これを直列接続し、 各制限増幅段の出力振幅制限条件は、対数変換される所
定出力振幅制限値に条件設定し、 以上を具備することを特徴とした対数増幅器。 - 【請求項４】 入力交流信号を対数近似変換する回路に
おいて、 請求項２記載の制限増幅器と、 該制限増幅器を複数使用し、これを直列接続し、 各制限増幅段の出力振幅制限条件は、対数変換される所
定出力振幅制限値に条件設定し、 以上を具備することを特徴とした対数増幅器。 - 【請求項５】 被測定周波数信号を周波数掃引して中間
周波数に変換した中間周波数信号を受けて、対数信号に
変換するスペクトラムアナライザにおいて、 請求項３あるいは４記載の対数増幅器を使用して構成し
たことを特徴とするスペクトラムアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9066452A JPH10261929A (ja) | 1997-03-19 | 1997-03-19 | 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9066452A JPH10261929A (ja) | 1997-03-19 | 1997-03-19 | 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261929A true JPH10261929A (ja) | 1998-09-29 |
Family
ID=13316190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9066452A Pending JPH10261929A (ja) | 1997-03-19 | 1997-03-19 | 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110266282A (zh) * | 2019-05-31 | 2019-09-20 | 中国电子科技集团公司第二十四研究所 | 一种可变增益的双极性脉冲放大器 |
-
1997
- 1997-03-19 JP JP9066452A patent/JPH10261929A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110266282A (zh) * | 2019-05-31 | 2019-09-20 | 中国电子科技集团公司第二十四研究所 | 一种可变增益的双极性脉冲放大器 |
| CN110266282B (zh) * | 2019-05-31 | 2022-05-06 | 中国电子科技集团公司第二十四研究所 | 一种可变增益的双极性脉冲放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579397A (en) | Amplifier device for a condenser microphone | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US20050001687A1 (en) | Power amplifier module with distortion compensation | |
| JPH04217106A (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| JPS60105320A (ja) | レベル変換回路 | |
| US6778013B1 (en) | Buffer amplifier structures with enhanced linearity | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JPH05206758A (ja) | 差動入力部および１電源を備え、周波数補償用キャパシタンスを有する計測用集積増幅器 | |
| CN109831167B (zh) | 一种前置放大器电路及芯片 | |
| JPH10261929A (ja) | 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ | |
| JP2516706B2 (ja) | アンプ | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP3151376B2 (ja) | フィルタ回路 | |
| TW201916597A (zh) | 類比至數位轉換器 | |
| JP3992512B2 (ja) | 電子回路装置 | |
| JP3332724B2 (ja) | 差動増幅装置 | |
| JP3099679B2 (ja) | 低域ろ波回路 | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JPS63142712A (ja) | フイルタ回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPH09326644A (ja) | 増幅回路 | |
| JPH0327622A (ja) | Ｕ／ｂ変換回路 | |
| JPH05226949A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |