JPS6216009Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は検波回路に係り、複数個のトランジス
タを用いることにより、極めて直線性よく検波し
た信号を出力しうる検波回路を提供することを目
的とする。

従来の検波回路の一例として、ダイオードを用
いた包絡線検波回路が知られている。しかし、こ
の検波回路は温度によりダイオードの特性が変化
するため、温度変化により整流特性が変化すると
いう欠点があつた。また上記の検波回路は入力交
流信号が極めて小レベルである場合や、ダイナミ
ツクレンジの大なる信号である場合には、ダイオ
ード特性からもわかるように直線的な検波動作を
行ない得なかつた。

本考案は上記の欠点を除去したものであり、以
下図面と共にその各実施例について説明する。

第１図は本考案になる検波回路の第１実施例の
具体的回路図を示す。同図中、１は入力端子、２
は出力端子で、入力端子１は直流阻止用コンデン
サC₁を介してNPNトランジスタX₁のベースに接
続されている。トランジスタX₁のコレクタ、エ
ミツタはNPNトランジスタX₂のコレクタ、エミ
ツタに並列接続されている。更にトランジスタ
X₁，X₂のコレクタは直流電源＋Ｖ_cc入力端子に直
接接続（直結）されている。トランジスタX₁の
ベースは、直流電源電圧＋Ｖ_cc入力端子から直列
に接続された抵抗R₁，R₂を介して直流バイアス
されており、またトランジスタX₂のベースは抵
抗R₁、この抵抗R₁と接地間に接続された抵抗
R₃、及び抵抗R₁，R₂，R₃の共通接続点とトラン
ジスタX₂のベースとの間に接続された抵抗R₄と
によりトランジスタX₁と同一の直流バイアスが
与えられると同時に、トランジスタX₂のベース
はコンデンサC₂により交流的にグラウンドにバ
イパスされている。更にトランジスタX₁，X₂の
エミツタは抵抗R₅を介して接地される一方、出
力端子２に接続されている。従つてトランジスタ
X₂はX₁に温度補償されたバイアスを与えてい
る。

また、抵抗R₂，R₄によつて、トランジスタ
X₁，X₂の各ベース・エミツタ間電圧Ｖ_BEのバラ
ツキが吸収される。

すなわち、例えば、トランジスタX₁のベー
ス・エミツタ間の電圧Ｖ_BE1とトランジスタX₂の
ベース・エミツタ間の電圧Ｖ_BE2とが、Ｖ_BE1＞Ｖ
_BE2の関係になつたとしても、トランジスタX₁，
X₂のベース電位E₁，E₃が直流的にE₁＞E₃の関係
となるだけで、どちらのトランジスタもカツトオ
フされないので、これらのトランジスタX₁，X₂
のＶ_BEのバラツキは或る程度吸収される。

もし、抵抗R₂，R₄がないとすると、E₁＝E₃と
なつてしまいＶ_BEのバラツキは吸収できず、Ｖ_BE
の小さい方のトランジスタが支配的となり、よつ
て、歪が発生する。

次に上記の構成の本実施例回路の動作について
説明する。入力端子１より入来した交流信号は直
流阻止用コンデンサC₁を通してトランジスタX₁
のベースに印加される。ここで、トランジスタ
X₁のベース電位をE₁、トランジスタX₁とX₂のエ
ミツタ電位をE₂、トランジスタX₃のベース電位
をE₃とすると、入力交流信号がそのゼロクロス
レベルより大なる期間ではE₁＞E₃となり、トラ
ンジスタX₁のベース・エミツタ間は順方向にバ
イアスされるため、出力端子２に入力交流信号が
導かれる。また入力交流信号がゼロクロスレベル
のときにはE₁＝E₃で、出力端子２にはゼロクロ
スレベルの信号が取り出される。更に入力交流信
号のゼロクロスレベルより小なる期間ではE₁＜
E₃となり、トランジスタX₁のベース・エミツタ
間が逆バイアスとなるから、出力端子２のレベル
はE₁＝E₃の場合と変らない。

従つて、出力端子２には半波整流された上記ゼ
ロクロスレベル以上の正極性の信号が検波出力と
して電力増幅されて（但し電圧増幅度は約１）取
り出される。

第２図は本考案になる検波回路の第２実施例の
具体的回路図を示す。同図中、第１図と同一構成
部分には同一符号を付し、その説明を省略する。
NPNトランジスタX₃のベースは抵抗R₆，R₇によ
りバイアスされる構成とされており、またそのベ
ースは直流阻止用コンデンサC₃を介して入力端
子１に接続されている。またトランジスタX₃は
コレクタ負荷抵抗R₈を介して直流電源電圧端子
に接続され、更にトランジスタX₃のエミツタは
抵抗R₉を介して接地されている。

またNPNトランジスタX₄はトランジスタX₁と
同様に、トランジスタX₂のコレクタ、エミツタ
にそのコレクタ、エミツタが共通に接続されてお
り、トランジスタX₄のベースは直流阻止用コン
デンサC₄を介して上記トランジスタX₃のコレク
タに接続される一方、抵抗R₁₀を介して抵抗R₁と
R₄の接続点に接続されている。

次に上記の構成になる回路の動作につき説明す
るに、入力端子１より入来した交流信号はコンデ
ンサC₃を経てトランジスタX₃のベースに印加さ
れ、そのコレクタ、エミツタより互いに逆位相の
信号とされて出力される。トランジスタX₃のコ
レクタより取り出された入力信号とは逆相の交流
信号はトランジスタX₄のベースに印加される。

これにより、入力端子１における入力信号のゼ
ロクロスレベル以上の正の半サイクル期間では、
トランジスタX₁のベース・エミツタ間が順方向
にバイアスされるため、正極性の信号が出力端子
３に取り出される。また入力端子１における入力
信号のゼロクロスレベル以下の負の半サイクル期
間では、トランジスタX₄のベース・エミツタ間
が順方向にバイアスされるため、このときのトラ
ンジスタX₄の正極性のベース入力信号がトラン
ジスタX₄のエミツタより出力端子３に取り出さ
れる。従つて、出力端子３には両波整流される如
き信号が検波出力として取り出される。

上記の第１及び第２実施例のいずれの場合もト
ランジスタX₁，X₂更にはX₄の温度ドリフトは打
消され、また極めて小なるレベルの入力交流信号
に対して極めて直線性のよい包絡線検波動作を行
ない得る。

なお、上記の実施例においてはトランジスタと
してNPNトランジスタを用いているが、PNPト
ランジスタでもよいことは勿論であり、また電界
効果トランジスタ更には真空管をトランジスタ
X₁〜X₄の代りに用いても同様に本考案回路を構
成し得るものである。

上述の如く、本考案になる検波回路は、入力交
流信号がそのベースに供給されると共に、コレク
タが直流電源電圧入力端子に直結された１個又は
２個の同種の第１のトランジスタX₁，X₄と、第
１のトランジスタと同種のトランジスタで、か
つ、エミツタ同士、コレクタ同士が夫々接続され
た第２のトランジスタX₂と、第１のトランジス
タのベースに一端が接続された第１の抵抗R₂，
R₁₀と、第２のトランジスタのベースを交流的に
接地するコンデンサC₂と、第１の抵抗の他端と
第２のトランジスタのベースの間に接続された第
２の抵抗R₄と、第１及び第２の抵抗の接続点に
一端が接続され他端が直流電源電圧入力端子に接
続された第３の抵抗R₁と、第１乃至第３の抵抗
の共通接続点に一端が接続され他端が接地され第
２及び第３の抵抗と共に第２のトランジスタに第
１のトランジスタと略同一の直流バイアスを与え
る第４の抵抗R₃と、第１及び第２のトランジス
タの各エミツタと接地間に接続された第５の抵抗
R₅とよりなり、第５の抵抗の両端より前記入力
交流信号の検波信号を取り出すよう構成したた
め、従来に比し極めて小レベルの交流信号に対し
ても極めて直線性のよい検波動作を行なうことが
でき、またダイナミツクレンジの大なる交流信号
に対しても直線性のよい検波を行なうことがで
き、またトランジスタのベース・エミツタ間のダ
イオードの温度ドリフトを打ち消すことができ、
上記の第１及び第２のトランジスタのベース・エ
ミツタ間の電圧のバラツキを上記第１及び第２の
抵抗による簡単な構成で略吸収することができ、
よつて集積回路等に適すると共に、上記第１及び
第２のトランジスタのコレクタが直流電源電圧入
力端子に直結されているので、コレクタ抵抗を接
続した場合のようにこれらトランジスタで構成さ
れる増幅回路におけるミラー効果の影響によつて
入力容量が大きくなることがなく、従つて、この
ようなミラー効果の影響が防止でき、それだけ周
波数特性が向上するなどの特長を有するものであ
る。

【図面の簡単な説明】

第１図は本考案回路の第１実施例の具体的回路
図、第２図は本考案回路の第２実施例の具体的回
路図である。 １……交流信号入力端子、２，３……検波信号
出力端子、X₁〜X₄……NPNトランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 入力交流信号がそのベースに供給されると共
   に、コレクタが直流電源電圧入力端子に直結され
   た１個又は２個の同種の第１のトランジスタと、
   該第１のトランジスタと同種のトランジスタで、
   かつ、エミツタ同士、コレクタ同士が夫々接続さ
   れた第２のトランジスタと、該第１のトランジス
   タのベースに一端が接続された第１の抵抗と、該
   第２のトランジスタのベースを交流的に接地する
   コンデンサと、該第１の抵抗の他端と該第２のト
   ランジスタのベースとの間に接続された第２の抵
   抗と、該第１及び第２の抵抗の接続点に一端が接
   続され他端が該直流電源電圧入力端子に接続され
   た第３の抵抗と、該第１乃至第３の抵抗の共通接
   続点に一端が接続され他端が接地され該第２及び
   第３の抵抗と共に該第２のトランジスタに該第１
   のトランジスタと略同一の直流バイアスを与える
   第４の抵抗と、該第１及び第２のトランジスタの
   各エミツタと接地間に接続された第５の抵抗とよ
   りなり、該第５の抵抗の両端より前記入力交流信
   号の検波信号を取り出すよう構成した検波回路。