JPS6216009Y2 - - Google Patents

Info

Publication number
JPS6216009Y2
JPS6216009Y2 JP7992878U JP7992878U JPS6216009Y2 JP S6216009 Y2 JPS6216009 Y2 JP S6216009Y2 JP 7992878 U JP7992878 U JP 7992878U JP 7992878 U JP7992878 U JP 7992878U JP S6216009 Y2 JPS6216009 Y2 JP S6216009Y2
Authority
JP
Japan
Prior art keywords
transistor
resistor
base
signal
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7992878U
Other languages
English (en)
Other versions
JPS54181855U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7992878U priority Critical patent/JPS6216009Y2/ja
Publication of JPS54181855U publication Critical patent/JPS54181855U/ja
Application granted granted Critical
Publication of JPS6216009Y2 publication Critical patent/JPS6216009Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【考案の詳細な説明】 本考案は検波回路に係り、複数個のトランジス
タを用いることにより、極めて直線性よく検波し
た信号を出力しうる検波回路を提供することを目
的とする。
従来の検波回路の一例として、ダイオードを用
いた包絡線検波回路が知られている。しかし、こ
の検波回路は温度によりダイオードの特性が変化
するため、温度変化により整流特性が変化すると
いう欠点があつた。また上記の検波回路は入力交
流信号が極めて小レベルである場合や、ダイナミ
ツクレンジの大なる信号である場合には、ダイオ
ード特性からもわかるように直線的な検波動作を
行ない得なかつた。
本考案は上記の欠点を除去したものであり、以
下図面と共にその各実施例について説明する。
第1図は本考案になる検波回路の第1実施例の
具体的回路図を示す。同図中、1は入力端子、2
は出力端子で、入力端子1は直流阻止用コンデン
サC1を介してNPNトランジスタX1のベースに接
続されている。トランジスタX1のコレクタ、エ
ミツタはNPNトランジスタX2のコレクタ、エミ
ツタに並列接続されている。更にトランジスタ
X1,X2のコレクタは直流電源+Vcc入力端子に直
接接続(直結)されている。トランジスタX1
ベースは、直流電源電圧+Vcc入力端子から直列
に接続された抵抗R1,R2を介して直流バイアス
されており、またトランジスタX2のベースは抵
抗R1、この抵抗R1と接地間に接続された抵抗
R3、及び抵抗R1,R2,R3の共通接続点とトラン
ジスタX2のベースとの間に接続された抵抗R4
によりトランジスタX1と同一の直流バイアスが
与えられると同時に、トランジスタX2のベース
はコンデンサC2により交流的にグラウンドにバ
イパスされている。更にトランジスタX1,X2
エミツタは抵抗R5を介して接地される一方、出
力端子2に接続されている。従つてトランジスタ
X2はX1に温度補償されたバイアスを与えてい
る。
また、抵抗R2,R4によつて、トランジスタ
X1,X2の各ベース・エミツタ間電圧VBEのバラ
ツキが吸収される。
すなわち、例えば、トランジスタX1のベー
ス・エミツタ間の電圧VBE1とトランジスタX2
ベース・エミツタ間の電圧VBE2とが、VBE1>V
BE2の関係になつたとしても、トランジスタX1
X2のベース電位E1,E3が直流的にE1>E3の関係
となるだけで、どちらのトランジスタもカツトオ
フされないので、これらのトランジスタX1,X2
のVBEのバラツキは或る程度吸収される。
もし、抵抗R2,R4がないとすると、E1=E3
なつてしまいVBEのバラツキは吸収できず、VBE
の小さい方のトランジスタが支配的となり、よつ
て、歪が発生する。
次に上記の構成の本実施例回路の動作について
説明する。入力端子1より入来した交流信号は直
流阻止用コンデンサC1を通してトランジスタX1
のベースに印加される。ここで、トランジスタ
X1のベース電位をE1、トランジスタX1とX2のエ
ミツタ電位をE2、トランジスタX3のベース電位
をE3とすると、入力交流信号がそのゼロクロス
レベルより大なる期間ではE1>E3となり、トラ
ンジスタX1のベース・エミツタ間は順方向にバ
イアスされるため、出力端子2に入力交流信号が
導かれる。また入力交流信号がゼロクロスレベル
のときにはE1=E3で、出力端子2にはゼロクロ
スレベルの信号が取り出される。更に入力交流信
号のゼロクロスレベルより小なる期間ではE1
E3となり、トランジスタX1のベース・エミツタ
間が逆バイアスとなるから、出力端子2のレベル
はE1=E3の場合と変らない。
従つて、出力端子2には半波整流された上記ゼ
ロクロスレベル以上の正極性の信号が検波出力と
して電力増幅されて(但し電圧増幅度は約1)取
り出される。
第2図は本考案になる検波回路の第2実施例の
具体的回路図を示す。同図中、第1図と同一構成
部分には同一符号を付し、その説明を省略する。
NPNトランジスタX3のベースは抵抗R6,R7によ
りバイアスされる構成とされており、またそのベ
ースは直流阻止用コンデンサC3を介して入力端
子1に接続されている。またトランジスタX3
コレクタ負荷抵抗R8を介して直流電源電圧端子
に接続され、更にトランジスタX3のエミツタは
抵抗R9を介して接地されている。
またNPNトランジスタX4はトランジスタX1
同様に、トランジスタX2のコレクタ、エミツタ
にそのコレクタ、エミツタが共通に接続されてお
り、トランジスタX4のベースは直流阻止用コン
デンサC4を介して上記トランジスタX3のコレク
タに接続される一方、抵抗R10を介して抵抗R1
R4の接続点に接続されている。
次に上記の構成になる回路の動作につき説明す
るに、入力端子1より入来した交流信号はコンデ
ンサC3を経てトランジスタX3のベースに印加さ
れ、そのコレクタ、エミツタより互いに逆位相の
信号とされて出力される。トランジスタX3のコ
レクタより取り出された入力信号とは逆相の交流
信号はトランジスタX4のベースに印加される。
これにより、入力端子1における入力信号のゼ
ロクロスレベル以上の正の半サイクル期間では、
トランジスタX1のベース・エミツタ間が順方向
にバイアスされるため、正極性の信号が出力端子
3に取り出される。また入力端子1における入力
信号のゼロクロスレベル以下の負の半サイクル期
間では、トランジスタX4のベース・エミツタ間
が順方向にバイアスされるため、このときのトラ
ンジスタX4の正極性のベース入力信号がトラン
ジスタX4のエミツタより出力端子3に取り出さ
れる。従つて、出力端子3には両波整流される如
き信号が検波出力として取り出される。
上記の第1及び第2実施例のいずれの場合もト
ランジスタX1,X2更にはX4の温度ドリフトは打
消され、また極めて小なるレベルの入力交流信号
に対して極めて直線性のよい包絡線検波動作を行
ない得る。
なお、上記の実施例においてはトランジスタと
してNPNトランジスタを用いているが、PNPト
ランジスタでもよいことは勿論であり、また電界
効果トランジスタ更には真空管をトランジスタ
X1〜X4の代りに用いても同様に本考案回路を構
成し得るものである。
上述の如く、本考案になる検波回路は、入力交
流信号がそのベースに供給されると共に、コレク
タが直流電源電圧入力端子に直結された1個又は
2個の同種の第1のトランジスタX1,X4と、第
1のトランジスタと同種のトランジスタで、か
つ、エミツタ同士、コレクタ同士が夫々接続され
た第2のトランジスタX2と、第1のトランジス
タのベースに一端が接続された第1の抵抗R2
R10と、第2のトランジスタのベースを交流的に
接地するコンデンサC2と、第1の抵抗の他端と
第2のトランジスタのベースの間に接続された第
2の抵抗R4と、第1及び第2の抵抗の接続点に
一端が接続され他端が直流電源電圧入力端子に接
続された第3の抵抗R1と、第1乃至第3の抵抗
の共通接続点に一端が接続され他端が接地され第
2及び第3の抵抗と共に第2のトランジスタに第
1のトランジスタと略同一の直流バイアスを与え
る第4の抵抗R3と、第1及び第2のトランジス
タの各エミツタと接地間に接続された第5の抵抗
R5とよりなり、第5の抵抗の両端より前記入力
交流信号の検波信号を取り出すよう構成したた
め、従来に比し極めて小レベルの交流信号に対し
ても極めて直線性のよい検波動作を行なうことが
でき、またダイナミツクレンジの大なる交流信号
に対しても直線性のよい検波を行なうことがで
き、またトランジスタのベース・エミツタ間のダ
イオードの温度ドリフトを打ち消すことができ、
上記の第1及び第2のトランジスタのベース・エ
ミツタ間の電圧のバラツキを上記第1及び第2の
抵抗による簡単な構成で略吸収することができ、
よつて集積回路等に適すると共に、上記第1及び
第2のトランジスタのコレクタが直流電源電圧入
力端子に直結されているので、コレクタ抵抗を接
続した場合のようにこれらトランジスタで構成さ
れる増幅回路におけるミラー効果の影響によつて
入力容量が大きくなることがなく、従つて、この
ようなミラー効果の影響が防止でき、それだけ周
波数特性が向上するなどの特長を有するものであ
る。
【図面の簡単な説明】
第1図は本考案回路の第1実施例の具体的回路
図、第2図は本考案回路の第2実施例の具体的回
路図である。 1……交流信号入力端子、2,3……検波信号
出力端子、X1〜X4……NPNトランジスタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力交流信号がそのベースに供給されると共
    に、コレクタが直流電源電圧入力端子に直結され
    た1個又は2個の同種の第1のトランジスタと、
    該第1のトランジスタと同種のトランジスタで、
    かつ、エミツタ同士、コレクタ同士が夫々接続さ
    れた第2のトランジスタと、該第1のトランジス
    タのベースに一端が接続された第1の抵抗と、該
    第2のトランジスタのベースを交流的に接地する
    コンデンサと、該第1の抵抗の他端と該第2のト
    ランジスタのベースとの間に接続された第2の抵
    抗と、該第1及び第2の抵抗の接続点に一端が接
    続され他端が該直流電源電圧入力端子に接続され
    た第3の抵抗と、該第1乃至第3の抵抗の共通接
    続点に一端が接続され他端が接地され該第2及び
    第3の抵抗と共に該第2のトランジスタに該第1
    のトランジスタと略同一の直流バイアスを与える
    第4の抵抗と、該第1及び第2のトランジスタの
    各エミツタと接地間に接続された第5の抵抗とよ
    りなり、該第5の抵抗の両端より前記入力交流信
    号の検波信号を取り出すよう構成した検波回路。
JP7992878U 1978-06-13 1978-06-13 Expired JPS6216009Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7992878U JPS6216009Y2 (ja) 1978-06-13 1978-06-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7992878U JPS6216009Y2 (ja) 1978-06-13 1978-06-13

Publications (2)

Publication Number Publication Date
JPS54181855U JPS54181855U (ja) 1979-12-22
JPS6216009Y2 true JPS6216009Y2 (ja) 1987-04-23

Family

ID=28998343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7992878U Expired JPS6216009Y2 (ja) 1978-06-13 1978-06-13

Country Status (1)

Country Link
JP (1) JPS6216009Y2 (ja)

Also Published As

Publication number Publication date
JPS54181855U (ja) 1979-12-22

Similar Documents

Publication Publication Date Title
JPS6216009Y2 (ja)
JPH0232585B2 (ja)
US4359693A (en) Full wave amplitude modulation detector circuit
US4318050A (en) AM Detecting circuit
JPS6158044B2 (ja)
JPS5910627Y2 (ja) 絶対値検出回路
JP2504075B2 (ja) トランジスタ増幅器
JPH0138981Y2 (ja)
JPS6133483B2 (ja)
JPH084748Y2 (ja) 基準電圧回路及び発振回路
JPS6314492Y2 (ja)
JP2645918B2 (ja) 増幅回路
JPH0145766B2 (ja)
JPS63157215A (ja) 電流ミラー回路
JPH0513051Y2 (ja)
JPS6121855Y2 (ja)
JPS6121857Y2 (ja)
JP3150002B2 (ja) 出力回路
JPH0424647Y2 (ja)
JPH01148972A (ja) 両極性ピーク検出器
SU915214A1 (ru) Амплитудный демодулятор
JPS6119544Y2 (ja)
JPS60676Y2 (ja) 2乗回路
JPS6253083B2 (ja)
JPH057887B2 (ja)