JPS6314492Y2 - - Google Patents
Info
- Publication number
- JPS6314492Y2 JPS6314492Y2 JP13522581U JP13522581U JPS6314492Y2 JP S6314492 Y2 JPS6314492 Y2 JP S6314492Y2 JP 13522581 U JP13522581 U JP 13522581U JP 13522581 U JP13522581 U JP 13522581U JP S6314492 Y2 JPS6314492 Y2 JP S6314492Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- limiter
- base
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
この考案は抵抗両端に発生する電圧のリミツタ
回路において、正・負のリミツタ電圧を得ると同
時にリミツタ動作の検出を行なうリミツタ検出回
路に関する。
回路において、正・負のリミツタ電圧を得ると同
時にリミツタ動作の検出を行なうリミツタ検出回
路に関する。
第１図は従来のリミツタ検出回路を示すもので
ある。同図において、NPNトランジスタ１のエ
ミツタ・ベース間には抵抗２が接続されている。
NPNトランジスタ１のエミツタにはPNPトラン
ジスタ３のエミツタ、NPNトランジスタ１のベ
ースにはPNPトランジスタ３のベースが接続さ
れている。
ある。同図において、NPNトランジスタ１のエ
ミツタ・ベース間には抵抗２が接続されている。
NPNトランジスタ１のエミツタにはPNPトラン
ジスタ３のエミツタ、NPNトランジスタ１のベ
ースにはPNPトランジスタ３のベースが接続さ
れている。
すなわち、このリミツタ検出回路においては、
NPNトランジスタ１あるいはPNPトランジスタ
３がオンしたときのベース・エミツタ間電圧VBE
でもつて正・負のリミツタ電圧を得、同時にリミ
ツタ検出出力をトランジスタ１，３それぞれのコ
レクタ端子４，５より得ることができる。
NPNトランジスタ１あるいはPNPトランジスタ
３がオンしたときのベース・エミツタ間電圧VBE
でもつて正・負のリミツタ電圧を得、同時にリミ
ツタ検出出力をトランジスタ１，３それぞれのコ
レクタ端子４，５より得ることができる。
しかしながら、一般に、上記NPNトランジス
タ１及びPNPトランジスタ３を同一シリコン半
導体基板上に形成した場合、両者の電流増幅率に
は相違があるため、この相違が正・負のリミツタ
電圧の不均衡として現われやすい。さらに、トラ
ンジスタ１，３のコレクタ端子４，５より得られ
るリミツタ検出出力を合成するには、別に合成回
路を付け加えなければならない。
タ１及びPNPトランジスタ３を同一シリコン半
導体基板上に形成した場合、両者の電流増幅率に
は相違があるため、この相違が正・負のリミツタ
電圧の不均衡として現われやすい。さらに、トラ
ンジスタ１，３のコレクタ端子４，５より得られ
るリミツタ検出出力を合成するには、別に合成回
路を付け加えなければならない。
この考案は上記実情に鑑みてなされたもので、
その目的は、均衡のとれた正・負のリミツタ電圧
を得ることができ、しかもリミツタ検出出力の合
成出力が容量に得られるリミツタ検出回路を提供
することにある。
その目的は、均衡のとれた正・負のリミツタ電圧
を得ることができ、しかもリミツタ検出出力の合
成出力が容量に得られるリミツタ検出回路を提供
することにある。
以下、図面を参照してこの考案の一実施例を説
明する。第２図において、PNPトランジスタ１
１のベース・エミツタ間に抵抗１２が接続されて
いる。PNPトランジスタ１１のベースにはPNP
トランジスタ１３，１４それぞれのエミツタが接
続されている。PNPトランジスタ１１のエミツ
タにはPNPトランジスタ１３，１４それぞれの
ベースが接続され、さらにPNPトランジスタ１
４のコレクタはPNPトランジスタ１４のベース
に接続されている。
明する。第２図において、PNPトランジスタ１
１のベース・エミツタ間に抵抗１２が接続されて
いる。PNPトランジスタ１１のベースにはPNP
トランジスタ１３，１４それぞれのエミツタが接
続されている。PNPトランジスタ１１のエミツ
タにはPNPトランジスタ１３，１４それぞれの
ベースが接続され、さらにPNPトランジスタ１
４のコレクタはPNPトランジスタ１４のベース
に接続されている。
このような構成のリミツタ検出回路において、
PNPトランジスタ１１のエミツタ端子１５の電
位VAと、PNPトランジスタ１１のベース端子１
６の電位VBとの差の絶対値｜VA−VB｜が小さい
ときには、PNPトランジスタ１１，１３，１４
はそれぞれオフであるが、電位VAが電位VBに比
して上昇し、VA−VBがトランジスタ１１のベー
ス・エミツタ間電圧（＋VBE）に達すると、トラ
ンジスタ１１がオンする。PNPトランジスタ１
１がオンすると、VA−VBはトランジスタ１１の
ベース・エミツタ間電圧（＋VBE）により、VA−
VB＝＋VBEとリミツタがかかる。このとき、
PNPトランジスタ１１のコレクタ端子１７に流
れるコレクタ電流ICによりリミツタ動作を検出す
ることができる。
PNPトランジスタ１１のエミツタ端子１５の電
位VAと、PNPトランジスタ１１のベース端子１
６の電位VBとの差の絶対値｜VA−VB｜が小さい
ときには、PNPトランジスタ１１，１３，１４
はそれぞれオフであるが、電位VAが電位VBに比
して上昇し、VA−VBがトランジスタ１１のベー
ス・エミツタ間電圧（＋VBE）に達すると、トラ
ンジスタ１１がオンする。PNPトランジスタ１
１がオンすると、VA−VBはトランジスタ１１の
ベース・エミツタ間電圧（＋VBE）により、VA−
VB＝＋VBEとリミツタがかかる。このとき、
PNPトランジスタ１１のコレクタ端子１７に流
れるコレクタ電流ICによりリミツタ動作を検出す
ることができる。
逆に、電位VAが電位VBに比して下降し、VA−
VBがPNPトランジスタ１３，１４のベース・エ
ミツタ間電圧（−VBE）に達すると、トランジス
タ１３，１４がそれぞれオンする。PNPトラン
ジスタ１３，１４がオンすると、VA−VBはトラ
ンジスタ１３，１４のベース・エミツタ間電圧
（−VBE）によりVA−VB＝−VBEとリミツタがか
かる。このとき、PNPトランジスタ１３のコレ
クタ端子１８に流れるコレクタ電流IDによりリミ
ツタ動作を検出することができる。
VBがPNPトランジスタ１３，１４のベース・エ
ミツタ間電圧（−VBE）に達すると、トランジス
タ１３，１４がそれぞれオンする。PNPトラン
ジスタ１３，１４がオンすると、VA−VBはトラ
ンジスタ１３，１４のベース・エミツタ間電圧
（−VBE）によりVA−VB＝−VBEとリミツタがか
かる。このとき、PNPトランジスタ１３のコレ
クタ端子１８に流れるコレクタ電流IDによりリミ
ツタ動作を検出することができる。
第３図ａ，ｂは第２図の回路の特性を第１図の
回路の特性と比較して示す図で、破線ｌは第１図
の場合、実線ｍは第２図の場合を示す。
回路の特性と比較して示す図で、破線ｌは第１図
の場合、実線ｍは第２図の場合を示す。
このリミツタ検出回路においては、PNPトラ
ンジスタ１１，１３，１４は同極性であるため、
同一シリコン半導体基板上に形成された場合に
は、容易に均一な特性を得ることができる。この
ため、PNPトランジスタ１１のエミツタ端子１
５より本回路を見たインピーダンスは、正・負い
ずれのリミツタ動作時にも低インピーダンスとな
り、また均衡がとれている。従つて、本回路では
均衡のとれた正・負のリミツタ電圧が得られ、ま
た、この正、負のリミツタ動作に関して、略同一
特性のリミツタ検出出力（ICあるいはID）が得ら
れる。また、このリミツタ検出出力IC，IDは、
PNPトランジスタ１１，１３のコレクタ端子１
７，１８を接続するだけで容易に合成することが
できる。
ンジスタ１１，１３，１４は同極性であるため、
同一シリコン半導体基板上に形成された場合に
は、容易に均一な特性を得ることができる。この
ため、PNPトランジスタ１１のエミツタ端子１
５より本回路を見たインピーダンスは、正・負い
ずれのリミツタ動作時にも低インピーダンスとな
り、また均衡がとれている。従つて、本回路では
均衡のとれた正・負のリミツタ電圧が得られ、ま
た、この正、負のリミツタ動作に関して、略同一
特性のリミツタ検出出力（ICあるいはID）が得ら
れる。また、このリミツタ検出出力IC，IDは、
PNPトランジスタ１１，１３のコレクタ端子１
７，１８を接続するだけで容易に合成することが
できる。
尚、この考案における各部間の接続は直接接続
することばかりを指すのではなく、他の直流通過
素子が介在されていても可能である。また、上記
実施例においては、トランジスタとしてPNPト
ランジスタ１１，１３，１４を用いる構成とした
が、逆極性のNPNトランジスタとしてもよいこ
とは勿論である。
することばかりを指すのではなく、他の直流通過
素子が介在されていても可能である。また、上記
実施例においては、トランジスタとしてPNPト
ランジスタ１１，１３，１４を用いる構成とした
が、逆極性のNPNトランジスタとしてもよいこ
とは勿論である。
以上のようにこの考案によれば、均衡のとれた
正・負のリミツタ電圧を得ることができ、しかも
リミツタ検出出力の合成出力が容易に得られるリ
ミツタ検出回路を提供できる。
正・負のリミツタ電圧を得ることができ、しかも
リミツタ検出出力の合成出力が容易に得られるリ
ミツタ検出回路を提供できる。
第１図は従来のリミツタ検出回路図、第２図は
この考案の一実施例に係るリミツタ検出回路図、
第３図ａ，ｂは第１図及び第２図の回路の特性曲
線図である。 １１，１３，１４……PNPトランジスタ、１
２……抵抗。
この考案の一実施例に係るリミツタ検出回路図、
第３図ａ，ｂは第１図及び第２図の回路の特性曲
線図である。 １１，１３，１４……PNPトランジスタ、１
２……抵抗。
Claims (1)
- ベース・エミツタ間に抵抗が接続された第１の
トランジスタと、前記第１のトランジスタと同極
性で、エミツタが前記第１のトランジスタのベー
スに接続されると共に、ベースが前記第１のトラ
ンジスタのエミツタに接続された第２のトランジ
スタと、前記第１のトランジスタと同極性で、ベ
ース・コレクタ間が接続され、かつエミツタが前
記第１のトランジスタのベースに接続されると共
にベースが前記第１のトランジスタのエミツタに
接続された第３のトランジスタとを具備し、前記
第１、第２のトランジスタのコレクタからリミツ
タ検出出力が得られることを特徴とするリミツタ
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13522581U JPS5840927U (ja) | 1981-09-11 | 1981-09-11 | リミッタ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13522581U JPS5840927U (ja) | 1981-09-11 | 1981-09-11 | リミッタ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840927U JPS5840927U (ja) | 1983-03-17 |
| JPS6314492Y2 true JPS6314492Y2 (ja) | 1988-04-22 |
Family
ID=29928602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13522581U Granted JPS5840927U (ja) | 1981-09-11 | 1981-09-11 | リミッタ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840927U (ja) |
-
1981
- 1981-09-11 JP JP13522581U patent/JPS5840927U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5840927U (ja) | 1983-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58202603A (ja) | 両波検波回路 | |
| JPS6111546B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6314492Y2 (ja) | ||
| JPS5855455Y2 (ja) | 定電流回路 | |
| JPH0449701Y2 (ja) | ||
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS6131643B2 (ja) | ||
| JPS6216009Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS5855454Y2 (ja) | 定電流回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPH0229450Y2 (ja) | ||
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPH026684Y2 (ja) | ||
| JPH0546792A (ja) | 掛算回路 | |
| JPS6126848B2 (ja) | ||
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPH0346574Y2 (ja) | ||
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| JPH0225179Y2 (ja) | ||
| JPS616910A (ja) | トランジスタ増幅器 | |
| JPH0332924B2 (ja) | ||
| JPH057887B2 (ja) | ||
| JPH023321B2 (ja) |