JPH06201739A - ピーク検出回路の直線性補正装置 - Google Patents
ピーク検出回路の直線性補正装置Info
- Publication number
- JPH06201739A JPH06201739A JP43693A JP43693A JPH06201739A JP H06201739 A JPH06201739 A JP H06201739A JP 43693 A JP43693 A JP 43693A JP 43693 A JP43693 A JP 43693A JP H06201739 A JPH06201739 A JP H06201739A
- Authority
- JP
- Japan
- Prior art keywords
- peak detection
- detection circuit
- digital data
- output
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】ピーク検出回路において、入力信号がゼロから
最大動作入力レベルまで変化した場合に発生する入力信
号レベルと出力信号レベルとの差を低減させる。 【構成】ピーク検出回路１１の出力をＡ／Ｄ変換回路１
２によりＡ／Ｄ変換した後、Ａ／Ｄ変換回路１２の出力
に対応した真値に変換してからＤ／Ａ変換することによ
り、入力信号レベルと出力信号レベルとの差を低減させ
る。
最大動作入力レベルまで変化した場合に発生する入力信
号レベルと出力信号レベルとの差を低減させる。 【構成】ピーク検出回路１１の出力をＡ／Ｄ変換回路１
２によりＡ／Ｄ変換した後、Ａ／Ｄ変換回路１２の出力
に対応した真値に変換してからＤ／Ａ変換することによ
り、入力信号レベルと出力信号レベルとの差を低減させ
る。
Description
【０００１】
【産業上の利用分野】本発明はピーク検出回路の直線性
補正装置に関する。
補正装置に関する。
【０００２】
【従来の技術】図３はピーク検出回路の一例である。図
３において、図４のＶｉの信号がピーク検出回路に入力
されると高速コンパレータＣＭＰは電圧Ｖｓと比較し、
Ｖｉ＞ＶｓのときトランジスタＱ１をＯＮにして、コイ
ルＬ及び抵抗ＲＬ１を通してコンデンサーＣを充電す
る、Ｖｉ＜ＶｓのときトランジスタＱ１をＯＦＦにし
て、コンデンサーＣに充電したＶｓは抵抗ＲＬ２を通し
て放電される。こうして電圧Ｖｓは入力信号Ｖｉの０〜
Ｐｅａｋの電圧に追従して入力信号Ｖｉのピーク検出が
なされる。
３において、図４のＶｉの信号がピーク検出回路に入力
されると高速コンパレータＣＭＰは電圧Ｖｓと比較し、
Ｖｉ＞ＶｓのときトランジスタＱ１をＯＮにして、コイ
ルＬ及び抵抗ＲＬ１を通してコンデンサーＣを充電す
る、Ｖｉ＜ＶｓのときトランジスタＱ１をＯＦＦにし
て、コンデンサーＣに充電したＶｓは抵抗ＲＬ２を通し
て放電される。こうして電圧Ｖｓは入力信号Ｖｉの０〜
Ｐｅａｋの電圧に追従して入力信号Ｖｉのピーク検出が
なされる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のピーク検出回路において、入力信号がゼロか
ら最大動作入力レベルまで変化した場合、入力信号に対
する出力信号の直線性が保たれずに図２に示されるよう
に入力信号レベルと出力信号レベルとの差が発生する。
この差の大きさはピーク検出方式により異なりゼロにす
ることは難しい。
うな従来のピーク検出回路において、入力信号がゼロか
ら最大動作入力レベルまで変化した場合、入力信号に対
する出力信号の直線性が保たれずに図２に示されるよう
に入力信号レベルと出力信号レベルとの差が発生する。
この差の大きさはピーク検出方式により異なりゼロにす
ることは難しい。
【０００４】
【課題を解決するための手段】本発明のピーク検出回路
の直線性補正装置は、ピーク検出回路の出力をデジタル
データに変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路の
出力値に対応した真値に変換するデジタルデータ変換手
段と、デジタルデータ変換手段の出力値をアナログ値に
変換するＤ／Ａ変換回路とを備えている。
の直線性補正装置は、ピーク検出回路の出力をデジタル
データに変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路の
出力値に対応した真値に変換するデジタルデータ変換手
段と、デジタルデータ変換手段の出力値をアナログ値に
変換するＤ／Ａ変換回路とを備えている。
【０００５】
【実施例】次に図面を参照して本発明の実施例を説明す
る。
る。
【０００６】図１は本発明によるピーク検出回路の直線
性補正装置の一実施例を示すブロック図、図２は図１に
おける動作の一例を示す図である。
性補正装置の一実施例を示すブロック図、図２は図１に
おける動作の一例を示す図である。
【０００７】図１において、１１はピーク検出回路、１
２は前記ピーク検出回路１１の出力をデジタルデータに
変換するＡ／Ｄ変換回路、１３は前記Ａ／Ｄ変換回路１
２の出力値に対応した真値に変換するデジタルデータ変
換手段、１４は前記デジタルデータ変換手段１３の出力
値をアナログ値に変換するＤ／Ａ変換回路である。
２は前記ピーク検出回路１１の出力をデジタルデータに
変換するＡ／Ｄ変換回路、１３は前記Ａ／Ｄ変換回路１
２の出力値に対応した真値に変換するデジタルデータ変
換手段、１４は前記デジタルデータ変換手段１３の出力
値をアナログ値に変換するＤ／Ａ変換回路である。
【０００８】ピーク検出回路１１がＶｉに対するＶｓの
特性を持っている場合、ピーク検出回路１１にＶｉ１が
入力された時、ピーク検出回路１１はＶｓ１を出力す
る。Ａ／Ｄ変換回路１２はＶｓ１をデジタルデータＤｓ
１に変換する。
特性を持っている場合、ピーク検出回路１１にＶｉ１が
入力された時、ピーク検出回路１１はＶｓ１を出力す
る。Ａ／Ｄ変換回路１２はＶｓ１をデジタルデータＤｓ
１に変換する。
【０００９】デジタルデータ変換手段１３は、デジタル
データＤｓ１に対応して、補正デジタルデータＤＳＨ１
を出力する。Ｄ／Ａ変換回路１４はデジタルデータＤＳ
Ｈ１をアナログ値ＶＳＨ１に変換する。デジタルデータ
変換手段１３の補正データを適切に選ぶことにより、図
２のＶｉに対する直線性を満足するＶＳＨの特性を持つ
ピーク検出回路となる。
データＤｓ１に対応して、補正デジタルデータＤＳＨ１
を出力する。Ｄ／Ａ変換回路１４はデジタルデータＤＳ
Ｈ１をアナログ値ＶＳＨ１に変換する。デジタルデータ
変換手段１３の補正データを適切に選ぶことにより、図
２のＶｉに対する直線性を満足するＶＳＨの特性を持つ
ピーク検出回路となる。
【００１０】ここで、デジタルデータ変換手段１３には
ＲＯＭ（リードオンリーメモリ）を使用し、Ａ／Ｄ変換
回路１２の出力をアドレスピンに入力してＲＯＭデータ
をＤ／Ａ変換回路１４に出力し、Ｖｉに対するデジタル
データＤｓの最小分解能毎に補正デジタルデータＤＳＨ
をＲＯＭへ書き込む事により実現できる。
ＲＯＭ（リードオンリーメモリ）を使用し、Ａ／Ｄ変換
回路１２の出力をアドレスピンに入力してＲＯＭデータ
をＤ／Ａ変換回路１４に出力し、Ｖｉに対するデジタル
データＤｓの最小分解能毎に補正デジタルデータＤＳＨ
をＲＯＭへ書き込む事により実現できる。
【００１１】また、ピーク検出回路１１の出力をデジタ
ルデータに変換して処理する装置においては、デジタル
データ変換手段１３の出力データを使用することによ
り、或はデジタルデータ変換手段１３を処理装置のコン
ピュータとメモリとデータ変換プログラムにより実現で
きる。
ルデータに変換して処理する装置においては、デジタル
データ変換手段１３の出力データを使用することによ
り、或はデジタルデータ変換手段１３を処理装置のコン
ピュータとメモリとデータ変換プログラムにより実現で
きる。
【００１２】
【発明の効果】本発明によれば、ピーク検出回路の出力
をＡ／Ｄ変換回路でデジタルデータに変換し、その出力
値に対応した真値に変換するデジタルデータ変換手段
と、その出力値をアナログ値に変換するＤ／Ａ変換回路
とを備えることにより、ピーク検出回路の直線性を補正
し改善することができる。
をＡ／Ｄ変換回路でデジタルデータに変換し、その出力
値に対応した真値に変換するデジタルデータ変換手段
と、その出力値をアナログ値に変換するＤ／Ａ変換回路
とを備えることにより、ピーク検出回路の直線性を補正
し改善することができる。
【図１】本発明の一実施例を示すブロック図。
【図２】図１における動作の一例を示す図。
【図３】従来のピーク検出回路の一例を示す回路図。
【図４】図３における動作の一例を示す図。
１１ ピーク検出回路 １２ Ａ／Ｄ変換回路 １３ デジタルデータ変換手段 １４ Ｄ／Ａ変換回路 ＣＭＰ 高速コンパレータ Ｑ１ トランジスタ Ｌ コイル Ｃ コンデンサー ＲＬ１，ＲＬ２ 抵抗 Ｖｉ，Ｖｉ１ 入力信号レベル（０〜Ｐｅａｋ） Ｖｓ，Ｖｓ１ ピーク検出回路出力信号レベル ＶＳＨ，ＶＳＨ１ 補正デジタルデータのＤ／Ａ変換
アナログ値 Ｄｓ１ Ｖｓ１のデジタルデータ変換値 ＤＳＨ１ ＤＳ１のデジタルデータ補正値
アナログ値 Ｄｓ１ Ｖｓ１のデジタルデータ変換値 ＤＳＨ１ ＤＳ１のデジタルデータ補正値
Claims (1)
- 【請求項１】 ピーク検出回路の出力をデジタルデータ
に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路の出
力値に対応した真値に変換するデジタルデータ変換手段
と、前記デジタルデータ変換手段の出力値をアナログ値
に変換するＤ／Ａ変換回路とからなるピーク検出回路の
直線性補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43693A JPH06201739A (ja) | 1993-01-06 | 1993-01-06 | ピーク検出回路の直線性補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43693A JPH06201739A (ja) | 1993-01-06 | 1993-01-06 | ピーク検出回路の直線性補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06201739A true JPH06201739A (ja) | 1994-07-22 |
Family
ID=11473764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43693A Pending JPH06201739A (ja) | 1993-01-06 | 1993-01-06 | ピーク検出回路の直線性補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06201739A (ja) |
-
1993
- 1993-01-06 JP JP43693A patent/JPH06201739A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008004999A (ja) | 低電圧検知回路 | |
| JPS58172061A (ja) | 信号処理装置 | |
| JPH06201739A (ja) | ピーク検出回路の直線性補正装置 | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| JPH0989952A (ja) | 抵抗検出回路 | |
| JP2584747B2 (ja) | 画像処理装置 | |
| JP3113476B2 (ja) | ピーク値検出保持回路 | |
| JP2570122B2 (ja) | ビデオ信号の白レベル設定回路 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH0345081A (ja) | ドリフト補正回路 | |
| KR100240171B1 (ko) | 영상 처리 장치 | |
| JPH0528005B2 (ja) | ||
| JP3809025B2 (ja) | クランプ電圧生成回路およびクランプレベルの調整方法 | |
| JPH05102853A (ja) | Ａ／ｄ変換回路 | |
| JPH05110440A (ja) | センサインタフエース回路 | |
| JPS5938791B2 (ja) | 画信号処理回路 | |
| JPH05110395A (ja) | ２値化しきい値設定回路 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JP2001153898A (ja) | 電圧検出回路 | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JP2671007B2 (ja) | イメージセンサ回路 | |
| JPH0832063B2 (ja) | ビデオ信号処理回路 | |
| JP2006352743A (ja) | Ａ／ｄ変換装置 | |
| JPS6338150B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000222 |