JPH05102853A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH05102853A JPH05102853A JP26014091A JP26014091A JPH05102853A JP H05102853 A JPH05102853 A JP H05102853A JP 26014091 A JP26014091 A JP 26014091A JP 26014091 A JP26014091 A JP 26014091A JP H05102853 A JPH05102853 A JP H05102853A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- input
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 Ａ／Ｄ変換器７において、量子化される範囲
として予め設定された基準電圧“Ｈ”または“Ｌ”を入
力信号のレベルが超えた場合でも白づまりやリニアリテ
ィが悪くなることがなく、かつ、通常時は使用される階
調数を多くして分解能を高め、再生信号のＳ／Ｎを改善
できるＡ／Ｄ変換回路を得ること。 【構成】 入力信号と、予め定めた基準電圧“Ｈ”とを
比較して、高い方をＡ／Ｄ変換器７の基準電圧“Ｈ”と
して出力する最大値検出回路１１，また負極性の入力で
は、入力信号と、予め定めた基準電圧“Ｌ”とを比較し
て、低い方をＡ／Ｄ変換器７の基準電圧“Ｌ”として出
力する最小値検出回路を備えた。
として予め設定された基準電圧“Ｈ”または“Ｌ”を入
力信号のレベルが超えた場合でも白づまりやリニアリテ
ィが悪くなることがなく、かつ、通常時は使用される階
調数を多くして分解能を高め、再生信号のＳ／Ｎを改善
できるＡ／Ｄ変換回路を得ること。 【構成】 入力信号と、予め定めた基準電圧“Ｈ”とを
比較して、高い方をＡ／Ｄ変換器７の基準電圧“Ｈ”と
して出力する最大値検出回路１１，また負極性の入力で
は、入力信号と、予め定めた基準電圧“Ｌ”とを比較し
て、低い方をＡ／Ｄ変換器７の基準電圧“Ｌ”として出
力する最小値検出回路を備えた。
Description
【０００１】
【産業上の利用分野】この発明はＡ／Ｄ変換回路に関す
る。
る。
【０００２】
【従来の技術】図６は従来のＡ／Ｄ変換回路を示す図
で、１は入力端子、２，５，６はインピーダンス変換
器、３はクランプ回路、４は基準電圧発生回路、７はＡ
／Ｄ変換器、８はデジタル信号処理回路、９はＤ／Ａ変
換器、１０は出力端子である。
で、１は入力端子、２，５，６はインピーダンス変換
器、３はクランプ回路、４は基準電圧発生回路、７はＡ
／Ｄ変換器、８はデジタル信号処理回路、９はＤ／Ａ変
換器、１０は出力端子である。
【０００３】次に動作を説明する。入力端子１に入力さ
れたアナログ信号は、コンデンサＣ１によって直流成分
が除去されてクランプ回路２に入力され、基準電圧発生
回路４から入力される基準電圧“Ｌ”によって最低電圧
がクランプされ、この最低電圧がクランプされたアナロ
グ入力信号は、インピーダンス変換器３を介してＡ／Ｄ
変換器７の信号入力端子に入力される。
れたアナログ信号は、コンデンサＣ１によって直流成分
が除去されてクランプ回路２に入力され、基準電圧発生
回路４から入力される基準電圧“Ｌ”によって最低電圧
がクランプされ、この最低電圧がクランプされたアナロ
グ入力信号は、インピーダンス変換器３を介してＡ／Ｄ
変換器７の信号入力端子に入力される。
【０００４】基準電圧発生回路４で作成された基準電圧
“Ｈ”は、インピーダンス変換器５を介してＡ／Ｄ変換
器７の基準電圧“Ｈ”入力端子に入力され、基準電圧発
生回路４で作成された基準電圧“Ｌ”は、インピーダン
ス変換器６を介してＡ／Ｄ変換器７の基準電圧“Ｌ”入
力端子に入力される。ここで、基準電圧“Ｌ”は、クラ
ンプ回路２でクランプされる入力アナログ信号の最低電
圧と同電圧となるように設定され、基準電圧“Ｈ”は、
入力アナログ信号の最高電圧より数１０％高い電圧に設
定される。
“Ｈ”は、インピーダンス変換器５を介してＡ／Ｄ変換
器７の基準電圧“Ｈ”入力端子に入力され、基準電圧発
生回路４で作成された基準電圧“Ｌ”は、インピーダン
ス変換器６を介してＡ／Ｄ変換器７の基準電圧“Ｌ”入
力端子に入力される。ここで、基準電圧“Ｌ”は、クラ
ンプ回路２でクランプされる入力アナログ信号の最低電
圧と同電圧となるように設定され、基準電圧“Ｈ”は、
入力アナログ信号の最高電圧より数１０％高い電圧に設
定される。
【０００５】Ａ／Ｄ変換器７は、入力信号を基準電圧
“Ｈ”，“Ｌ”と比較してデジタルデータに変換し、デ
ジタル信号処理回路８は所定の信号処理を施し、Ｄ／Ａ
変換器９はアナログ信号に変換して出力端子１０から出
力する。
“Ｈ”，“Ｌ”と比較してデジタルデータに変換し、デ
ジタル信号処理回路８は所定の信号処理を施し、Ｄ／Ａ
変換器９はアナログ信号に変換して出力端子１０から出
力する。
【０００６】
【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
は、基準電圧“Ｈ”を入力信号の最大レベルより高電圧
に設定しているが、この電圧差を大きくとると、量子化
する際の階調のうち使用される割合が減少するので分解
能が低下し、再生したアナログ信号のＳ／Ｎが悪くなる
という問題点があり、逆に、この電圧差を小さく設定す
ると、入力信号の最大レベルが基準電圧“Ｈ”よりも高
くなったときや、他のＡＶ機器から高レベルの信号を入
力したとき、基準電圧“Ｈ”を越える部分が全て最大階
調となる信号づまりを生じ、再生信号のリニアリティが
悪くなるという問題点があった。
は、基準電圧“Ｈ”を入力信号の最大レベルより高電圧
に設定しているが、この電圧差を大きくとると、量子化
する際の階調のうち使用される割合が減少するので分解
能が低下し、再生したアナログ信号のＳ／Ｎが悪くなる
という問題点があり、逆に、この電圧差を小さく設定す
ると、入力信号の最大レベルが基準電圧“Ｈ”よりも高
くなったときや、他のＡＶ機器から高レベルの信号を入
力したとき、基準電圧“Ｈ”を越える部分が全て最大階
調となる信号づまりを生じ、再生信号のリニアリティが
悪くなるという問題点があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、入力信号の最大レベルが変わって
も、再生信号の分解能やＳ／Ｎの低下がなく、かつ、リ
ニアリティが悪くなることのないＡ／Ｄ変換回路を得る
ことを目的とする。
めになされたもので、入力信号の最大レベルが変わって
も、再生信号の分解能やＳ／Ｎの低下がなく、かつ、リ
ニアリティが悪くなることのないＡ／Ｄ変換回路を得る
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るＡＧＣ機
能を備えたＡ／Ｄ変換回路は、入力信号のレベルの変動
に追随して、基準電圧“Ｈ”または“Ｌ”の値を変化さ
せる手段を備えた点を特徴とする。
能を備えたＡ／Ｄ変換回路は、入力信号のレベルの変動
に追随して、基準電圧“Ｈ”または“Ｌ”の値を変化さ
せる手段を備えた点を特徴とする。
【０００９】
【作用】基準電圧を入力信号のレベル変動に追随して基
準電圧“Ｈ”または“Ｌ”を変化させる手段は、入力信
号の最大値と最小値のレベル差が大きいときは基準電圧
“Ｈ”または“Ｌ”の値を変化させて入力信号が基準電
圧“Ｈ”と“Ｌ”の間に収まるようにし、入力信号のレ
ベル差が小さいときは基準電圧“Ｈ”および“Ｌ”を予
め定めた値に保持するようにしたので、予め定める基準
電圧“Ｈ”および“Ｌ”の値を通常時の入力信号のレベ
ルに近い値に設定でき、量子化する際の階調数を有効に
利用できるので、分解能が高くなってＳ／Ｎが向上する
とともに、入力信号のレベルが基準電圧の範囲を越える
ことがないので、信号づまりや、リニアリティが悪くな
ることがない。
準電圧“Ｈ”または“Ｌ”を変化させる手段は、入力信
号の最大値と最小値のレベル差が大きいときは基準電圧
“Ｈ”または“Ｌ”の値を変化させて入力信号が基準電
圧“Ｈ”と“Ｌ”の間に収まるようにし、入力信号のレ
ベル差が小さいときは基準電圧“Ｈ”および“Ｌ”を予
め定めた値に保持するようにしたので、予め定める基準
電圧“Ｈ”および“Ｌ”の値を通常時の入力信号のレベ
ルに近い値に設定でき、量子化する際の階調数を有効に
利用できるので、分解能が高くなってＳ／Ｎが向上する
とともに、入力信号のレベルが基準電圧の範囲を越える
ことがないので、信号づまりや、リニアリティが悪くな
ることがない。
【００１０】
【実施例】実施例１．図１はこの発明の一実施例を示す
回路図で、１〜１０は図５に示した従来例と同一部分で
あるので、説明を省略する。図において、１１は最大値
検出回路、１２は電圧補正回路である。
回路図で、１〜１０は図５に示した従来例と同一部分で
あるので、説明を省略する。図において、１１は最大値
検出回路、１２は電圧補正回路である。
【００１１】次に、従来例と異なる部分の動作を、図２
の波形図を参照して説明する。最大値検出回路１１の一
方の入力端子には、インピーダンス変換器５の出力電圧
“Ｈ”が入力され、他方の入力端子には、インピーダン
ス変換器３の出力電圧、すなわち、入力信号が入力され
る。最大値検出回路１１は、電圧“Ｈ”と入力信号の最
大レベルのうち、高い方の電圧を電圧補正回路１２に出
力し、電圧補正回路１２は、基準電圧発生器４から出力
された基準電圧“Ｈ”のインピーダンス変換器５および
最大値回路１１における電圧降下分を補正した電圧
を、、基準電圧“Ｈ”としてＡ／Ｄ変換器７に送出す
る。
の波形図を参照して説明する。最大値検出回路１１の一
方の入力端子には、インピーダンス変換器５の出力電圧
“Ｈ”が入力され、他方の入力端子には、インピーダン
ス変換器３の出力電圧、すなわち、入力信号が入力され
る。最大値検出回路１１は、電圧“Ｈ”と入力信号の最
大レベルのうち、高い方の電圧を電圧補正回路１２に出
力し、電圧補正回路１２は、基準電圧発生器４から出力
された基準電圧“Ｈ”のインピーダンス変換器５および
最大値回路１１における電圧降下分を補正した電圧
を、、基準電圧“Ｈ”としてＡ／Ｄ変換器７に送出す
る。
【００１２】この実施例１によれば、いま、図２（ａ）
のような入力信号が入力されたとすると、Ａ／Ｄ変換器
７に入力される基準電圧“Ｈ”は、図２（ｂ）のよう
に、入力信号のレベルがインピーダンス変換器５の出力
電圧よりも高い時刻ｔ１〜ｔ２の期間だけ入力信号の最
大レベルよりも補正分だけ高い電圧となるので、信号づ
まりが生じない。また、基準電圧“Ｈ”と“Ｌ”の差が
大きくなって一階調のレベルが増すので、Ｄ／Ａ変換器
９から出力されるアナログ信号は、図２（ｃ）のよう
に、元の入力信号の波形をそのまま再現したものとな
る。
のような入力信号が入力されたとすると、Ａ／Ｄ変換器
７に入力される基準電圧“Ｈ”は、図２（ｂ）のよう
に、入力信号のレベルがインピーダンス変換器５の出力
電圧よりも高い時刻ｔ１〜ｔ２の期間だけ入力信号の最
大レベルよりも補正分だけ高い電圧となるので、信号づ
まりが生じない。また、基準電圧“Ｈ”と“Ｌ”の差が
大きくなって一階調のレベルが増すので、Ｄ／Ａ変換器
９から出力されるアナログ信号は、図２（ｃ）のよう
に、元の入力信号の波形をそのまま再現したものとな
る。
【００１３】実施例２．なお、実施例１では、入力信号
のレベルがインピーダンス変換器５の変換器５の出力電
圧を超える期間だけ、基準電圧“Ｈ”が高くなるように
したので、この期間だけ白側が少し歪むが、図３（ａ）
に示すように、最大値検出回路１１の出力端に大容量の
コンデンサＣ２を接続してピーククランプ回路１３を構
成すれば、電圧補正回路１２の出力電圧“Ｈ”２は図２
（ｂ）中に示すように、ピーク電圧を保持したものとな
るので、Ｄ／Ａ変換器９の出力信号は図２（ｄ）に示す
ような波形となり、歪が軽減される。
のレベルがインピーダンス変換器５の変換器５の出力電
圧を超える期間だけ、基準電圧“Ｈ”が高くなるように
したので、この期間だけ白側が少し歪むが、図３（ａ）
に示すように、最大値検出回路１１の出力端に大容量の
コンデンサＣ２を接続してピーククランプ回路１３を構
成すれば、電圧補正回路１２の出力電圧“Ｈ”２は図２
（ｂ）中に示すように、ピーク電圧を保持したものとな
るので、Ｄ／Ａ変換器９の出力信号は図２（ｄ）に示す
ような波形となり、歪が軽減される。
【００１４】実施例３．また、上記実施例１では、入力
信号が正極性のものを示したが、負極性の入力信号にも
適用できる。図４はこの一実施例を示す回路図で、最小
値検出回路１４に入力信号と基準電圧“Ｌ”側のインピ
ーダンス変換器６の出力信号とを入力し、レベルの低い
方を基準電圧“Ｌ”としてＡ／Ｄ変換器７に入力するよ
うにしたものである。この実施例３においても、上記実
施例１と同様の効果が得られる。
信号が正極性のものを示したが、負極性の入力信号にも
適用できる。図４はこの一実施例を示す回路図で、最小
値検出回路１４に入力信号と基準電圧“Ｌ”側のインピ
ーダンス変換器６の出力信号とを入力し、レベルの低い
方を基準電圧“Ｌ”としてＡ／Ｄ変換器７に入力するよ
うにしたものである。この実施例３においても、上記実
施例１と同様の効果が得られる。
【００１５】実施例４．また、上記実施例１では、正極
性の信号の白側を圧縮する例を示したが、同期信号側を
圧縮するようにしてもよい。図５はこの一実施例を示す
回路図で、バーストクランプパルスを用いたペデスタル
クランプ回路１５で入力信号のペデスタル部分をクラン
プし、入力信号と基準電圧“Ｌ”側のインピーダンス変
換器６の出力信号とを最小値検出回路１４に入力して比
較し、レベルの低い方を基準電圧“Ｌ”としてＡ／Ｄ変
換器７に入力するようにしたものである。この実施例４
においても、上記実施例３と同様の効果が得られる。
性の信号の白側を圧縮する例を示したが、同期信号側を
圧縮するようにしてもよい。図５はこの一実施例を示す
回路図で、バーストクランプパルスを用いたペデスタル
クランプ回路１５で入力信号のペデスタル部分をクラン
プし、入力信号と基準電圧“Ｌ”側のインピーダンス変
換器６の出力信号とを最小値検出回路１４に入力して比
較し、レベルの低い方を基準電圧“Ｌ”としてＡ／Ｄ変
換器７に入力するようにしたものである。この実施例４
においても、上記実施例３と同様の効果が得られる。
【００１６】
【発明の効果】この発明によれば、入力信号のレベル
が、予め定めたＡ／Ｄ変換器の基準電圧“Ｈ”または
“Ｌ”を超えるものであるとき、その入力レベルに応じ
て基準電圧“Ｈ”または“Ｌ”の値を上記入力信号が超
えない値に変化させる手段を備えたものであるから、予
め設定する基準電圧“Ｈ”と“Ｌ”の幅を入力信号の最
大レベルに近い値に設定できるので、再生信号のＳ／Ｎ
の向上が図れるとともに、入力信号のピーク部分がつま
って再生信号のリニアリティが悪くなることのないＡＧ
Ｃ機能を備えたＡ／Ｄ変換回路が得られる効果がある。
が、予め定めたＡ／Ｄ変換器の基準電圧“Ｈ”または
“Ｌ”を超えるものであるとき、その入力レベルに応じ
て基準電圧“Ｈ”または“Ｌ”の値を上記入力信号が超
えない値に変化させる手段を備えたものであるから、予
め設定する基準電圧“Ｈ”と“Ｌ”の幅を入力信号の最
大レベルに近い値に設定できるので、再生信号のＳ／Ｎ
の向上が図れるとともに、入力信号のピーク部分がつま
って再生信号のリニアリティが悪くなることのないＡＧ
Ｃ機能を備えたＡ／Ｄ変換回路が得られる効果がある。
【図１】この発明の実施例１を示す回路図である。
【図２】実施例１の入出力信号の波形と基準電圧“Ｈ”
および実施例２の出力信号の波形を示す図である。
および実施例２の出力信号の波形を示す図である。
【図３】この発明の実施例２の要部の回路図と基準電圧
“Ｈ”２を示す図である。
“Ｈ”２を示す図である。
【図４】この発明の実施例３を示す回路図である。
【図５】この発明の実施例４を示す回路図である。
【図６】従来のＡ／Ｄ変換回路を示す回路図である。
２ クランプ回路 ４ 基準電圧発生回路 ７ Ａ／Ｄ変換器 １１ 最大値検出回路 １３ ピーククランプ回路 １４ 最小値検出回路 １５ ペデスタルクランプ回路
【手続補正書】
【提出日】平成４年７月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図６は従来のＡ／Ｄ変換回路を示す図
で、１は入力端子、２はクランプ回路、３，５，６はイ
ンピーダンス変換器、４は基準電圧発生回路、７はＡ／
Ｄ変換器、８はデジタル信号処理回路、９はＤ／Ａ変換
器、１０は出力端子である。
で、１は入力端子、２はクランプ回路、３，５，６はイ
ンピーダンス変換器、４は基準電圧発生回路、７はＡ／
Ｄ変換器、８はデジタル信号処理回路、９はＤ／Ａ変換
器、１０は出力端子である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
は、基準電圧“Ｈ”を入力信号の最大レベルより高電圧
に設定しているが、この電圧差を大きくとると、量子化
する際の階調のうち使用される割合が減少するので分解
能が低下し、再生したアナログ信号のＳ／Ｎが悪くなる
という問題点があり、逆に、この電圧差を小さく設定す
ると、入力信号の最大レベルが基準電圧“Ｈ”よりも高
くなったときに、基準電圧“Ｈ”を越える部分が全て最
大階調となる信号づまりを生じ、再生信号のリニアリテ
ィが悪くなるという問題点があった。
は、基準電圧“Ｈ”を入力信号の最大レベルより高電圧
に設定しているが、この電圧差を大きくとると、量子化
する際の階調のうち使用される割合が減少するので分解
能が低下し、再生したアナログ信号のＳ／Ｎが悪くなる
という問題点があり、逆に、この電圧差を小さく設定す
ると、入力信号の最大レベルが基準電圧“Ｈ”よりも高
くなったときに、基準電圧“Ｈ”を越える部分が全て最
大階調となる信号づまりを生じ、再生信号のリニアリテ
ィが悪くなるという問題点があった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】この実施例１によれば、いま、図２（ａ）
のような入力信号が入力されたとすると、Ａ／Ｄ変換器
７に入力される基準電圧“Ｈ”は、図２（ｂ）のよう
に、入力信号のレベルがインピーダンス変換器５の出力
電圧よりも高い時刻ｔ１〜ｔ２の期間だけ入力信号の最
大レベルよりも補正分だけ高い電圧となるので、信号づ
まりが生じない。また、基準電圧“Ｈ”と“Ｌ”の差が
大きくなって階調のレベルが増すので、Ｄ／Ａ変換器９
から出力されるアナログ信号は、図２（ｃ）のように、
元の入力信号の波形をそのまま再現したものとなる。
のような入力信号が入力されたとすると、Ａ／Ｄ変換器
７に入力される基準電圧“Ｈ”は、図２（ｂ）のよう
に、入力信号のレベルがインピーダンス変換器５の出力
電圧よりも高い時刻ｔ１〜ｔ２の期間だけ入力信号の最
大レベルよりも補正分だけ高い電圧となるので、信号づ
まりが生じない。また、基準電圧“Ｈ”と“Ｌ”の差が
大きくなって階調のレベルが増すので、Ｄ／Ａ変換器９
から出力されるアナログ信号は、図２（ｃ）のように、
元の入力信号の波形をそのまま再現したものとなる。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
Claims (1)
- 【請求項１】 Ａ／Ｄ変換器と、このＡ／Ｄ変換器に入
力される信号を量子化する範囲を決定する基準電圧
“Ｈ”および“Ｌ”を発生する基準電圧発生回路と、入
力信号の最小レベル，最大レベルまたはペデスタルレベ
ルをクランプする手段と、この手段により最小レベルも
しくはペデスタルレベルでクランプされた入力信号と上
記基準電圧“Ｈ”とを比較して高い方を上記Ａ／Ｄ変換
器に基準電圧“Ｈ”として出力する最大値検出回路、ま
たは上記クランプ手段により最大レベルもしくはペデス
タルレベルでクランプされた入力信号と上記基準電圧
“Ｌ”とを比較して低い方を上記Ａ／Ｄ変換器に基準電
圧“Ｌ”として出力する最小値検出回路とを備えたＡ／
Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26014091A JPH05102853A (ja) | 1991-10-08 | 1991-10-08 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26014091A JPH05102853A (ja) | 1991-10-08 | 1991-10-08 | Ａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102853A true JPH05102853A (ja) | 1993-04-23 |
Family
ID=17343863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26014091A Pending JPH05102853A (ja) | 1991-10-08 | 1991-10-08 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606123B2 (en) | 1999-01-29 | 2003-08-12 | Hamamatsu Photonics K.K. | Photosensitive device |
| WO2003034387A3 (en) * | 2001-10-19 | 2003-11-20 | Clare Micronix Integrated Syst | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
-
1991
- 1991-10-08 JP JP26014091A patent/JPH05102853A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606123B2 (en) | 1999-01-29 | 2003-08-12 | Hamamatsu Photonics K.K. | Photosensitive device |
| WO2003034387A3 (en) * | 2001-10-19 | 2003-11-20 | Clare Micronix Integrated Syst | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
| US7019719B2 (en) | 2001-10-19 | 2006-03-28 | Clare Micronix Integrated Systems, Inc. | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1581819A (en) | Apparatus for modifying the scale of a logarithmic signal | |
| US5818372A (en) | D/A converter circuit having offset voltage application device | |
| US6535152B2 (en) | Analog-to-digital converter having gamma-corrected reference voltages | |
| JPH05102853A (ja) | Ａ／ｄ変換回路 | |
| EP0220894B1 (en) | A clamping circuit for an analogue to digital converter | |
| JPH01226284A (ja) | 自動利得制御装置 | |
| JPS5873280A (ja) | 信号２値化処理装置 | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JP2570122B2 (ja) | ビデオ信号の白レベル設定回路 | |
| JP2766104B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0439828B2 (ja) | ||
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JP3387165B2 (ja) | クランプ電位補正回路 | |
| JP3179395B2 (ja) | 映像信号処理装置 | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| JPH09219643A (ja) | Ａ／ｄコンバータ | |
| JP2512221B2 (ja) | シェ―ディング歪補正装置 | |
| JP3226534B2 (ja) | 原稿読取装置 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JPS62102623A (ja) | Ａ／ｄ変換回路 | |
| JP2543354Y2 (ja) | ビデオ信号ａ／ｄ変換装置 | |
| KR930002686B1 (ko) | 팩시밀리의 화질 보상회로 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JPS63169885A (ja) | 映像信号スライスレベル設定回路 |