JP2512221B2 - シェ―ディング歪補正装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スキャナによって読み取られたアナログ画
信号に重畳しているシェーディング歪を補正するための
シェーディング歪補正装置に関する。

従来の技術 ファクシミリ装置の原稿読取り部等に用いられている
スキャナによって読み取られたアナログ画信号には、原
稿照明用光源の光量分布の不均一（光量ムラ）、イメー
ジセンサの画素毎の感度のバラツキなどによる歪（これ
らをシェーディング歪と総称する）が重畳している。そ
こで、ファクシミリ装置等においては、原稿読取りスキ
ャナの後段にシェーディング歪補正装置を置き、画信号
のシェーディング歪を除去している。

このようなシェーディング歪装置は大別すると、アナ
ログ画信号をA/D変換器によってデジタル画信号に変換
して乗算器に入力し、ここでシェーディング歪補正係数
データとの乗算を行の構成のものと、アナログ画信号を
デジタル画信号に変換するためのA/D変換器のリファレ
ンシャル電圧（参照電圧）としてシェーディング歪電圧
波形を用いる構成のものとがある。例えば特開昭63-272
163号公報には、両方のシェーディング歪補正装置の例
が示されている。

後者のシェーディング歪補正装置の動作原理を第４図
から第６図によって説明する。

第４図において、20はA/D変換器であり、入力端子21
より入力するアナログ画信号をデジタル画信号に変換し
出力端子22に出力する。23はアナログ画信号に重畳した
シェーディング歪波形電圧を発生し、それをA/D変換器2
0にリファレンシャル電圧Vrefとして印加するシェーデ
ィング歪波形発生装置である。

ファクシミリ装置の原稿読取りスキャナなどの場合を
想定し、動作を説明する。スキャナにおいて、原稿の読
取りに先立ち白基準面の読取りが行われ、白基準面のア
ナログ画信号が入力端子21に入力する。このアナログ画
信号のエンベロープ波形は、シェーディング歪がなけれ
ば平坦になるはずであるが、実際にはシェーディング歪
が重畳しているために第５図に示すＡのような波形（シ
ェーディング歪波形）となる。そして、この時はA/D変
換器20のリファレンシャル電圧Vrefにある一定値に固定
されるので、出力端子22に得られるデジタル画信号にも
同じシェーディング歪が重畳している。そして、このよ
うなシェーディング歪波形の情報がシェーディング歪波
形発生装置23に記憶される。

次にスキャナにおいて原稿の読取りが行われ、原稿情
報のアナログ画信号が入力端子21に入力する。この時、
シェーディング歪波形発生装置23より、記憶した波形情
報に基づき第５図に示すＡのようなシェーディング歪波
形電圧がA/D変換器20にリファレンシャル電圧Vrefとし
て印加される。リファレンシャル電圧Vrefはアナログ画
信号のデジタル変換のための基準電位となるので、リフ
ァレンシャル電圧Vrefとしてシェーディング歪波形電圧
が印加されることにより、アナログ画信号に重畳したシ
ェーディング歪がデジタル変換の際に除去される。した
がって、白基準面のアナログ画信号を入力したとすれ
ば、第６図に示すＡのようなシェーディング歪が補正さ
れたデジタル画信号が出力端子22に得られる。

発明が解決しようとする課題 しかし、かかる構成によれば、高精度のシェーディン
グ歪補正ができないという問題があった。その理由は以
下の通りである。

すなわち、A/D変換器20のリファレンシャル電圧印加
端子は大きな静電容量を持つため、第５図に示すＡのよ
うなシェーディング歪波形を正しくシェーディング歪波
形発生装置23で発生したとしても、実際のリファレンシ
ャル電圧波形は第５図に示すＢのような波形となってし
まう。その結果、白基準面のアナログ画信号が入力した
場合、第６図に示すＢのような不完全な補正結果となっ
てしまう。

本発明は、上述の問題点に鑑みてなされたもので、画
信号の階調性を大きく変化させることなく画素毎の精密
なシェーディング歪補正が可能なシェーディング歪補正
装置を提供することを目的とする。

課題を解決するための手段 本発明は上述の課題を解決するため、アナログ画信号
をデジタル画信号に変換するためのA/D変換器と、前記
アナログ画信号に重畳したシェーディング歪の補正のた
めの電圧波形を発生しそれを前記A/D変換器に対しリフ
ァレンシャル電圧として与える手段と、前記A/D変換器
の出力デジタル画信号に重畳しているシェーディング歪
の補正のための補正係数データを発生する手段と、前記
出力デジタル画信号と前記補正係数データとの乗算を行
ってシェーディング歪が補正されたデジタル画信号を出
力する乗算器とを有するという構成を備えたものであ
る。

作用 本発明は上述の構成によって、A/D変換器と乗算器と
の２段階でシェーディング歪補正処理が行われる。アナ
ログ画信号に重畳しているシェーディング歪の大部分は
A/D変換器でのシェーディング歪補正処理によって補正
される。この第１段階の補正処理で補正できなかったシ
ェーディング歪は、乗算器でのシェーディング歪補正処
理によって画素単位に補正される。したがって、高い階
調性を維持しつつ画素毎の精密なシェーディング歪補正
を行うことができる。

そして、A/D変換器でのシェーディング歪補正処理は
粗補正として位置付けられるので、補正のための波形は
それほど精密である必要がなく、したがって、補正のた
めの波形を発生するための情報量を減らし、その記憶の
ためのメモリ容量も少なくできる。また、乗算器で補正
する必要があるシェーディング歪の振幅は、アナログ画
信号に重畳しているシェーディング歪の振幅より十分に
小さくなっているため、乗算器での補正処理のみでシェ
ーディング歪補正を行う場合に比べ、補正係数データを
発生するために必要な情報量も減らし、そのメモリ容量
も削減できる。このように、２段階のシェーディング歪
補正処理とすることにより、乗算器での１段階の補正処
理による構成に比べ、補正のための情報の記憶に必要な
メモリ容量を減らし、かつ同等の高精度補正が可能であ
る。

実施例 第１図は本発明の一実施例によるシェーディング歪補
正装置のブロック図であって、スキャナの概略構成も同
時に示している。この図において、１はシェーディング
歪補正装置、２はスキャナである。

スキャナ２について説明すれば、３は白基準面、４は
原稿、６は白基準面３または原稿４を照明するランプで
ある。このランプ６により照明された白基準面３または
原稿４の画像は、レンズ５によりCCDイメージセンサ７
の受光面に結像されて光電変換され、アナログ画信号と
して出力される。原稿４または白基準面３の読取り走査
の主走査はCCDイメージセンサ７で電気的に行われ、副
走査は原稿４の送りによって行われる。白基準面３の副
走査は行われない。

次にシェーディング歪補正装置１の構成について説明
する。画信号増幅器８はスキャナ２より入力するアナロ
グ画信号を増幅する可変ゲインの増幅器で、そのゲイン
はゲインコントロール信号発生装置12より与えられるゲ
インコントロール信号によって制御される。

電圧比較装置９、電圧発生装置10、RAM11はA/D変換器
13による第１段階のシェーディング歪補正処理に関連す
る要素である。

電圧比較装置９は、スキャナ２で白基準面３の読取り
を行っている時に、そのＡ入力すなわち画像信号増幅器
８で増幅後のアナログ画信号と、Ｂ入力すなわち電圧器
発生装置10の出力電圧との大小を比較し、Ａ＞Ｂのとき
に“1"を出力し、Ａ≦Ｂのときに“0"を出力する。

RAM11は電圧比較装置９の出力情報を１ライン分記憶
するためのメモリである。このRAM11の記憶情報は１画
素当たり１ビットであるので、そのメモリ容量は１ライ
ン画素数に等しいビット数相当で足りる。

電圧発生装置10は、リセットされると、ある特定の電
圧を発生し、電圧比較装置９またはRAM11より“0"信号
が入力したときに出力電圧を下げ、“1"信号が入力した
ときに出力電圧を上げる。すなわち、電圧発生装置10
は、電圧比較装置９のＡ入力とＢ入力の電圧値の差を小
さくするような、換言すればＢ入力をＡ入力に追従させ
るような電圧波形を発生する装置である。この出力電圧
は、A/D変換器12にリファレンシャル電圧Vrefとして印
加される。

ゲインコントロール信号発生装置12は、白基準面読取
り時に、アナログ画信号と電圧発生装置10の出力電圧の
値を比較し、画信号増幅器８を最適ゲインとするための
ゲインコントロール信号を出力する。

RAM14と補正係数発生装置15は乗算器16による第２段
階のシェーディング歪補正処理のための要素である。

RAM14は、A/D変換器13の出力デジタル画信号に重畳し
ているシェーディング歪波形情報を記憶するためのメモ
リである。このRAM14には、A/D変換器13の出力デジタル
画信号そのものを１ライン分記憶させることもできる
が、必要となる情報は補正すべきシェーディング歪成分
だけであり、これはデジタル画信号の下位数ビットで表
される（第１段階の補正処理でシェーディング歪の大部
分は補正済みであるから）。したがって、本実施例で
は、RAM14のメモリ容量を削減するため、A/D変換器13の
出力デジタル画信号の下位数ビットの情報が１ライン
分、RAM14に格納される。

なお、このようにすると、ある特定画素のレベルが極
端に下がる場合、その画素についての補正は不完全とな
るが、かかる異常画素を完全に補正しても無意味である
ので、問題はない。

補正係数発生装置15は、入力値Ｘに対し、Ｘ・Ｙ＝ｋ
（ｋは定数）なる補正係数データＹを出力するものであ
る。ここで、RAM14の出力情報はデジタル画信号の下位
数ビットであるので、その値に残りの上位ビットに対応
するスケール値を加えた値が入力値Ｘである（RAM14に
デジタル画信号の全ビットを記憶した場合、RAM14の出
力情報そのものがＸとなる）。

乗算器16は、A/D変換器13の出力デジタル画信号と補
正係数データとを乗算することにより、画素単位の精密
なシェーディング歪補正を行ったデジタル画信号を出力
端子17に出力する。補正係数データＹは上述のような値
とされるので、白基準面の画信号はｋのレベルに補正さ
れることになる。

以上のように構成されたシェーディング歪補正装置１
について、以下その動作を説明する。

まず、スキャナ２により白基準面３の読取りが１ライ
ンだけ行われるが、その開始前に電圧発生装置10がリセ
ットされる。また、画信号増幅器８は、ゲインコントロ
ール信号発生装置12により所定のゲインに制御される。

スキャナ２より基準面のアナログ画信号が入力し、電
圧比較装置９の出力信号の情報がRAM11に格納され、ま
たその出力信号に従って電圧発生装置10の出力電圧が増
減する。電圧比較装置９の出力と入力との関係、同出力
と電圧発生装置10の出力電圧の増減との関係は上述の通
りであるので、電圧発生装置10よりアナログ画信号のシ
ェーディング歪波形に対応した電圧波形が出力される。
そして、この波形を発生するための情報がRAM11に記憶
される。

例えば第２図において、Ａに示すようなシェーディン
グ歪波形が重畳した白基準面アナログ画信号が入力する
と、Ｂに示すような電圧波形が電圧発生装置10より出力
される。また、Ｃに示すような情報がRAM11に記憶され
る。

１ラインの主走査が終了すると、電圧比較装置９の動
作は停止させられ、続いてスキャナ２において白基準面
３の読取りが数ライン連続的に行われるが、各ラインの
読取りの前に電圧発生装置10はリセットされる。また、
この数ラインの読取りの間に、アナログ画信号の入力と
同期して、RAM11の記憶情報が読み出されて電圧発生装
置10に入力するので、電圧発生装置10は各ラインで第２
図に示したＢのような電圧波形を発生することになる。

ゲインコントロール信号発生装置12では、この数ライ
ンの読取りの間に、アナログ画信号のピーク値が、電圧
発生装置10の出力電圧のピーク値より若干小さくなるよ
うに画信号増幅器８のゲインを設定する。

このようなゲイン設定後、A/D変換器13より出力され
る１ライン分のデジタル画信号の下位数ビットの情報が
RAM14に格納される。このデジタル画信号は、電圧発生
装置10の出力電圧波形をリファレンシャル電圧Vrefとし
てアナログ画信号を変換した信号であるので、アナログ
画信号に重畳したシェーディング歪の大部分が補正され
ている。

例えば第３図において、Ａに示すような白基準面のア
ナログ画信号の場合、電圧発生装置10によりＢに示すよ
うな電圧波形が発生し、これをリファレンシャル電圧と
した変換によりＣに示すようなデジタル画信号が得られ
る。

以上のような準備動作を完了すると、スキャナ２にお
いて原稿４の読取りが行われ、原稿のアナログ画信号が
シェーディング歪補正装置１に入力する。

シェーディング歪補正装置１において、各ラインの走
査開始の前に電圧発生装置10はリセットされ、アナログ
画信号の入力と同期してRAM11及び14の記憶情報が読み
出される。電圧発生装置10の出力電圧波形をリファレン
シャル電圧VrefとしてA/D変換器13によりアナログ画信
号がデジタル画信号に変換され、乗算器16に入力する。
また、補正係数発生装置15からRAM14の出力情報に対応
した補正係数データが乗算器16に入力する。この補正係
数データとデジタル画信号との乗算により、第２段階の
シェーディング歪補正（画素単位の補正）が行われ、シ
ェーディング歪が高精度に補正されたデジタル画信号が
出力端子22に得られる。

例えば第３図に示すＡのような白基準面と同じアナロ
グ画信号が入力したとすると、シェーディング歪が高精
度に補正されたＤのようなデジタル画信号が得られる。

なお、電圧比較装置９でＡ入力とＢ入力の大小関係
と、その差の大きさに応じて３値以上の多値信号を出力
し、この多値信号によって電圧発生装置10の出力電圧の
増減だけでなく増減幅も制御させるようにすることもで
きる。このようにすると、アナログ画信号のシェーディ
ング歪波形に、より忠実に追従する電圧波形を発生さ
せ、A/D変換器13によるシェーディング歪補正の精度を
上げることができる。RAM11の記憶容量は増加するが、
乗算器16により補正が必要なシェーディング歪の振幅は
減少するので、逆にRAM14の記憶容量を減らせる可能性
がある。

発明の効果 以上の説明から明らかなように、本発明は、アナログ
画信号のデジタル変換のためのA/D変換器でシェーディ
ング歪の粗補正を行い、この補正処理で補正できなかっ
たシェーディング歪を乗算器で補正するため、画素毎の
階調性を高くかつほぼ均一に保ったまま精密なシェーデ
ィング歪補正を行うことができるとともに、各段階の補
正処理のための情報量を減らし、その記憶のためのメモ
リ容量も少なくできるという効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例によるシェーディング歪補正
装置のブロック図、第２図及び第３図はそれぞれ同実施
例装置のシェーディング歪補正動作を説明するための波
形図、第４図は従来のシェーディング歪補正装置を説明
するためのブロック図、第５図及び第６図はそれぞれ同
従来装置のシェーディング歪補正動作と問題点を説明す
るための波形図である。 １……シェーディング歪補正装置、２……スキャナ、３
……白基準面、４……原稿、６……ランプ、７……CCD
イメージセンサ、８……画信号増幅器、９……電圧比較
装置、10……電圧発生装置、11……RAM、12……ゲイン
コントロール信号発生装置、13……A/D変換器、14……R
AM、15……補正係数発生装置、16……乗算器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】アナログ画信号をデジタル画信号に変換す
   るためのA/D変換器と、前記アナログ画信号に重畳した
   シェーディング歪の補正のための電圧波形を発生しそれ
   を前記A/D変換器に対しリファレンシャル電圧として与
   える手段と、 前記A/D変換器の出力デジタル画信号に重畳しているシ
   ェーディング歪の補正のための補正係数データを発生す
   る手段と、前記出力デジタル画信号と前記補正係数デー
   タとの乗算を行ってシェーディング歪が補正されたデジ
   タル画信号を出力する乗算器とを有し、前記A/D変換器
   の出力デジタル画信号に重畳しているシェーディング歪
   の補正は、前記デジタル画信号の下位数ビットの情報を
   用いて行なうことを特徴とするシェーディング歪補正装
   置。