KR960009795B1 - 쉐이딩 보정 회로 및 방법 - Google Patents

Abstract

요약 없음

Description

쉐이딩 보정 회로 및 방법

제 1 도는 본 발명에 따른 쉐이딩 보정 회로도.

제 2 도는 본 발명에 따른 쉐이딩 보정 흐름도로서, 제 1 도에 도시된 제어부(16)의 동작 흐름도.

제 3 도는 제 1 도에 도시된 메모리의 맵핑도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 이미지 센서12 : 아나로그/디지탈 변환기

14 : 쉐이딩 메모리16 : 제어부

본 발명은 원고의 화상을 스캔하여 처리하는 화상 처리 장치에 관한 것으로, 특히 원고의 화상을 스캔하여 디지탈 처리시 쉐이딩(Shading)을 보정(Correction)하는 쉐이딩 보정회로(Shading correction circuit)에 관한 것이다.

통상적으로 스캐너(Scanner) 혹은 팩시밀리 등의 화상 처리 시스템에서는 이미지 센서와 광학계의 불균일한 특성으로 인해 발생되는 쉐이딩 왜곡(Distortion)를 제거하기 위한 쉐이딩 보정을 하고 있다. 상기와 같은 쉐이딩 보정을 실행하기 위해서는 스캔된 각화소에 대한 쉐이딩 펙터(Factor)를 발생하여야 한다.

종래의 쉐이딩 보정 방법은 이미지 센서의 출력 레벨의 이득을 자동조절하는 자동이득제어회로를 이용하여 쉐이딩 펙터를 발생하였다. 이와 같은 자동이득 제어회로는 본원 출원인이 1992년 5월 27일자로 특허출원한 특허출원 제9016호에 게제된 회로를 이용할 수 있다. 상기 선출원된 자동이득제어회로는 1라인의 각화소위치에 대한 화상신호를 출력하는 아미지 센서의 출력 밝기중 가장 높은 밝기가 가장 큰 디지탈 데이터로 출력되도록 되어 있다. 예를들면, 자동이득제어회로내에 위치되어 이미지 센서로부터 출력되는 아나로그의 화상신호를 디지탈로 변환하는 ADC(Analog to digital converter)가 6비트인 경우 상기 이미지 센서의 출력 밝기중 가장 높은 밝기가 63₍₁₀₎의 데이터로 출력되도록 되었다.

상기와 같은 자동이득조절회로를 이용하여 쉐이딩 펙터를 발생하는 과정을 살피면 하기와 같다.

이미지 센서의 대향면에 위치된 화이트 판넬(White pannel) 혹은 화이트 롤러(White roller)를 더미 스캔(Dummy scan)하여 쉐이딩 펙터를 발생하기 위한 기준 데이터를 발생시킨다. 상기와 같은 더미 스캔에 의해 각화소 위치로 부터 읽혀진 자동이득제어회로의 출력 데이터는 0~63₍₁₀₎이 되며, 이 데이터가 쉐이딩 펙터를 발생하기 위한 기준 데이터가 된다. 상기 자동이득제어회로로 부터 출력된 데이터는 쉐이딩 램에 저장되며, 이는 더미 스캔을 종료시 각 화소 위치에 해당하는 쉐이딩 램의 기준 데이터(Ix)가 화상처리를 주제어하는 중앙처리장치에 의해 읽혀진다. 쉐이딩 램에 저장된 기준 데이터(Ix)를 읽은 중앙처리장치는 ADC의 최대출력 63₍₁₀₎을 상기 기준 데이터(Ix)로 나누어의 계산 결과로 얻어진 화소의 펙터를 기준 데이터(Ix)를 읽은 위치의 쉐이딩 램의 어드레스에 저장한다. 상기와 같은 동작을 반복하여 쉐이딩 램의 전어드레스의 위치에 저장된 기준 데이터(Ix)에 대한 쉐이딩 펙터를 발생한다.

실제 입력 원고(문서)를 처리하는 리얼 스캔(Real scan)시 각화소의 쉐이딩 보정을 위하여 그 화소에 대응되는 쉐이딩 펙터를 쉐이딩 램으로부터 차례로 읽어와 디지탈 변환된 화상 데이터와 곱함으로써 쉐이딩 보정이 이루어진다.

그러나 상기와 같은 종래의 쉐이딩 보정회로 및 보정 방법은 이미지 센서의 출력 레벨의 이득을 제어하는 자동이득제어회로를 이용함으로써 회로가 복잡하고, 쉐이딩 펙터를 발생하는 시간이 많이 소요되어 속도가 느린 문제점이 있었다.

따라서 본 발명의 목적은 간단한 구성에 의해 스캔 되어질 라인의 각 화소에 대한 쉐이딩 펙터를 발생하는 회로를 제공함에 있다.

본 발명의 다른 목적은 아나로그 신호를 디지탈 변환처리하는 시스템에 있어서, 각 화소에 대한 쉐이딩 펙터를 발생하는 방법을 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제 1 도는 본 발명에 따른 쉐이딩 회로도로서, 라인동기신호(SI) 및 동기클럭(CLK)의 입력에 의해 원고의 화상을 독취하여 아나로그 화상신호(Pvout)를 출력하는 이미지 센서(10)와, 상기 이미지 센서(10)로부터 출력되는 아나로그 화상신호(Pvout)를 입력되는 기준전압(Vref)에 의한 스캐일 레인지내의 화상 데이터(Pdata)로 디지탈 변환하여 출력하는 ADC(12)와, 소정의 제어에 의해 상기 ADC(12)로부터 출력되는 화상 데이터(Pdata)를 각 화소 위치의 어드레스에 저장하며, 각 화소의 위치에 대응되어 입력되는 쉐이딩 데이터를 하는 쉐이딩 메모리(14)와, 상기 이미지 센서(10)에 라인동기신호(SI) 및 동기클럭(CLK)을 제공하고, 상기 쉐이딩 메모리(14)에 저장된 화상 데이터(Pdata)중 최대 밝기의 화상 데이터(Imax)를 검출하고, 상기 검출된 화상 데이터(Imax)를 상기 쉐이딩 메모리(14)의 최하위 영역으로 부터 최상위 영역에 각각 저장된 화상 데이터(Pdata)로 순차적으로 제산하여 각화소 위치에 대한 쉐이딩 팩터를 상기 쉐이딩 메모리(14)에 저장하는 제어부(16)로 구성되어 있다.

상기 제 1 도의 구성중 ADC(12)의 기준전압단자(Vref)는 아나로그 입력 레벨의 풀 스캐일을 설정(Difine)하는 전압이며, 상기와 같은 기준전압(Vref)이 설정되면 상기 ADC(12)는 상기 설정된 기준전압(Vref)과 그라운드 전압(Vmin) 사이의 입력 아나로그 신호를 미리 결정된 비트수의 디지탈 데이터로 변환하여 출력한다. 그리고, 상기의 구성중 제어부(16)는 마이컴 혹은 중앙처리장치로 구성할 수 있으며, 본 발명에서는 마이컴을 사용하였다.

제 2 도는 본 발명에 따른 제어 흐름도로서, 이는 제 1 도에 도시된 제어부(16)의 동작 흐름도이며, 이는 제어부(16)내에 위치된 메모리에 프로그램되어 있다.

제 3 도는 제 1 도에 도시된 쉐이딩 메모리(14)의 밉핑 데이블도로서, 이는 더미 스캔시 입력되는 각 화소의 화상 데이터(Pdata)를 저장하는 스캔 데이터 저장 영역(SD)과 최대 밝기의 화상 데이터(Imax)를 저장하는 최대값 레지스터(MAX)와 각 화소 데이터(Pdata)를 일시 저장하는 픽셀 레지스터(Ix)로 구성되어 있다. 제 3 도중 ADD는 어드레스로서 0~1727개의 화소 데이터(Pdata)를 저장할 수 있는 스캔 영역(SD)를 지정할 수 있다.

이하 본 발명에 따른 제 1 도의 동작예를 제 2 도의 흐름도와 제 3 도를 참조하여 상세히 설명한다.

지금 제 1 도와 같은 회로에 동작 전원전압이 입력되면, 제어부(16)는 제 2 도 20과정에서 이미지 센서(10)에 라인동기신호(SI)와 동기클럭(CLK)을 출력하여 더비스캔을 개시하고, 라이트 제어신호를 쉐이딩 메모리(16)의 제어단자(CTL)로 공급한다. 그리고, 쉐이딩 메모리(16)의 어드레스 단자(ADD)로 최하위 어드레스 신호를 출력함과 동시에 이를 최상위 어드레스까지 순차 증가시키어 각화소 위치의 쉐이딩 데이터를 쉐이딩 메모리(16)내의 스캔 영역(SD)에 저장되도록 한다. 상기에서 더미 스캔이라함은 이미지 센서(10)의 대향면에 설치된 화이트 판넬(White pannel) 혹은 화이트 롤러(White roller)을 스캔하는 동작을 말한다(화이트판넬 혹은 화이트 롤러는 이미지 센서의 쉐이딩을 보정하기 위하여 일반적인 팩시밀리 시스템에 설치되어 있음).

이때 상기 이미지 센서(10)는 상기 라인 동기신호(SI) 및 동기 클럭(CLK)에 의해 화이트 판넬 혹은 화이트 롤러를 주주사하여 아나로그 화상신호(Pvout)를 ADC(12)의 아나로그 신호 입력단자(Vin)에 입력 시킨다. 상기 ADC(12)는 이미지 센서(10)로부터 주주사되어 단자(Vin)로 입력되는 아나로그 화상신호(Pvout)를 최대 레벨(Vmax)로 설정된 기준전압(Vref)과 그라운드[GND : 아나로그 입력 레벨의 0을 설정(Difine)하기 위한 전압, 여기서는 Vmin]의 스캐일로 디지탈 변환하여 화상데이터(Pdata)를 쉐이딩 메모리(14)의 데이터 단자(D)로 출력한다. 따라서 상기 ADC(12)로부터는 1라인에 대한 각 화소 위치에 대응한 화상 데이터(Pdata)가 출력된다.

이때 상기 ADC(12)로부터 출력되는 화상 데이터(Pdata)를 입력하는 상기 쉐이딩 메모리(14)는 제어부(16)로부터 출력되는 라이트 제어신호와 순차 증가되는 어드레스의 입력에 의해 각화소 위치의 쉐이딩 데이터를 제 3 도와 같은 스캔 영역(SD)에 순차 저장한다.

한편 상기 20과정을 수행하여 1라인에 대한 각 화소 위치의 화상데이터(Pdata)를 쉐이딩 메모리(14)에 저장된 제어부(16)는 제 2 도 22과정에서 쉐이딩 메모리(14)의 스캔 영역(SD)에 저장된 화상 데이타(Pdata)를 차례로 읽어 밝기값이 최대인 화상 데이터(Imax)를 검출하고, 상기 검출된 최대밝기값(Imax)을 초대값 레지스터(MAX)에 저장한다. 상기 22과정을 수행한 제어부(16)는 24과정에서 쉐이딩 메모리(14)의 스캔영역(SD)의 초기 번지에 저장된 쉐이딩 데이터 즉 화상 데이터(Pdata)를 리이드하여 픽셀 레지스터(Ix)에 저장한다. 그리고, 26과정에서 상기 최대값 레지스터(MAX)에 저장된 최대 밝기를 가지는 화상 데이터(Imax)를 상기 픽셀 레지스터(Ix)에 저장된 화상 데이터(Pdata)로 제산하여 상기 픽셀 레지스터(Ix)에 저장된 화상 데이터(Pdata)에 대응한 화소의 쉐이딩 펙터를 발생하고, 상기 발생된 쉐이딩 펙터를 해당위치의 어드레스에 저장한다. 이때 상기 기록 어드레스는 상기 픽셀 레지스터(Ix)에 저장하기 위해 리이드한 위치의 어드레스이다.

상기 26과정에서 초기 리이드화 화상 데이터(Pdata)에 대한 쉐이딩 펙터를 발생하여 저장한 제어부(16)는 28과정에서 1라인(1728개의 화소)의 화소처리를 종료하였는가를 검색한다. 즉, 쉐이딩 메모리(14)내에 위치된 스캔영역(sd)의 최하위 어드레스로부터 최상위 어드레스에 저장된 화상 데이터(Pdata)에 대한 쉐이딩 펙터를 발생하였는지를 검색한다.

상기 28과정에서 1라인의 화소에 대한 쉐이딩 펙터를 발생하지 못하였다면, 상기 제어부(16)는 30과정에서 리이드 어드레스를 증가하여 스캔 영역(SD)의 차기 어드레스를 지정하고, 이에 저장된 화상 데이터(Pdata)를 픽셀 레지스터(Ix)에 저장하여 상기한 동작을 반복한다. 상기한 동작에 의해서 1라인에 대한 각 화소의 위치에 대응한 쉐이딩 팩터가 쉐이딩 메모리(14)의 스캔 영역(SD)에 저장된다. 상기한 동작에 의해 1라인의 각 화소에 대한 쉐이딩 펙터가 발생되면, 제어부(16)는 쉐이딩 펙터의 발생을 중지한다. 상기와 같은 쉐이딩 펙터의 발생이 완료된 상태에서 리얼 스캔이 실행되면, 쉐이딩 메모리(14)에 저장된 각 화소의 쉐이딩 펙터를 이용하여 쉐이딩 보정을 할 수 있게된다.

상술한 바와 같이 본 발명은 간단한 회로에 의해 1라인에 대한 각화소의 쉐이딩 펙터를 발생함으로써 이미지 센서와 광학계를 이용하는 화상처리 시스템의 구성을 간단히 할 수 있고, 쉐이딩 펙터를 고속으로 발생할 수 있어 데이터를 고속으로 처리 할 수 있다.

Claims (4)

1. 원고의 화상을 스캔하여 아나로그 영상신호(Pvout)를 출력하는 이미지 센서(10)를 구비한 화상 처리 장치의 쉐이딩 보정 회로에 있어서, 상기 이미지 센서(10)로부터 출력되는 아나로그 화상신호(Pvout)를 디지탈 데이터로 변환하여 출력하는 ADC(12)와, 소정의 제어에 의해 상기 ADC(12)로부터 출력되는 화상 데이터(Pdata)를 각 화소 위치의 어드레스에 저장하며, 각 화소의 위치에 대응되어 입력되는 쉐이딩 데이터를 하는 쉐이딩 메모리(14)와, 상기 쉐이딩 메모리(14)에 저장된 화상 데이터(Pdata)중 최대 밝기의 화상 데이터(Imax)를 검출하고, 상기 검출된 화상 데이터(Imax)를 상기 쉐이딩 메모리(14)의 최하위 영역으로부터 최상위 영역에 각각 저장된 화상 데이터(Pdata)로 순차적으로 제산하여 각화소 위치에 대한 쉐이딩 데이터를 상기 쉐이딩 메모리(14)에 저장하는 제어부(16)로 구성함을 특징으로 하는 화상 처리 장치의 쉐이딩 보정회로.
2. 제 1 항에 있어서, 상기 ADC(12)는 기준전압단자가 풀 스캐일의 최대 범위로 설정되어 상기 이미지 센서(10)로부터 출력되는 아나로그 화상신호(Pvout)를 상기 설정된 풀 스캐일 레인지내의 화상 데이터(Pdata)로 디지탈 변환하여 출력함을 특징으로 하는 화상 처리 장치의 쉐이딩 보정회로.
3. 원고의 화상을 스캔하여 아나로그 영상신호(Pvout)를 출력하는 이미지 센서(10)를 구비한 화상 처리 장치의 쉐이딩 보정 회로에 있어서, 상기 이미지 센서(10)로부터 출력되는 아나로그 화상신호(Pvout)를 디지탈 데이터로 변환하여 출력하는 디지탈 변환수단과, 소정의 제어에 의해 상기 디지탈 변환수단으로부터 출력되는 화상 데이터(Pdata)를 각 화소 위치의 어드레스에 저장하며, 각 화소의 위치에 대응되어 입력되는 쉐이딩 데이터를 하는 쉐이딩 데이터 저장수단과, 상기 디지탈 변환수단의 출력을 상기 쉐이딩 데이터 저장수단에 순차 저장하고 상기 저장된 화상 데이터중 최대 밝기를 가지는 최대 레벨의 화상 데이터를 검출하는 데이터 저장수단과, 상기 검출된 최대 레벨의 화상 데이터를 상기 쉐이딩 데이터 저장 수단에 순차 저장된 각 화상 데이타로 제산하여 각 화소 위치에 대응하는 화상 데이터의 쉐이딩 펙터를 발생하고 상기 발생된 쉐이딩 데이터를 상기 쉐이딩 데이터 저장 수단의 각 화소 위치 어드레스의 저장하는 쉐이딩 펙터 발생 수단으로 구성함을 특징으로 하는 화상 처리 장치의 쉐이딩 보정회로.
4. 원고의 화상을 독취하여 아나로그 화상신호(Pvout)를 출력하는 이미지 센서와, 상기 이미지 센서로부터 출력되는 아나로그 화상신호(pvout)를 디지탈 변환하여 화상 데이터(Pdata)로 출력하는 디지탈 변환수단과, 상기 변환된 화상 데이터(Pdata)를 각 화소 위치의 어드레스에 저장하며, 각 화소의 위치에 대응되는 입력되는 쉐이딩 데이터를 저장하는 쉐이딩 데이터 저장 수단과, 상기 이미지 센서와 상기 쉐이딩 데이터 저장수단을 제어하는 제어수단을 구비한 화상처리장치의 쉐이딩 보정방법에 있어서, 더미스캔을 실행하여 각 화소 위치의 화상 데이터(Pdata)을 상기 저장 영역에 순차 저장하고, 상기 저장 영역에 저장된 화상 데이터중 밝기값이 최대인 최대레벨의 화상 데이터를 검출하는 최대 레벨 검출 과정과, 상기 검출된 최대 레벨의 화상 데이터를 상기 쉐이딩 데이터 저장 수단에 순차 저장된 각 화상 데이터로 제산하여 각 화소 위치에 대응하는 화상 데이터의 쉐이딩 펙터를 발생하고 상기 발생된 쉐이딩 팩터를 상기 쉐이딩 데이터 저장 수단의 각 화소 위치 어드레스에 저장하는 쉐이딩 팩터 발생 과정으로 이루어짐을 특징으로 하는 화상 처리 장치의 쉐이딩 보정 방법.