JPH09298633A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＣＤ等の固体イメージセンサを使用する際
のシェーディング補正における奇数・偶数ライン相互間
の干渉等による縞模様の発生を防止し、各階調全域にわ
たってリニアリティに優れた画像読み取り装置を提供す
る。 【解決手段】 原稿画像に光を照射しその反射光を光電
変換手段に導く光学系と、光電変換手段からのアナログ
信号をデジタル信号に変換するＡ／Ｄ変換手段と、シェ
ーディングデ−タを記憶するメモリを含むシェーディン
グ補正手段とを有する画像読み取り装置において、前記
シェーディングデ−タを取り込む際使用する白基準板を
傾斜させる手段を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像読み取り装置に
関し、特にスキャ−やファクシミリ装置等の画像読取り
部のイメージセンサ出力におけるリニアリティ補正手段
に関するものである。

【０００２】

【従来の技術】近年、ファクシミリ装置やデジタル複写
機あるいはデジタルカラー複写機等における画像品質の
向上は著しいが、一般に画像読取りセンサとしてはＣＣ
Ｄ等の固体イメージセンサが多く使用されている。原稿
画像の読取りは、原稿に一様に光を照射した状態でＣＣ
Ｄ等の固体イメージセンサを用いてその反射光を受け、
光信号を電気信号に変換した後、所要の処理を行うのが
一般的である。ＣＣＤ等のイメージセンサを使用する場
合、その画素センサの特性のばらつき等による各階調出
力信号の歪みを補正し、リニアリティを確保するために
シェーディング補正と称する処理が行われるが、その処
理に先立って階調の両端、すなわち受光レベル零である
黒レベルと受光レベル最大である白レベルの二つの受光
レベルを読み取り、それぞれ黒メモリと白メモリに記憶
する。その後原稿から読み取った画像信号を上記黒メモ
リと白メモリに記憶した情報を基準として、 [ ｛（画素デ−タ）−（黒レベル）｝×２５６ ] ÷（白レベル） ・・・（１） なる演算処理を行ってシェーディング補正したデ−タを
算出する。また、上記黒レベルを読み取るには露光ラン
プを消灯し、反射光がない状態でのＣＣＤ出力をメモリ
し、一方白レベルは露光ランプを点灯した状態でそのと
きのＣＣＤ出力を白メモリに記憶する。

【０００３】図９は従来の画像読み取り装置におけるシ
ェーディング補正回路の要部構成を示すブロック図であ
り、この図においては説明を簡単にするためにカラー画
像信号のうち一つの色要素信号についてのみ説明する
が、他の色要素についても同様である。図９において、
ＣＣＤからの偶数ライン赤色画像信号をＲ−ＥＶＥＮ用
Ａ／Ｄコンバータ１２１に、また奇数ラインの赤色画像
信号をＲ−ＯＤＤ用Ａ／Ｄコンバータ１２２にそれぞれ
入力し、デジタル信号に変換した後、セレクタ１２７に
おいて両者を合成する。一系統の信号に合成された画像
信号はシェーディングゲートアレイ１３０において補正
が実行されるが、この際、上述したようにして白メモリ
と黒メモリに格納されたそれぞれの基準信号に基づいて
原稿から読み取った画像デ−タがシェーディング補正さ
れる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
たような従来の画像読み取り装置におけるシェーディン
グ補正手段では、ＯＤＤとＥＶＥＮの差が白側及び黒側
にて補正されるが、図１０に示すように、ＯＤＤとＥＶ
ＥＮでリニアリティが異なるときは中間階調領域におけ
る補正に誤差を生じ、正確な補正が困難であった。一般
に奇数画素用ＣＣＤシフトレジスタと偶数用シフトレジ
スタを備えた画像読み取り装置では二つのＣＣＤシフト
レジスタの微妙な特性の違いに起因して出力レベルに差
が生じることがあり、特に３ラインＣＣＤのようにライ
ン数が多くなるとレジスタ相互間の干渉が避けられず、
ＯＤＤとＥＶＥＮの偶奇差が問題となっていた。すなわ
ち従来、黒基準部で奇数、偶数の差を検出していたた
め、白部や中間部では奇数偶数画素の出力差が不明であ
ることから、階調によっては奇数・偶数ラインの干渉に
よって縞模様が発生し、形成した画像品質が著しく劣化
する場合があった。本発明はこのような従来の画像読み
取り装置における問題を解決するためになされたもので
あって、ＣＣＤ等の固体イメージセンサを使用する際の
シェーディング補正における奇数・偶数ライン相互間の
干渉等による縞模様の発生を防止し、各階調全域にわた
ってリニアリティに優れた画像読み取り装置を提供する
ことを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の画像読み取り装置においては、第１の手段
として、原稿画像に光を照射しその反射光を光電変換手
段に導く光学系と、光電変換手段からのアナログ信号を
デジタル信号に変換するＡ／Ｄ変換手段と、シェーディ
ングデ−タを記憶するメモリを含むシェーディング補正
手段とを有する画像読み取り装置において、前記シェー
ディングデ−タを取り込む際使用する白基準板を傾斜さ
せる手段を備えたことを特徴とする。第２の手段では、
原稿画像に光を照射しその反射光を光電変換手段に導く
光学系と、光電変換手段からのアナログ信号をデジタル
信号に変換するＡ／Ｄ変換手段と、シェーディングデ−
タを記憶するメモリを含むシェーディング補正手段とを
有する画像読み取り装置において、前記シェーディング
デ−タを取り込む際使用する白基準板を段階的に傾斜さ
せる手段を備えたことを特徴とする。第３の手段では、
上記第１または第２の手段において、上記白基準板を副
走査方向に傾斜させる手段を備えたことを特徴とする。
第４の手段では、上記第１または第２の手段において、
上記白基準板を主走査方向に傾斜させる手段を備えたこ
とを特徴とする。第５の手段では、上記第１、第２、第
３または第４の手段において、前記メモリからシェーデ
ィングデ−タを読み出して処理するＣＰＵを備えると共
に、Ａ／Ｄ変換手段と前記シェーディング補正手段との
間に前記ＣＰＵによって制御する出力補正手段を備える
ことによって、前記メモリデ−タに基づいて出力を補正
するように構成したことを特徴とする。第６の手段で
は、上記第５の手段において、光電変換手段にて読み取
るの奇数画素と偶数画素との各階調でのバラツキを前記
出力の補正デ−タにより逓減する手段を備えたことを特
徴とする。

【０００６】

【作用】本発明の第１及び第２の手段では、白基準板を
傾斜させる手段を備えたのでＣＣＤ等の画像読み取り素
子に入力する光量を無段階に調整可能となる。第３の手
段では、白基準板を副走査方向に傾斜させる手段を備え
たので、キャレッジを移動して白基準板を読み取ること
ができる。第４の手段では、白基準板を主走査方向に傾
斜させる手段を備えたので、無段階にグレースケールを
長くすることが可能となり、しかも、微小な調整が可能
となる。第５の手段では白メモリ、黒メモリを読み出し
処理するＣＰＵを備え、更にＡ／Ｄ変換手段とシェーデ
ィング補正手段との間に上記ＣＰＵに接続された補正手
段を備えたので、ＣＣＤ等の特性のバラツキの補正の
他、増幅器、ＡＤＣ等の僅かな非線形性を補正して縞模
様の発生を防止することが可能となる。第６の手段で
は、上記第５の手段において更に、光電変換手段の奇数
画素と偶数画素の各階調でのバラツキを前記補正手段の
補正デ−タにより逓減する手段を備えたので、奇数・偶
数ラインの微妙な差異を補正し、高品質な画像を得るこ
とが可能となる。

【０００７】

【発明の実施の形態】以下、図示した実施の形態に基づ
いて本発明を詳細に説明する。図１は本発明を適用した
画像読み取り装置の一実施例を示すブロック図である。
この例に示す画像読み取り装置が有する主たる機能は、
モータ制御機能、アナログ系の自動設定機能、デジタル
信号処理設定機能、原稿検知処理機能、画像形成装置本
体との通信機能、プロジェクタ対応機能等である。この
例では以上の機能を果たすために大きなブロック構成と
して、スキャナ制御部１と、ＣＣＤ部２と、スキャナド
ライブ部３と、その他の周辺ブロックとから構成されて
いる。以下、それぞれのブロックの構成と機能について
概要を説明する。先ず、スキャナ制御部１はワンチップ
マイクロコンピュータ（ＣＰＵ）１２を備え、ＲＯＭ１
３に格納されたプログラムを実行することによって画像
デ−タ等を含む各種デ−タを生成し、ＲＡＭ４に書き込
みあるいは読み出して、スキャナ全体の制御を実行す
る。また、画像形成装置全体の制御を行うメイン制御部
１０１とは、例えばデ−タをシリアルに通信する手段
（シリアル通信手段）によって接続されており、コマン
ド及びデ−タの送受信により、画像形成装置のメイン制
御部からの指示に従って各種の処理を実行する。

【０００８】更に、メイン制御部１０１は操作表示部１
０２とシリアル通信手段によって接続されており、ユー
ザのキー操作入力に従って動作モード等を設定すること
が出来るようになっている。ＣＰＵ１２は中継処理機能
を有するスキャナドライバ部３を介してＩ／Ｏ機能を果
たすランプレギュレータ４と、原稿検知センサ７と、Ｈ
Ｐセンサ９と、圧板開閉センサ８と、冷却ファン５、６
及びスキャナ開閉センサ１０とを制御している。スキャ
ナドライバ部３は、ＣＰＵポート出力によりデコードさ
れたモータ励磁パターン出力用ＲＯＭ４２により励磁パ
ルスシーケンスを発生し原稿走査駆動用パルスモータ１
１を制御する。また、モータドライバ部４３にはプリド
ライバとＦＥＴドライバが備えられている。

【０００９】原稿画像はランプレギュレータ４によって
制御駆動されたハロゲンランプ４４から発生する光に照
射され、その反射光は複数のミラーとレンズを介してＣ
ＣＤ部２の３ラインＣＣＤ３５に導かれ、電気信号に変
換される。３ラインＣＣＤ３５はスキャナ制御部１のタ
イミング発生用ゲートアレイ１５からの駆動クロックに
従って、原稿画像に応じたアナログ信号を増幅器３６〜
４１に出力する。上記タイミング発生用ゲートアレイは
ＰＭＳＹＮＣ信号をカウントするＦＧＡＴＥスタートカ
ウンタを内臓しており、ＣＰＵ１２からの出力ポート信
号によってカウントスタートし、これにより画像読取り
制御信号のＦＧＡＴＥを発生する。なおＣＣＤ部２の増
幅器３６〜４１には黒レベル調整と暗電流補正を行うた
めのフィ−ドバック電圧が印加されており、この電圧は
ＣＰＵ１２にバスを介して接続されているパラレルイン
シリアルアウト・デ−タ・バッファ１６からのシリアル
デ−タにより８ｃｈのＤ／Ａコンバータ１７と１２ｃｈ
のＤ／Ａコンバータ１８により駆動されている。このフ
ィ−ドバック電圧によって増幅器出力から黒レベル
「１」、「２」のオフセット調整（ＤＡ１、ＤＡ２）さ
れたアナログ画像デ−タがスキャナ制御部１のＡ／Ｄコ
ンバータ２１〜２６に入力される。

【００１０】これらのＡ／ＤコンバータのＶｒｅｆはア
ナログ画像デ−タのゲイン（振幅値）に対応するように
上記Ｄ／Ａコンバータからの電圧によって調整（ＤＡ
３）される。Ａ／Ｄコンバータはアナログ信号をデジタ
ル信号に変換し、ＯＤＤ（奇数信号）とＥＶＥＮ（偶数
信号）とがセレクタ２７〜２９によりデジタル的に合成
され、シェディングゲートアレイ３０〜３２に入力され
る。シェーディングゲートアレイは照明系の光の不均一
性やＣＣＤの画素出力のばらつきを補正する機能を果た
すものである。ランプ消灯時に出力デ−タをシェーディ
ングゲートアレイに接続された図示を省略した黒メモリ
にセットする黒補正処理を行い、次にランプを点灯し濃
度基準板（白基準板）からの反射光を検出し、このデ−
タに基づいてシェーディングゲートアレイに接続された
白メモリにデ−タを記憶する白補正を行う。上記黒メモ
リと白メモリのデ−タに基づいてそれ以降読み取られる
画像デ−タがシェーディング補正処理される。また、シ
ェーディングゲートアレイはシェーディング補正以外に
もゲート信号に応じてＣＣＤ一ライン毎に、連続した８
画素分の加算平均値の最大値をＯＤＤ（奇数ライン）、
ＥＶＥＮ（偶数ライン）毎に内部レジスタに格納する。
このデ−タは、バス接続されたＣＰＵから読み出すこと
が可能であり（最大値検出機能）、また、シェーディン
グ演算しない画像デ−タを出力すること（データスルー
モード）も可能である。シェーディング補正された画像
デ−タはライン間補正メモリ３３〜３４に記憶すると共
に、３ラインＣＣＤ３５のＢとＧ、ＢとＲのライン数の
画像デ−タを上記メモリからの読みだしタイミングの遅
延量を調整することによってＢＧＲの読取り画像位置合
わせを行いＩＰＵ１００に出力する。なお、ライン補正
メモリの設定はタイミングゲートアレイにより、読取り
速度すなわち読取り倍率に応じて制御される。

【００１１】図２は本発明に基づくシェーディング補正
回路の一実施例を示す要部構成図である。この例に示す
シェーディング補正回路は、ＣＣＤ等の画像読み取りセ
ンサからのアナログ信号をデジタル信号に変換するＡ／
Ｄコンバータ２０１、２０２とセレクタ回路２０４との
間に遇奇補正回路２０３を挿入し、シェーディングゲー
トアレイ２０５によって上述した機能の他、ＣＰＵによ
り白メモリと黒メモリに記憶した基準デ−タを読み出し
て各画素毎のバラツキを読み取り補正する機能を有して
いる。すなわち、この例に示す回路は、ＣＣＤからの偶
数ライン赤色画像信号を入力するＲ−ＥＶＥＮ用Ａ／Ｄ
コンバータ２０１と、奇数ラインの赤色画像信号を入力
するＲ−ＯＤＤ用Ａ／Ｄコンバータ２０２と、偶奇差補
正回路２０３と、セレクタ２０４と、シェーディングゲ
ートアレイ２０５と、それに接続された黒メモリ２０６
及び白メモリ２０７と、ＣＰＵ１２と、このＣＰＵに制
御された白基準板移動パルスモータ２０８とが主要ブロ
ックである。更に、上記偶奇差補正回路２０３は、Ｒ−
ＥＶＥＮ用コンバータ２０１の出力を処理するセレクタ
回路２１１と、ＲＡＭテーブル２１２と、第二のセレク
タ回路２１３と、同様に、Ｒ−ＯＯＤ用コンバータ２０
２の出力を処理する第三のセレクタ回路２１４と、第二
のＲＡＭテーブル２１５と、第四のセレクタ回路２１６
とから構成されている。

【００１２】この構成において動作を説明すれば、先ず
シェーディング補正処理を行う前にイメージセンサから
出力される黒レベル（光源オフ時のセンサ暗レベル）と
白レベルを各ビット毎に算出して外部の黒メモリ２０６
と白メモリ２０７に格納し、黒基準デ−タと白基準デ−
タとする。シェーディング補正は上述したように上記黒
基準レベルと白基準レベルに基づいて上記式（１）に倣
って、 [ ｛（画素デ−タ）−（黒レベル）｝×２５６ ] ÷
（白レベル） なる演算によって補正デ−タを求める
ものである。例えば読み取った画素が白の場合は上記演
算結果は最大値、また黒画素の場合は最小値となり、そ
の中間値の場合は２５６段階のいづれかの値となって、
中間階調値を取る。

【００１３】この例に示すシェーディング補正回路では
次の５つの機能を有している。 （１）画素デ−タ処理モード 目的とする原稿から読み取ったセンサ信号のシェーディ
ング補正を行うもので、イメージセンサからの信号を黒
レベル、白レベルと比較し、所定の演算を行いシェーデ
ィング補正したデ−タを得る。 （２）メモリテストモード 黒メモリ２０６及び白メモリ２０７の内容をＭＰＵから
リード・ライトする。 （３）黒レベル処理モード 原稿読み取り時の黒基準レベルを生成するモードで、最
初に黒メモリ２０６の内容を全て「０」にし、イメージ
センサからの黒レベル信号を１６回読み取り平均化して
黒レベルとしてメモリする。 （４）白レベル処理モード 原稿読み取り時の白基準レベルを生成するモードで、最
初に白メモリ２０７及び黒メモリ２０６の下位４ビット
の内容を全て「０」にし、イメージセンサからの白レベ
ル信号を１６回読み取り平均化して白レベルとしてメモ
リする。 （５）デ−タスルーモード 入力されたセンサ出力をそのまま出力する。

【００１４】図３は上記実施例において使用するスキャ
ナユニット部の一例を示す副走査方向の概要断面構成図
である。この例に示すスキャナユニット部においては、
白基準板６１が副走査方向に傾斜するように構成されて
いることが特徴である。通常時は同図３（ａ）に示すよ
うに白基準板６１を水平にした状態でハロゲンランプ６
２からの光を照射し、その反射光を複数のミラー６３〜
６５とレンズ６６を介してＣＣＤ６７に導き、白補正デ
−タをメモリした後、上記ハロゲンランプ６２、ミラー
６３からなる第一スキャナとミラー６４、６５からなる
第二のスキャナを走査することによって、コンタクトガ
ラス６８上に載置された原稿の画像を読み取る。偶奇差
補正処理は、ＣＰＵの出力ポートに接続された白基準板
移動パルスモータ３０８に所要数のパルスを供給するこ
とによって白基準板駆動ローラ６９を回転させて、同図
３（ｂ）に示すように白基準板６１を副走査方向に傾斜
させる。このように白基準板６１が傾斜した状態でハロ
ゲンランプからの光を照射すると、ＣＣＤ６７に入力す
る白基準板からの反射光量が減少することは容易に理解
出来よう。白基準板６１からの反射光量はその傾斜角度
に応じて変化するから、上記白基準板移動パルスモータ
３０８に供給するパルス数を適宜設定することによっ
て、任意の反射光量に無段階で調整することが可能とな
る。すなわち、白基準板６１の傾斜角を制御するパルス
数を設定することによって擬似的にグレースケールチャ
ートを読み込むことと同様の階調出力を得る効果があ
る。

【００１５】上記スキャナユニット部によって、白基準
板６１を傾斜させた状態で反射光をＣＣＤにより検出
し、図２に示すシェーディングゲートアレイ２０５を介
してＣＰＵに読み込み、ランプ電圧毎のＯＤＤ−ＥＶＥ
Ｎ差（偶奇差）を求めて偶奇差補正回路２０３のＲＡＭ
２１５、２１２にルックアップガンマテーブルデ−タと
して書き込む。ＣＰＵ１２と偶奇差補正回路２０３のＲ
ＡＭ２１５、２１２のアドレスの接続はセレクタ回路２
０４により実現し、それらの間のデ−タはセレクタ回路
２１３、２１６のＣＥ信号の切替えによって転送するよ
うになっている。なお、ＲＡＭ２１２、２１５は図示せ
ぬバックアップ電源によってメモリ内容が保持されるよ
うになっている。この構成において、ＣＣＤからのアナ
ログ信号を上記二つのＡ／Ｄコンバータ２０１、２０２
にそれぞれ入力し、デジタル信号に変換した後、セレク
タ２０４において両者を合成する。一系統の信号に合成
された画像信号はシェーディングゲートアレイ２０５に
おいて補正が実行されるが、この際、上述したようにし
て白メモリ２０７と黒メモリ２０６に格納されたそれぞ
れの基準信号に基づいて原稿から読み取った画像デ−タ
がシェーディング補正される。

【００１６】図４は上述したように白基準板を傾斜させ
る機構を備えた画像形成装置における偶奇差補正処理の
処理手順例を示すフロ−チャ−ト図である。なお、以下
説明する処理を電源投入時に毎回実行するか否かは、上
記図１のＣＰＵ１２に付属したディップスイッチ２０の
セット、あるいはＳＰモードの入力による補正フラグの
セットによって選択出来るようになっている。図４にお
いて、偶奇差補正処理がスタートすると先ず補正フラグ
がセットされているか否かを判定し（Ｓ１）、セットさ
れていない場合はＲＥＴし処理を終了するが、フラグが
セットされている場合はスキャナ部を上記白基準板の位
置まで移動する（Ｓ２）。露光ランプ電圧を設定した後
にパルスモータを駆動して白基準板移動パルスモータを
ＯＮし（Ｓ３）、ランプを点灯する（Ｓ４）。ランプ点
灯後、タイマをリセットし（Ｓ５）、ランプ光量が安定
するまでの時間、例えば６００ｍｓｅｃ経過したことを
確認後（Ｓ６）、白基準板からの反射光を読み取り、シ
ェーディングゲートアレイに白メモリセットを行う（Ｓ
７）。白メモリセットＳ７においては白基準板からの反
射光を取り込んで生成した信号を１６介読取り、平均化
して白基準信号としてメモリする（Ｓ８）。以上の処理
が終了すると、シェーディングゲートアレイを白テスト
モードに設定する（Ｓ９）。白メモリテストモードとは
白メモリをＣＰＵからレジスタを介してリード・ライト
する機能である。

【００１７】これにより、メモリリード動作と偶数・奇
数画素毎に所定範囲において平均化処理し、ＣＰＵのワ
ーキングＲＡＭへ記憶する（Ｓ１０）。その後、白メモ
リテストモードをリセットし（Ｓ１１）、セット設定回
数ｎをインクリメントすると共に（Ｓ１２）、白基準板
の移動ステップ数、すなわち擬似階調数Ｎと比較する
（Ｓ１３）。この比較の結果、擬似階調数Ｎが上記設定
数ｎより大きい場合は白基準板移動モータパルス数をセ
ット後（Ｓ１４）、上記Ｓ３の白基準板移動モータＯＮ
に戻り、上述した処理Ｓ３〜Ｓ１３を繰り返す。また上
記Ｓ１３においてｎ＝Ｎの場合は遇奇算出デ−タに基づ
いてγ補正テーブルをセットし（Ｓ１５）、モータリタ
ーン（Ｓ１７）、モータを停止（Ｓ１８）を経た後処理
を終了する。γ補正テーブルのセットは８ビットの読取
りの場合は２５６階調となるが、白基準板移動ステップ
数により擬似階調数を、読み取り分解能に相当する階調
を得ることは困難であるので、代表値を数段求めこの偶
奇差デ−タにより補間処理によって読取り分解能に匹敵
するテーブルデ−タを算出し、ＲＡＭテーブルにセット
する。

【００１８】以上のように白基準板を傾斜させて擬似的
な階調を作り各階調の偶奇差を算出してＲＡＭテーブル
のルックアップテーブル値をセットすることにより中間
階調部分の補正を行えば、偶奇差のない画像デ−タが得
られる。また、この擬似グレスケールは上述した例以外
にも、種々の利用方法が考えられる。例えば、中間調レ
ベルの白デ−タや黒デ−タをシェーディングゲートアレ
イの白メモリと黒メモリに取り込むことによって、原稿
画像デ−タの濃度に応じたダイナミックレンジを確保す
ることができる。このため、Ａ／Ｄコンバータの分解能
を高くすることなく良好な画像を出力することが可能と
なる。

【００１９】図５は本発明の他の実施例を示すスキャナ
ユニット部の副走査方向の概要断面構成図である。この
実施例の特徴は、上記白基準板６１の傾斜角度を固定
し、代わりに白基準板の反射光を読み取る際に、第１ス
キャナと第２スキャナを副走査方向に移動させるように
構成した点である。すなわち同図５（ａ）と（ｂ）を比
較すれば明らかなように、白基準板６１を所定角度傾斜
した状態において、第１、第２のスキャナを副走査方向
に所定長離れた位置に設定して白基準板からの反射光を
受光すれば、反射光経路長が異なるから反射光量が異な
り、結果的に上記図３にて説明した例と同様に擬似的に
グレースケールチャートを読み込むことと同様の階調出
力を得る効果がある。なお、この例におけるシェーディ
ング補正方法については上記実施例と同様である。

【００２０】図６及び図７は本発明の更に他の実施例を
示すスキャナユニット部の副走査方向の概要断面構成図
である。この実施例の特徴は、上記白基準板６１を主走
査方向に傾斜させるように構成した点である。すなわち
白基準信号を読み取る際にスキャナ位置を固定し、同図
６（ａ）に示すように白基準板６１を主走査方向に水平
にした場合と、図７（ａ）に示すように主走査方向に傾
斜させた場合とでは、白基準板６１からの反射光量が異
なる。なお図６（ｂ）、図７（ｂ）はそれぞれ同図６
（ａ）、図７（ａ）に示した実施例における白基準板６
１を主走査方向に図示したものである。これらの図から
も明らかなように、この実施例のように白基準板６１を
主走査方向に傾斜させても上記実施例の場合と同様に擬
似的にグレースケールを作成することが可能となる。な
お、この例においても白基準板６１の傾斜角度を制御す
る手段として白基準板移動パルスモータに供給するパル
ス数を設定すること及びシェーディング補正の方法等は
上述した実施例と同様である。

【００２１】更に、図８は本発明の他の実施例を示すス
キャナユニット部の副走査方向の概要断面構成図であ
る。この実施例の特徴は、上記白基準板６１を水平に保
った状態で、垂直方向に上下するように構成した点であ
る。すなわち同図８（ａ）に示すように白基準板６１を
コンタクトガラス６８と同一平面位置においた場合と、
同図８（ｂ）に示すように垂直方向に移動させた場合と
ではハロゲンランプと白基準板６１との距離が変化する
から、その反射光量が異なる。すなわちハロゲンランプ
６２からの光は拡散するから白基準板までの距離が異な
ればＣＣＤに導かれる光量も異なることになる。従っ
て、白基準板６１をパルスモータにて上下方向に移動す
ることによっても、上述した他の実施例と同様にグレー
スケールを実現することが可能となる。なお、この例に
おけるシェーディング補正方法についても上記実施例と
同様である。

【００２２】

【発明の効果】本発明の第１乃至第６の手段では、白基
準板を傾斜させる手段を備えたのでＣＣＤ等の画像読み
取り素子に入力する光量を無段階に調整可能となり、高
価でありしかも経年変化を伴う従来のグレースケールに
代わり、簡単且つ安価に擬似的にグレースケールを実現
できるから、読み取り画像濃度レベルに応じてシェーデ
ィング補正時のダイナミックレンジを任意に変更するこ
とができる。従って、Ａ／Ｄコンバータのビット数を増
やすことなく高精度の画像読み取りが可能となる。更
に、本発明の第５の手段においては、ＣＣＤ、増幅器、
ＡＤＣ等の僅かな非直線歪みをも補正することができる
ので、より一層高画質の画像を形成することが可能とな
る。また、本発明の第６の手段では、全階調に対して偶
奇差補正を行うことができるので、それ以降の画像処理
における有彩／無彩判定、文字／網点判定等の画像デ−
タ分離を行う際の精度を向上することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態例を示す画像読み取り装置
の概要ブロック図である。

【図２】本発明によるシェーディング補正回路の実施の
一形態例を示すブロック図である。

【図３】（ａ）、（ｂ）は本発明による画像読み取り装
置におけるスキャナ部の一形態例を示す概要断面構成図
である。

【図４】本発明の実施の一形態例の画像読み取り装置に
おける動作を示すフローチャートである。

【図５】（ａ）、（ｂ）は本発明に係るスキャナ部の他
の実施形態例を示す概要断面構成図である。

【図６】（ａ）、（ｂ）は本発明に係るスキャナ部の他
の実施形態例を示す概要断面構成図である。

【図７】（ａ）、（ｂ）は本発明に係るスキャナ部の他
の実施形態例を示す概要断面構成図である。

【図８】（ａ）、（ｂ）は本発明に係るスキャナ部の他
の実施形態例を示す概要断面構成図である。

【図９】従来のシェーディング補正回路の一例を示すブ
ロック図である。

【図１０】従来のシェーディング補正における不具合を
説明する図である。

【符号の説明】

１…スキャナ部、 ２…ＣＣＤ部、 ３… スキャナド
ライバ部、 ４… ランプレギュレータ、 ５、６…
冷却ファン、 ７… 原稿検知センサ、 ８…圧板開閉
センサ、 ９… ＨＰセンサ、 １０… スキャナ開閉
センサ、 １１… パルスモータ、 １２… ＣＰＵ、
１３… ＲＯＭ、 １４、２１２、２１５… ＲＡＭ、
１５… タイミングゲートアレイ、１６… パラレル
シリアルアウトデ−タ、 １７、１８… Ｄ／Ａコンバ
ータ、１９… シリアルインターフェースタイマ、 ２
０… ディップスイッチ、２１〜２６、２０１、２０２
…Ａ／Ｄコンバータ、 ２７〜２９、２１１、２１３、
２１４、２１６、２０４…セレクタ回路、 ３０〜３
２、２０５… シェーディングゲートアレイ、３３、３
４… ラインメモリ、 ３５、６７… ＣＣＤ、 ３６
〜４１… 増幅器、４４、６２… ハロゲンランプ、
６１… 白基準板、 ６３〜６５… ミラー、６６…
レンズ、 ６８…コンタクトガラス、 １００… ＩＰ
Ｕ、 １０１… メイン制御部、 １０２… 操作制御
部、 ２０６… 黒メモリ、 ２０７… 白メモリ、２
０８、３０８… 白基準板移動パルスモータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 曽我 浩史 東京都大田区中馬込一丁目３番６号 株式 会社リコー内 (72)発明者 泉川 学 東京都大田区中馬込一丁目３番６号 株式 会社リコー内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 原稿画像に光を照射しその反射光を光電
   変換手段に導く光学系と、光電変換手段からのアナログ
   信号をデジタル信号に変換するＡ／Ｄ変換手段と、シェ
   ーディングデ−タを記憶するメモリを含むシェーディン
   グ補正手段とを有する画像読み取り装置において、前記
   シェーディングデ−タを取り込む際使用する白基準板を
   傾斜させる手段を備えたことを特徴とする画像読み取り
   装置。
2. 【請求項２】 原稿画像に光を照射しその反射光を光電
   変換手段に導く光学系と、光電変換手段からのアナログ
   信号をデジタル信号に変換するＡ／Ｄ変換手段と、シェ
   ーディングデ−タを記憶するメモリを含むシェーディン
   グ補正手段とを有する画像読み取り装置において、前記
   シェーディングデ−タを取り込む際使用する白基準板を
   段階的に傾斜させる手段を備えたことを特徴とする画像
   読み取り装置。
3. 【請求項３】 請求項１または２記載の画像読み取り装
   置において、上記白基準板を副走査方向に傾斜させる手
   段を備えたことを特徴とする画像読み取り装置。
4. 【請求項４】 請求項１または請求項２記載の画像読み
   取り装置において、上記白基準板を主走査方向に傾斜さ
   せる手段を備えたことを特徴とする画像読み取り装置。
5. 【請求項５】 請求項１、２、３または４項記載の画像
   形成装置において、上記メモリからシェーディングデ−
   タを読み出して処理するＣＰＵを備えると共に、Ａ／Ｄ
   変換手段と上記シェーディング補正手段との間に前記Ｃ
   ＰＵによって制御する出力補正手段を備えることによっ
   て、上記メモリデ−タに基づいて出力を補正するように
   構成したことを特徴とする画像読み取り装置。
6. 【請求項６】 請求項５記載の画像読み取り装置におい
   て、光電変換手段にて読み取る奇数画素と偶数画素との
   各階調でのバラツキを前記出力の補正デ−タにより逓減
   する手段を備えたことを特徴とする画像読み取り装置。