JPS63169885A - 映像信号スライスレベル設定回路 - Google Patents
映像信号スライスレベル設定回路Info
- Publication number
- JPS63169885A JPS63169885A JP62002056A JP205687A JPS63169885A JP S63169885 A JPS63169885 A JP S63169885A JP 62002056 A JP62002056 A JP 62002056A JP 205687 A JP205687 A JP 205687A JP S63169885 A JPS63169885 A JP S63169885A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- level
- signal
- slice level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
Landscapes
- Television Signal Processing For Recording (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、多階調表現色でハードコピーを行なうビデオ
ハードコピー装置に用いて好適な映像信号スライスレベ
ル設定回路に関するものである。
ハードコピー装置に用いて好適な映像信号スライスレベ
ル設定回路に関するものである。
[従来の技術]
従来より、多階調表現色でハードコピーを行なうビデオ
ハードコピー装置が提案されているが。
ハードコピー装置が提案されているが。
かかるビデオハードコピー装置では、映像信号(アナロ
グ信号)を任意のレベルで任意の数にスライス(フンバ
レート)シてディジタル信号を得る映像信号スライスレ
ベル設定回路が必要である。
グ信号)を任意のレベルで任意の数にスライス(フンバ
レート)シてディジタル信号を得る映像信号スライスレ
ベル設定回路が必要である。
この種の映像信号スライスレベル設定回路例を第3図に
示す。この第3図において、1は映像信号入力ライン、
2はビデオアンプ、3は高速型A/Dコンバータ、4は
ディジタル信号パラレル出力ラインである。
示す。この第3図において、1は映像信号入力ライン、
2はビデオアンプ、3は高速型A/Dコンバータ、4は
ディジタル信号パラレル出力ラインである。
そして、このような構成の映像信号スライスレベル設定
回路でiよ、まず映像信号入力ライン1の映像信号(ビ
デオ信号)は、ビデオアンプ2において、A/Dコンバ
ータ3で分解できる最適レベルに増幅されしかもA/D
コンバータ3の最下位レベルまで映像信号の最下位レベ
ルをレベルシフトされる。そしてその後は、A/Dコン
バータ3でディジタル信号に変換されて、ディジタル信
号パラレル出力ライン4を介してディジタルパラレル信
号として出力されるようになっている。
回路でiよ、まず映像信号入力ライン1の映像信号(ビ
デオ信号)は、ビデオアンプ2において、A/Dコンバ
ータ3で分解できる最適レベルに増幅されしかもA/D
コンバータ3の最下位レベルまで映像信号の最下位レベ
ルをレベルシフトされる。そしてその後は、A/Dコン
バータ3でディジタル信号に変換されて、ディジタル信
号パラレル出力ライン4を介してディジタルパラレル信
号として出力されるようになっている。
[発明が解決しようとする問題点]
しかしながら、このような従来の映像信号スライスレベ
ル設定回路では、次のような問題点がある。
ル設定回路では、次のような問題点がある。
(1)ビデオアンプ2は、A/Dコンバータ3に直接入
力するための信号を作り出すため、A/Dコンバータ3
の比較精度と同様のゲイン特性を持ったアンプとして構
成しなければならず、しかも映像信号周波数を満足でき
る帯域特性を必要とする。
力するための信号を作り出すため、A/Dコンバータ3
の比較精度と同様のゲイン特性を持ったアンプとして構
成しなければならず、しかも映像信号周波数を満足でき
る帯域特性を必要とする。
(2) A / Dコンバータ3はビデオ周波数を満足
する高速のものを必要とし、分割数(パラレル数)が多
くなれば、回路も複雑となり高価となる。
する高速のものを必要とし、分割数(パラレル数)が多
くなれば、回路も複雑となり高価となる。
本発明はこのような問題点を解決するためになされたも
ので、高価な素子を使用せずしかも簡素な回路構成で映
像信号のスライスレベルを十分な追随性で設定できるよ
うにした、映像信号スライスレベル設定回路を提供する
ことを目的とする。
ので、高価な素子を使用せずしかも簡素な回路構成で映
像信号のスライスレベルを十分な追随性で設定できるよ
うにした、映像信号スライスレベル設定回路を提供する
ことを目的とする。
[問題点を解決するための手段]
このた、め、本発明の映像信号スライスレベル設定回路
は、映像信号の最大振幅レベル以上の振幅レベルに相当
する基準信号を発生する基準信号発生回路と、同基準信
号発生回路からの基準信号を所要レベルにスライスして
出力する基準信号変更回路とをそなえるとともに、上記
映像信号の最低レベルをクランプするクランプ回路をそ
なえ、同クランプ回路からの出力と上記基準信号変更回
路からの出力とを比較する比較回路を設けたものである
。
は、映像信号の最大振幅レベル以上の振幅レベルに相当
する基準信号を発生する基準信号発生回路と、同基準信
号発生回路からの基準信号を所要レベルにスライスして
出力する基準信号変更回路とをそなえるとともに、上記
映像信号の最低レベルをクランプするクランプ回路をそ
なえ、同クランプ回路からの出力と上記基準信号変更回
路からの出力とを比較する比較回路を設けたものである
。
[作 用]
上述の本発明の映像信号スライスレベル設定回路では、
基準信号発生回路からの映像信号の最大振幅レベル以上
の振幅レベルに相当する基準信号が基準信号変更回路で
所要レベルにスライスされて比較回路へ出力され、この
比較回路で基準信号変更回路からの出力(所要レベルに
スライスされた基準信号)とクランプ回路によって最低
レベルをクランプされた映像信号とが比較される。
基準信号発生回路からの映像信号の最大振幅レベル以上
の振幅レベルに相当する基準信号が基準信号変更回路で
所要レベルにスライスされて比較回路へ出力され、この
比較回路で基準信号変更回路からの出力(所要レベルに
スライスされた基準信号)とクランプ回路によって最低
レベルをクランプされた映像信号とが比較される。
[発明の実施例コ
以下、図示する実施例につき本発明を具体的に説明する
。第1図は本発明の一実施例としての映像信号スライス
レベル設定回路の電気回路図であり、この実施例におい
ても、この映像信号スライスレベル設定回路は多階調表
現色でコピーするビデオハードコピー装置に使用される
ものである。
。第1図は本発明の一実施例としての映像信号スライス
レベル設定回路の電気回路図であり、この実施例におい
ても、この映像信号スライスレベル設定回路は多階調表
現色でコピーするビデオハードコピー装置に使用される
ものである。
第1図において、1は映像信号(アナログ信号)が入力
される映像信号入力ライン、5はバッファアンプ、6は
映像信号の最低レベルを電圧V。(第2図参照)にクラ
ンプするレベルクランプ回路。
される映像信号入力ライン、5はバッファアンプ、6は
映像信号の最低レベルを電圧V。(第2図参照)にクラ
ンプするレベルクランプ回路。
7は映像信号の最大振幅レベルvb (第2図参照)に
相当する基準電圧vb (この電圧vbは固定値である
)を発生する基準信号発生回路としてのD/Aコンバー
タ、8はD/Aコンバータ7からの基準電圧vbを所要
レベルにスライスして例えば後述のごとく設定条件を8
ビツトで入力する場合は基準電圧vbのn/256(n
は1〜256)の電圧Vs(L、たがってこの電圧Vs
は256段階に変更可能である)を出力する基準信号変
更回路としてのD/Aコンバータ、9はレベルクランプ
回路6からの出力とD/Aコンバータ8からの出力とを
比較する高速型比較回路(コンパレータ)、12はディ
ジタル信号シリアル出力ラインである。
相当する基準電圧vb (この電圧vbは固定値である
)を発生する基準信号発生回路としてのD/Aコンバー
タ、8はD/Aコンバータ7からの基準電圧vbを所要
レベルにスライスして例えば後述のごとく設定条件を8
ビツトで入力する場合は基準電圧vbのn/256(n
は1〜256)の電圧Vs(L、たがってこの電圧Vs
は256段階に変更可能である)を出力する基準信号変
更回路としてのD/Aコンバータ、9はレベルクランプ
回路6からの出力とD/Aコンバータ8からの出力とを
比較する高速型比較回路(コンパレータ)、12はディ
ジタル信号シリアル出力ラインである。
ここで、コンパレータ9の出力側がシリアル出力ライン
となっているのは次の理由による。すなわち通常ビデオ
ハードコピー装置の場合、一括のディジタル信号<A/
D変換したデータ)を必要とせず、シリアルでも良いか
らである。
となっているのは次の理由による。すなわち通常ビデオ
ハードコピー装置の場合、一括のディジタル信号<A/
D変換したデータ)を必要とせず、シリアルでも良いか
らである。
また、D/Aコンバータ7.8へはそれぞれその設定条
件を例えば分局比で入力する設定条件入力ライン10.
11 (各ライン10.11は本例では8ビツトの入力
ラインとして構成される)が設けられている。
件を例えば分局比で入力する設定条件入力ライン10.
11 (各ライン10.11は本例では8ビツトの入力
ラインとして構成される)が設けられている。
なお、バッファアンプ5は、レベルクランプ回路6を動
作させればよく、これによりレベル変動を避けるためエ
ミッタフォロアとしている。
作させればよく、これによりレベル変動を避けるためエ
ミッタフォロアとしている。
次に動作について説明する。まず、映像信号入力ライン
1から入った映像信号はバッファアンプ5でレベルクラ
ンプ回路6を動作させることのできるレベルに変換され
る。その後はレベルクランプ回路6で映像信号の最低レ
ベルをある電位v0(第2図参照)に固定した後、コン
パレータ9(このコンパレータ9はビデオ信号を十分コ
ンパレートできる高速コンパレータとして構成されてい
る)に入力される。一方コンパレータ9の比較電圧Vs
はD/Aコンバータ8から供給されている。
1から入った映像信号はバッファアンプ5でレベルクラ
ンプ回路6を動作させることのできるレベルに変換され
る。その後はレベルクランプ回路6で映像信号の最低レ
ベルをある電位v0(第2図参照)に固定した後、コン
パレータ9(このコンパレータ9はビデオ信号を十分コ
ンパレートできる高速コンパレータとして構成されてい
る)に入力される。一方コンパレータ9の比較電圧Vs
はD/Aコンバータ8から供給されている。
今、第3図に示すような信号レベルをもった映像信号(
この信号の最大振幅レベルはvbである)が入力され、
映像信号のスライスレベルを例えば第3図にVsで示す
B圧(Vs=Vb/2) で行ないたいとすると、この
場合はD/Aコンバータ7からの基準電圧vbをD/A
コンバータ8で1/2(設定条件は128)のところに
スライスして出力する。これによりコンパレータ9には
基準電圧vbの半分の電圧Vsが比較電圧として供給さ
れる。一方、映像信号入力ライン1からの映像信号はそ
の最低レベルがレベルクランプ回路6で最低電圧v0に
クランプされてコンパレータ9に入力されるので、コン
パレータ9において最低レベルをvoに揃えた状態で電
圧Vsよりも大きい映像信号部分がディジタル信号とし
てディジタル信号シリアル出力ライン12に出力される
。その後はコンパレータ9への比較電圧をD/Aコンバ
ータ8の設定条件を変更することにより変えて、ディジ
タル信号をシリアル出力として出力させてゆく。
この信号の最大振幅レベルはvbである)が入力され、
映像信号のスライスレベルを例えば第3図にVsで示す
B圧(Vs=Vb/2) で行ないたいとすると、この
場合はD/Aコンバータ7からの基準電圧vbをD/A
コンバータ8で1/2(設定条件は128)のところに
スライスして出力する。これによりコンパレータ9には
基準電圧vbの半分の電圧Vsが比較電圧として供給さ
れる。一方、映像信号入力ライン1からの映像信号はそ
の最低レベルがレベルクランプ回路6で最低電圧v0に
クランプされてコンパレータ9に入力されるので、コン
パレータ9において最低レベルをvoに揃えた状態で電
圧Vsよりも大きい映像信号部分がディジタル信号とし
てディジタル信号シリアル出力ライン12に出力される
。その後はコンパレータ9への比較電圧をD/Aコンバ
ータ8の設定条件を変更することにより変えて、ディジ
タル信号をシリアル出力として出力させてゆく。
このように、この映像信号スライスレベル設定回路では
、D/Aコンバータ7で映像信号の最大振幅レベルvb
を基準電圧と定めその基準電圧vbを更にD/Aコンバ
ータ8で分割してスライスレベルとし、回路から決まっ
てくるクランプ電圧vIlにクランプされた映像信号を
A/D変換してディジタル化してディジタル信号シリア
ル出力ライン12へ出力するので、次のような効果ない
し利点が得られる。
、D/Aコンバータ7で映像信号の最大振幅レベルvb
を基準電圧と定めその基準電圧vbを更にD/Aコンバ
ータ8で分割してスライスレベルとし、回路から決まっ
てくるクランプ電圧vIlにクランプされた映像信号を
A/D変換してディジタル化してディジタル信号シリア
ル出力ライン12へ出力するので、次のような効果ない
し利点が得られる。
(1)この映像信号スライスレベル設定回路では。
高速のコンパレータ9を必要とするものの、バッファア
ンプ5.レベルクランプ回路6は簡単な回路でよく、し
かもD/Aコンバータ7.8は低速のものでよいので、
特殊な高速の素子を必要とすることなく、高速の映像信
号をA/D変換することができる。
ンプ5.レベルクランプ回路6は簡単な回路でよく、し
かもD/Aコンバータ7.8は低速のものでよいので、
特殊な高速の素子を必要とすることなく、高速の映像信
号をA/D変換することができる。
(2)入力映像信号がAC,DC結合のどちらであって
も、D/Aコンバータ7.8で設定できる電圧範囲(第
2図のvb)以内であれば、任意の電圧値の映像信号を
D/Aコンバータ8の分割数でA/D変換してスライス
することが可能であり、スライスレベルの設定が容易に
確実に行なえる。
も、D/Aコンバータ7.8で設定できる電圧範囲(第
2図のvb)以内であれば、任意の電圧値の映像信号を
D/Aコンバータ8の分割数でA/D変換してスライス
することが可能であり、スライスレベルの設定が容易に
確実に行なえる。
なお、D/Aコンパ−タフにおいて映像振幅レベルより
も大きい振幅レベルに相当する基準信号を出力するよう
にしてもよい。
も大きい振幅レベルに相当する基準信号を出力するよう
にしてもよい。
[発明の効果]
以上詳述したように、本発明の映像信号スライスレベル
設定回路によれば、高価な素子を使用せずしかも簡素な
回路構成で、映像信号のスライスレベルを十分な追随性
をもって設定できる利点がある。
設定回路によれば、高価な素子を使用せずしかも簡素な
回路構成で、映像信号のスライスレベルを十分な追随性
をもって設定できる利点がある。
第1,2図は本発明の一実施例としての映像信号スライ
スレベル設定回路を示すもので、第1図はその電気回路
図、第2図はその映像信号の一例を示す波形図であり、
第3図は従来の映像信号スライスレベル設定回路の電気
回路図である。 図において、1−映像信号入力ライン、5−バッファア
ンプ、6−レペルクランプ回路、7−基準信号発生回路
としてのD/Aコンバータ、8−基準信号変更回路とし
てのD/Aコンバータ、9−・コンパレータ(比較回路
)、10.11−設定条件入力ライン、12−ディジタ
ル信号シリアル出力ライン。 なお、図中、同一符号は同一、又は相当部分を示す。
スレベル設定回路を示すもので、第1図はその電気回路
図、第2図はその映像信号の一例を示す波形図であり、
第3図は従来の映像信号スライスレベル設定回路の電気
回路図である。 図において、1−映像信号入力ライン、5−バッファア
ンプ、6−レペルクランプ回路、7−基準信号発生回路
としてのD/Aコンバータ、8−基準信号変更回路とし
てのD/Aコンバータ、9−・コンパレータ(比較回路
)、10.11−設定条件入力ライン、12−ディジタ
ル信号シリアル出力ライン。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 映像信号の最大振幅レベル以上の振幅レベルに相当する
基準信号を発生する基準信号発生回路と、同基準信号発
生回路からの基準信号を所要レベルにスライスして出力
する基準信号変更回路とをそなえるとともに、上記映像
信号の最低レベルをクランプするクランプ回路をそなえ
、同クランプ回路からの出力と上記基準信号変更回路か
らの出力とを比較する比較回路が設けられたことを特徴
とする、映像信号スライスレベル設定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002056A JPS63169885A (ja) | 1987-01-07 | 1987-01-07 | 映像信号スライスレベル設定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002056A JPS63169885A (ja) | 1987-01-07 | 1987-01-07 | 映像信号スライスレベル設定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63169885A true JPS63169885A (ja) | 1988-07-13 |
Family
ID=11518679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62002056A Pending JPS63169885A (ja) | 1987-01-07 | 1987-01-07 | 映像信号スライスレベル設定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63169885A (ja) |
-
1987
- 1987-01-07 JP JP62002056A patent/JPS63169885A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0754910B2 (ja) | Ad変換器 | |
GB1581819A (en) | Apparatus for modifying the scale of a logarithmic signal | |
US3846712A (en) | Differential amplifier with dynamic biasing | |
US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
US4306224A (en) | Analog-to-digital converting apparatus | |
US4768015A (en) | A/D converter for video signal | |
JPS63169885A (ja) | 映像信号スライスレベル設定回路 | |
KR920008785B1 (ko) | 직류신호 변환용 회로 | |
JPH01226284A (ja) | 自動利得制御装置 | |
EP0921635A1 (en) | Power amplifier device | |
JP3189187B2 (ja) | デジタル信号処理装置 | |
JPH0534855B2 (ja) | ||
US5426461A (en) | Image pickup signal processing apparatus for performing nonlinear processing | |
US6297756B1 (en) | Analog-to-digital conversion device | |
JP2511896B2 (ja) | A/d変換器 | |
JPH05102853A (ja) | A/d変換回路 | |
KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
JP3063260B2 (ja) | バイポーラ・ユニポーラ変換回路 | |
KR950010889B1 (ko) | 주파수 선택회로 | |
JP3760503B2 (ja) | クランプ回路 | |
JPS63299577A (ja) | クランプ装置 | |
JPH066227A (ja) | アナログ−デジタルコンバータ | |
KR940004745B1 (ko) | 무조정 자동 게인 콘트롤 회로 | |
SU1693718A1 (ru) | Усилитель с токовым выходом |