JPH0898052A - ディジタルビデオ同期検出回路 - Google Patents
ディジタルビデオ同期検出回路Info
- Publication number
- JPH0898052A JPH0898052A JP22639994A JP22639994A JPH0898052A JP H0898052 A JPH0898052 A JP H0898052A JP 22639994 A JP22639994 A JP 22639994A JP 22639994 A JP22639994 A JP 22639994A JP H0898052 A JPH0898052 A JP H0898052A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sync
- preset
- detection
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】入力ビデオ信号がデータ圧縮された画像データ
を含んでいても、また、ディジタル変換誤差を含んでい
ても、確実に同期検出する。 【構成】立下りエッジ検出部１は、入力信号Ｓ１と予め
設定されたベデスタルレベルとを比較して水平同期信号
の立下りエッジを検出する。同期パルス検出部２は、入
力信号Ｓ１と予め設定された水平同期信号立下り部分の
データ値とを比較し同期パルス検出信号Ｓ２２を出力す
る。シンクチップ検出部３は、入力信号Ｓ１と予め設定
されたシンクチップレベルとを比較してシンクチップ検
出信号Ｓ３２を出力する。ＳＣＨ位相０度レベル横断検
出部４は、入力信号Ｓ１と水平同期信号立下り部分に設
定されたＳＣＨ位相０度レベルとを比較し、信号Ｓ１が
ＳＣＨ位相０度レベルを下方向に横断したことを検出し
て検出信号Ｓ４３を出力する。同期検出信号発生部５
は、Ｓ２２，Ｓ３２，Ｓ４３の論理積を出力する。
を含んでいても、また、ディジタル変換誤差を含んでい
ても、確実に同期検出する。 【構成】立下りエッジ検出部１は、入力信号Ｓ１と予め
設定されたベデスタルレベルとを比較して水平同期信号
の立下りエッジを検出する。同期パルス検出部２は、入
力信号Ｓ１と予め設定された水平同期信号立下り部分の
データ値とを比較し同期パルス検出信号Ｓ２２を出力す
る。シンクチップ検出部３は、入力信号Ｓ１と予め設定
されたシンクチップレベルとを比較してシンクチップ検
出信号Ｓ３２を出力する。ＳＣＨ位相０度レベル横断検
出部４は、入力信号Ｓ１と水平同期信号立下り部分に設
定されたＳＣＨ位相０度レベルとを比較し、信号Ｓ１が
ＳＣＨ位相０度レベルを下方向に横断したことを検出し
て検出信号Ｓ４３を出力する。同期検出信号発生部５
は、Ｓ２２，Ｓ３２，Ｓ４３の論理積を出力する。
Description
【０００１】
【産業上の利用分野】本発明はディジタルビデオ同期検
出回路に関し、特に画像信号がデータ圧縮されたディジ
タルコンポジットビデオ信号から水平同期信号を検出す
るディジタルビデオ同期検出回路に関する。
出回路に関し、特に画像信号がデータ圧縮されたディジ
タルコンポジットビデオ信号から水平同期信号を検出す
るディジタルビデオ同期検出回路に関する。
【０００２】
【従来の技術】ＮＴＳＣ方式のコンポジットビデオ信号
は、図３に示すように、水平同期信号のバックポーチに
カラーバースト信号があり、その後に画像信号が続く。
この画像信号は輝度信号にクロマ信号が重畳されたもの
である。このようなコンポジットビデオ信号から水平同
期信号を検出する方法としては、スレッシュホールドレ
ベル比較方法およびパターンマッチング方法がある。
は、図３に示すように、水平同期信号のバックポーチに
カラーバースト信号があり、その後に画像信号が続く。
この画像信号は輝度信号にクロマ信号が重畳されたもの
である。このようなコンポジットビデオ信号から水平同
期信号を検出する方法としては、スレッシュホールドレ
ベル比較方法およびパターンマッチング方法がある。
【０００３】前者は、水平同期信号の立下り部分に設定
されるスレッシュホールドレベルとビデオ信号のデータ
値とを比較し、ビデオ信号のデータ値がスレッシュホー
ルドレベルを下向きに横断したことを検出した後、画像
信号中のクロマ信号成分が垂れ下がって横断した場合と
間違わないようにするために、数サンプルに渡ってスレ
ッシュホールドレベル以下にデータ値が保たれたことを
確認して、水平同期信号を検出している。ここで、スレ
ッシュホールドレベルとしては、ＥＩＡの同期信号規格
（ＲＳ−１７０Ａ）によって定義されるＳＣＨ位相０度
レベル（Ｓｕｂ−ｃａｒｒｉｅｒ Ｈ−ｓｙｎｃ Ｐｈ
ａｓｅ ０ｄｅｇ）に設定される。
されるスレッシュホールドレベルとビデオ信号のデータ
値とを比較し、ビデオ信号のデータ値がスレッシュホー
ルドレベルを下向きに横断したことを検出した後、画像
信号中のクロマ信号成分が垂れ下がって横断した場合と
間違わないようにするために、数サンプルに渡ってスレ
ッシュホールドレベル以下にデータ値が保たれたことを
確認して、水平同期信号を検出している。ここで、スレ
ッシュホールドレベルとしては、ＥＩＡの同期信号規格
（ＲＳ−１７０Ａ）によって定義されるＳＣＨ位相０度
レベル（Ｓｕｂ−ｃａｒｒｉｅｒ Ｈ−ｓｙｎｃ Ｐｈ
ａｓｅ ０ｄｅｇ）に設定される。
【０００４】また、後者は、ビデオ信号の水平同期信号
部分のデータ値と予め設定されたパターンデータ値とを
１サンプル毎に逐次比較し、全てのサンプルについて一
致していることを確認して水平同期信号を検出してい
る。
部分のデータ値と予め設定されたパターンデータ値とを
１サンプル毎に逐次比較し、全てのサンプルについて一
致していることを確認して水平同期信号を検出してい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たスレッシュホールドレベル比較方法では、画像データ
量の多いハイビジョン画像信号がデータ圧縮されている
ディジタルコンポジットビデオ信号の場合、図４に示す
ように、圧縮画像信号がアナログ的な連続性を持たない
ランダムなデータとなるために、水平同期信号部分に類
似したデータ列が存在することもあり、誤検出の可能性
が高いという欠点がある。また、パターンマッチング方
法では、ＮＴＳＣやＰＡＬ方式等の標準仕様に準拠して
いるコンポジットビデオ信号ならば誤検出の可能性は少
ないが、アナログコンポジットビデオ信号をそのままデ
ィジタル変換したような信号等の場合は、クロックジッ
タや信号レベル変動等によるディジタル変換誤差がある
ために対応できず、汎用性に欠けるという問題点があ
る。
たスレッシュホールドレベル比較方法では、画像データ
量の多いハイビジョン画像信号がデータ圧縮されている
ディジタルコンポジットビデオ信号の場合、図４に示す
ように、圧縮画像信号がアナログ的な連続性を持たない
ランダムなデータとなるために、水平同期信号部分に類
似したデータ列が存在することもあり、誤検出の可能性
が高いという欠点がある。また、パターンマッチング方
法では、ＮＴＳＣやＰＡＬ方式等の標準仕様に準拠して
いるコンポジットビデオ信号ならば誤検出の可能性は少
ないが、アナログコンポジットビデオ信号をそのままデ
ィジタル変換したような信号等の場合は、クロックジッ
タや信号レベル変動等によるディジタル変換誤差がある
ために対応できず、汎用性に欠けるという問題点があ
る。
【０００６】本発明の目的は、画像信号がデータ圧縮さ
れているディジタルコンポジットビデオ信号であって
も、アナログコンポジットビデオ信号をそのままディジ
タル変換したようなディジタル変換誤差のある信号であ
っても、誤動作なく確実に同期検出できるディジタルビ
デオ同期検出回路を提供することにある。
れているディジタルコンポジットビデオ信号であって
も、アナログコンポジットビデオ信号をそのままディジ
タル変換したようなディジタル変換誤差のある信号であ
っても、誤動作なく確実に同期検出できるディジタルビ
デオ同期検出回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のディジタルビデ
オ同期検出回路は、入力するディジタルコンポジットビ
デオ信号から水平同期信号を検出して同期検出信号を出
力するディジタルビデオ同期検出回路において、 前記
ディジタルコンポジットビデオ信号のデータ値と予め設
定されたベデスタルレベルとを比較して前記水平同期信
号の立下りエッジを検出する立下りエッジ検出手段と、
この立下りエッジ検出手段の検出結果を受け、前記ディ
ジタルコンポジットビデオ信号のデータ値と予め設定さ
れた水平同期立下り部分のデータ値とを比較して前記水
平同期信号の第１の検出信号を出力する同期パルス検出
手段と、前記ディジタルコンポジットビデオ信号のデー
タ値と予め設定されたシンクチップレベルとを比較し、
複数のデータ値について連続して一致していることを確
認して前記水平同期信号の第２の検出信号を出力するシ
ンクチップ検出手段と、前記ディジタルコンポジットビ
デオ信号のデータ値と予め設定されたＳＣＨ位相０度レ
ベルとを比較し、前記ディジタルコンポジットビデオ信
号のデータ値が前記ＳＣＨ位相０度レベルを下方向に横
断したことを検出して前記水平同期信号の第３の検出信
号を出力するＳＣＨ位相０度レベル横断検出手段と、前
記第１、第２および第３の検出信号に基づき前記同期検
出信号を生成する同期検出信号発生手段とを備える。
オ同期検出回路は、入力するディジタルコンポジットビ
デオ信号から水平同期信号を検出して同期検出信号を出
力するディジタルビデオ同期検出回路において、 前記
ディジタルコンポジットビデオ信号のデータ値と予め設
定されたベデスタルレベルとを比較して前記水平同期信
号の立下りエッジを検出する立下りエッジ検出手段と、
この立下りエッジ検出手段の検出結果を受け、前記ディ
ジタルコンポジットビデオ信号のデータ値と予め設定さ
れた水平同期立下り部分のデータ値とを比較して前記水
平同期信号の第１の検出信号を出力する同期パルス検出
手段と、前記ディジタルコンポジットビデオ信号のデー
タ値と予め設定されたシンクチップレベルとを比較し、
複数のデータ値について連続して一致していることを確
認して前記水平同期信号の第２の検出信号を出力するシ
ンクチップ検出手段と、前記ディジタルコンポジットビ
デオ信号のデータ値と予め設定されたＳＣＨ位相０度レ
ベルとを比較し、前記ディジタルコンポジットビデオ信
号のデータ値が前記ＳＣＨ位相０度レベルを下方向に横
断したことを検出して前記水平同期信号の第３の検出信
号を出力するＳＣＨ位相０度レベル横断検出手段と、前
記第１、第２および第３の検出信号に基づき前記同期検
出信号を生成する同期検出信号発生手段とを備える。
【０００８】また、上記構成において、前記予め設定さ
れたベデスタルレベルおよび前記予め設定された水平同
期立下り部分のデータ値並びに前記予め設定されたシン
クチップレベルは、前記ディジタルコンポジットビデオ
信号のディジタル変換誤差に応じて上限値および下限値
がそれぞれ設定されている。
れたベデスタルレベルおよび前記予め設定された水平同
期立下り部分のデータ値並びに前記予め設定されたシン
クチップレベルは、前記ディジタルコンポジットビデオ
信号のディジタル変換誤差に応じて上限値および下限値
がそれぞれ設定されている。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
であり、図２は図１に示した各信号のタイミングチャー
トである。
であり、図２は図１に示した各信号のタイミングチャー
トである。
【００１１】図２において、入力ビデオ信号Ｓ１の水平
同期信号部分を連続する点で示している。この各点は、
ＮＴＳＣ方式のコンポジットビデオ信号を色副搬送波の
４倍の周波数でサンプリングしたデータ値に対応してお
り、ここでは、サンプリング点Ｐ０〜Ｐ１４の範囲は水
平同期信号のフロントポーチのペデスタルレベルを示
し、サンプリング点Ｃ０〜Ｃ３の範囲は水平同期信号の
立下り部分であり、サンプリング点Ｃ４以降は水平同期
信号のシンクチップレベルを示している。また、水平同
期信号の立下り部分の点Ｃ１とＣ２との間にはＥＩＡの
同期信号規格（ＲＳ−１７０Ａ）によって定義されるＳ
ＣＨ位相０度レベを示している。
同期信号部分を連続する点で示している。この各点は、
ＮＴＳＣ方式のコンポジットビデオ信号を色副搬送波の
４倍の周波数でサンプリングしたデータ値に対応してお
り、ここでは、サンプリング点Ｐ０〜Ｐ１４の範囲は水
平同期信号のフロントポーチのペデスタルレベルを示
し、サンプリング点Ｃ０〜Ｃ３の範囲は水平同期信号の
立下り部分であり、サンプリング点Ｃ４以降は水平同期
信号のシンクチップレベルを示している。また、水平同
期信号の立下り部分の点Ｃ１とＣ２との間にはＥＩＡの
同期信号規格（ＲＳ−１７０Ａ）によって定義されるＳ
ＣＨ位相０度レベを示している。
【００１２】さて、図１において、立下りエッジ検出部
１は、入力ビデオ信号Ｓ１の水平同期信号の立下りエッ
ジ（図２に示した点Ｃ０）を検出してリセットパルスＳ
１２を出力する。同期パルス検出部２は、リセットパル
スＳ１２を受けて動作を開始し、水平同期信号の立下り
部分の各サンプリング点（図２に示した点Ｃ０〜Ｃ３）
のデータ値と予め設定された値とを比較することによ
り、水平同期信号のシンクチップレベル開始点（図２に
示した点Ｃ４）を検出して同期パルス検出信号Ｓ２２を
出力する。シンクチップ検出部３は、入力ビデオ信号Ｓ
１の水平同期信号のシンクチップレベル（図２に示した
点Ｃ４以降）を検出してシンクチップ検出信号Ｓ３２を
出力する。ＳＣＨ位相０度レベル横断検出部４は、入力
ビデオ信号Ｓ１がＳＣＨ位相０度レベルを下方向に横断
したことを検出してＳＣＨ位相０度レベル横断検出信号
Ｓ４３を出力する。同期検出信号発生部５は、同期パル
ス検出信号Ｓ２２およびシンクチップ検出信号Ｓ３２並
びにＳＣＨ位相０度レベル横断検出信号Ｓ４３に基づい
て同期検出信号Ｓ５を出力する。
１は、入力ビデオ信号Ｓ１の水平同期信号の立下りエッ
ジ（図２に示した点Ｃ０）を検出してリセットパルスＳ
１２を出力する。同期パルス検出部２は、リセットパル
スＳ１２を受けて動作を開始し、水平同期信号の立下り
部分の各サンプリング点（図２に示した点Ｃ０〜Ｃ３）
のデータ値と予め設定された値とを比較することによ
り、水平同期信号のシンクチップレベル開始点（図２に
示した点Ｃ４）を検出して同期パルス検出信号Ｓ２２を
出力する。シンクチップ検出部３は、入力ビデオ信号Ｓ
１の水平同期信号のシンクチップレベル（図２に示した
点Ｃ４以降）を検出してシンクチップ検出信号Ｓ３２を
出力する。ＳＣＨ位相０度レベル横断検出部４は、入力
ビデオ信号Ｓ１がＳＣＨ位相０度レベルを下方向に横断
したことを検出してＳＣＨ位相０度レベル横断検出信号
Ｓ４３を出力する。同期検出信号発生部５は、同期パル
ス検出信号Ｓ２２およびシンクチップ検出信号Ｓ３２並
びにＳＣＨ位相０度レベル横断検出信号Ｓ４３に基づい
て同期検出信号Ｓ５を出力する。
【００１３】各部について更に詳細に説明する。
【００１４】立下りエッジ検出部１は、ペデスタル上限
比較回路１１ａと、ペデスタル下限比較回路１１ｂと、
アンド回路１２と、遅延回路１３およびアンド回路１４
とを有している。ペデスタル上限比較回路１１ａは、入
力ビデオ信号Ｓ１のデータ値が予め設定されたペデスタ
ルレベルの上限値以下であるときに論理「Ｈ」を出力
し、また、ペデスタル下限比較回路１１ｂは、入力ビデ
オ信号Ｓ１のデータ値が予め設定されたペデスタルレベ
ルの下限値以上であるときに論理「Ｈ」を出力する。ア
ンド回路１２は、ペデスタル上限比較回路１１ａおよび
ペデスタル下限比較回路１１ｂの出力の論理積を信号Ｓ
１１として出力する。なお、上限値および下限値は、コ
ンポジットビデオ信号をディジタル変換する際に発生す
るディジタル変換誤差の許容量に基づき設定している。
いま、入力ビデオ信号Ｓ１のペデスタルレベルが許容範
囲内にあれば、アンド回路１２の出力信号Ｓ１１は、図
２に示したように、点Ｐ０から点Ｃ０までの間は論理
「Ｈ」をとる。遅延回路１３は、信号Ｓ１１に１データ
期間の遅延を与える。アンド回路１４は、遅延回路１３
の出力信号と信号Ｓ１１との論理積をとることにより、
水平同期信号の立下りエッジまで１データ期間だけ論理
「Ｈ」をとるリセットパルスＳ１２を出力する。
比較回路１１ａと、ペデスタル下限比較回路１１ｂと、
アンド回路１２と、遅延回路１３およびアンド回路１４
とを有している。ペデスタル上限比較回路１１ａは、入
力ビデオ信号Ｓ１のデータ値が予め設定されたペデスタ
ルレベルの上限値以下であるときに論理「Ｈ」を出力
し、また、ペデスタル下限比較回路１１ｂは、入力ビデ
オ信号Ｓ１のデータ値が予め設定されたペデスタルレベ
ルの下限値以上であるときに論理「Ｈ」を出力する。ア
ンド回路１２は、ペデスタル上限比較回路１１ａおよび
ペデスタル下限比較回路１１ｂの出力の論理積を信号Ｓ
１１として出力する。なお、上限値および下限値は、コ
ンポジットビデオ信号をディジタル変換する際に発生す
るディジタル変換誤差の許容量に基づき設定している。
いま、入力ビデオ信号Ｓ１のペデスタルレベルが許容範
囲内にあれば、アンド回路１２の出力信号Ｓ１１は、図
２に示したように、点Ｐ０から点Ｃ０までの間は論理
「Ｈ」をとる。遅延回路１３は、信号Ｓ１１に１データ
期間の遅延を与える。アンド回路１４は、遅延回路１３
の出力信号と信号Ｓ１１との論理積をとることにより、
水平同期信号の立下りエッジまで１データ期間だけ論理
「Ｈ」をとるリセットパルスＳ１２を出力する。
【００１５】同期パルス検出部２は、シーケンスカウン
タ２１と、ＲＯＭ２２ａ，２２ｂと、比較回路２３ａ，
２３ｂと、アンド回路２４，２５と、遅延回路２６およ
びラッチ回路２７とを有している。ここで、シーケンス
カウンタ２１は、リセットパルスＳ１２の立下りでリセ
ットしてサンプリングクロックＳｃのカウントを開始
し、図２に示したように、０→１→２→３までカウント
アップする信号Ｓ２１を出力する。ＲＯＭ２２ａ，２２
ｂは、水平同期信号の立下り部分（図２に示した点Ｃ０
〜Ｃ３）におけるデータ値の許容上限値および下限値を
それぞれ予め記憶している。なお、上限値および下限値
は、入力ビデオ信号Ｓ１のディジタル変換誤差を配慮し
て設定している。そして、シーケンスカウンタ２１のカ
ウント値０，１，２，３に応じて点Ｃ０，Ｃ１，Ｃ２，
Ｃ３におけるデータ値それぞれを出力する。すなわち、
ＲＯＭ２２ａは、点Ｃ０，Ｃ１，Ｃ２，Ｃ３におけるデ
ータ値の上限値を出力し、また、ＲＯＭ２２ｂは、点Ｃ
０，Ｃ１，Ｃ２，Ｃ３におけるデータ値の下限値を出力
する。比較回路２３ａ，２３ｂは、入力ビデオ信号Ｓ１
のデータ値とＲＯＭ２２ａ，２２ｂがそれぞれ出力する
上限値，下限値をそれぞれ比較し、許容範囲内ならば論
理「Ｈ」を出力する。遅延回路２６はサンプリングクロ
ック期間の遅延を与える回路を４つ直列に接続した構成
であり、アンド回路２５は遅延回路２６からの４つの出
力の論理積を出力する。従って、アンド回路２５の出力
信号は、入力ビデオ信号Ｓ１の水平同期立下り部分の点
Ｃ０，Ｃ１，Ｃ２，Ｃ３の全てのデータ値が許容範囲内
であったときに論理「Ｈ」をとる。ラッチ回路２７は、
アンド回路２５が出力する論理「Ｈ」をラッチし、図２
に示したように、同期パルス検出信号Ｓ２２として出力
する。また、ラッチ回路２７は、同期検出信号Ｓ５によ
ってリセットされる。
タ２１と、ＲＯＭ２２ａ，２２ｂと、比較回路２３ａ，
２３ｂと、アンド回路２４，２５と、遅延回路２６およ
びラッチ回路２７とを有している。ここで、シーケンス
カウンタ２１は、リセットパルスＳ１２の立下りでリセ
ットしてサンプリングクロックＳｃのカウントを開始
し、図２に示したように、０→１→２→３までカウント
アップする信号Ｓ２１を出力する。ＲＯＭ２２ａ，２２
ｂは、水平同期信号の立下り部分（図２に示した点Ｃ０
〜Ｃ３）におけるデータ値の許容上限値および下限値を
それぞれ予め記憶している。なお、上限値および下限値
は、入力ビデオ信号Ｓ１のディジタル変換誤差を配慮し
て設定している。そして、シーケンスカウンタ２１のカ
ウント値０，１，２，３に応じて点Ｃ０，Ｃ１，Ｃ２，
Ｃ３におけるデータ値それぞれを出力する。すなわち、
ＲＯＭ２２ａは、点Ｃ０，Ｃ１，Ｃ２，Ｃ３におけるデ
ータ値の上限値を出力し、また、ＲＯＭ２２ｂは、点Ｃ
０，Ｃ１，Ｃ２，Ｃ３におけるデータ値の下限値を出力
する。比較回路２３ａ，２３ｂは、入力ビデオ信号Ｓ１
のデータ値とＲＯＭ２２ａ，２２ｂがそれぞれ出力する
上限値，下限値をそれぞれ比較し、許容範囲内ならば論
理「Ｈ」を出力する。遅延回路２６はサンプリングクロ
ック期間の遅延を与える回路を４つ直列に接続した構成
であり、アンド回路２５は遅延回路２６からの４つの出
力の論理積を出力する。従って、アンド回路２５の出力
信号は、入力ビデオ信号Ｓ１の水平同期立下り部分の点
Ｃ０，Ｃ１，Ｃ２，Ｃ３の全てのデータ値が許容範囲内
であったときに論理「Ｈ」をとる。ラッチ回路２７は、
アンド回路２５が出力する論理「Ｈ」をラッチし、図２
に示したように、同期パルス検出信号Ｓ２２として出力
する。また、ラッチ回路２７は、同期検出信号Ｓ５によ
ってリセットされる。
【００１６】シンクチップ検出部３は、シンクチップ上
限比較回路３１ａと、シンクチップ下限比較回路３１ｂ
と、アンド回路３２と、遅延回路３３およびアンド回路
３４とを有しており、立下りエッジ検出部１と同様な構
成となっている。ここで、シンクチップ上限比較回路３
１ａは、入力ビデオ信号Ｓ１のデータ値が予め設定され
たシンクチップレベル上限値以下であるときに論理
「Ｈ」を出力し、また、シンクチップ下限比較回路３１
ｂは、入力ビデオ信号Ｓ１のデータ値が予め設定された
シンクチップレベル下限値以上であるときに論理「Ｈ」
を出力する。なお、上限値および下限値は、入力ビデオ
信号Ｓ１のディジタル変換誤差を配慮して設定してい
る。アンド回路３２は、シンクチップ上限，下限比較回
路３１ａ，３１ｂの出力信号の論理積を信号Ｓ３１とし
て出力する。遅延回路３３は、信号Ｓ３１に所定時間の
遅延を与える。アンド回路３４は、遅延回路３３の出力
信号と信号Ｓ３１との論理積をとり、シンクチップ検出
信号Ｓ３２として出力する。ところで、遅延回路３３の
遅延時間としては、例えば、点Ｃ４からＣ１４までの時
間をとることにより、シンクチップ検出信号Ｓ３２は、
図２に示したように、入力ビデオ信号Ｓ１のシンクチッ
プレベルが許容範囲内で１０回連続したときに論理
「Ｈ」をとるようにすることができる。従って、遅延回
路３３の遅延時間を長くすれば信頼度は向上する。
限比較回路３１ａと、シンクチップ下限比較回路３１ｂ
と、アンド回路３２と、遅延回路３３およびアンド回路
３４とを有しており、立下りエッジ検出部１と同様な構
成となっている。ここで、シンクチップ上限比較回路３
１ａは、入力ビデオ信号Ｓ１のデータ値が予め設定され
たシンクチップレベル上限値以下であるときに論理
「Ｈ」を出力し、また、シンクチップ下限比較回路３１
ｂは、入力ビデオ信号Ｓ１のデータ値が予め設定された
シンクチップレベル下限値以上であるときに論理「Ｈ」
を出力する。なお、上限値および下限値は、入力ビデオ
信号Ｓ１のディジタル変換誤差を配慮して設定してい
る。アンド回路３２は、シンクチップ上限，下限比較回
路３１ａ，３１ｂの出力信号の論理積を信号Ｓ３１とし
て出力する。遅延回路３３は、信号Ｓ３１に所定時間の
遅延を与える。アンド回路３４は、遅延回路３３の出力
信号と信号Ｓ３１との論理積をとり、シンクチップ検出
信号Ｓ３２として出力する。ところで、遅延回路３３の
遅延時間としては、例えば、点Ｃ４からＣ１４までの時
間をとることにより、シンクチップ検出信号Ｓ３２は、
図２に示したように、入力ビデオ信号Ｓ１のシンクチッ
プレベルが許容範囲内で１０回連続したときに論理
「Ｈ」をとるようにすることができる。従って、遅延回
路３３の遅延時間を長くすれば信頼度は向上する。
【００１７】ＳＣＨ位相０度レベル横断検出部４は、Ｓ
ＣＨ位相０度レベル比較回路４１と、１クロックの遅延
を与えるＤ型フリップフロップ４２と、アンド回路４３
と、遅延回路４４とを有している。ここで、ＳＣＨ位相
０度レベル比較回路４１は、入力ビデオ信号Ｓ１のデー
タ値と予め設定されたＳＣＨ位相０度レベルとを比較
し、ＳＣＨ位相０度レベル以上のときに論理「Ｈ」をと
る信号Ｓ４１ａと、ＳＣＨ位相０度レベル未満のときに
論理「Ｈ」をとる信号Ｓ４１ｂとをそれぞれ出力する。
Ｄ型フリップフロップ４２は、信号Ｓ４１ａを１クロッ
クだけ遅延させる。アンド回路４３は、信号Ｓ４１ｂと
Ｄ型フリップフロップ４２の出力信号との論理積をとる
ことにより、図２に示したように、入力ビデオ信号Ｓ１
が下向きにＳＣＨ位相０度レベルを横断したときに１ク
ロック期間だけ論理「Ｈ」となる信号Ｓ４２を出力す
る。遅延回路４４は、シンクチップ検出信号Ｓ３２のタ
イミングに合うように、信号Ｓ４２に所定の遅延（ここ
では、１３クロック期間）を与え、図２に示したよう
に、ＳＣＨ位相０度レベル横断検出信号Ｓ４３として出
力する。
ＣＨ位相０度レベル比較回路４１と、１クロックの遅延
を与えるＤ型フリップフロップ４２と、アンド回路４３
と、遅延回路４４とを有している。ここで、ＳＣＨ位相
０度レベル比較回路４１は、入力ビデオ信号Ｓ１のデー
タ値と予め設定されたＳＣＨ位相０度レベルとを比較
し、ＳＣＨ位相０度レベル以上のときに論理「Ｈ」をと
る信号Ｓ４１ａと、ＳＣＨ位相０度レベル未満のときに
論理「Ｈ」をとる信号Ｓ４１ｂとをそれぞれ出力する。
Ｄ型フリップフロップ４２は、信号Ｓ４１ａを１クロッ
クだけ遅延させる。アンド回路４３は、信号Ｓ４１ｂと
Ｄ型フリップフロップ４２の出力信号との論理積をとる
ことにより、図２に示したように、入力ビデオ信号Ｓ１
が下向きにＳＣＨ位相０度レベルを横断したときに１ク
ロック期間だけ論理「Ｈ」となる信号Ｓ４２を出力す
る。遅延回路４４は、シンクチップ検出信号Ｓ３２のタ
イミングに合うように、信号Ｓ４２に所定の遅延（ここ
では、１３クロック期間）を与え、図２に示したよう
に、ＳＣＨ位相０度レベル横断検出信号Ｓ４３として出
力する。
【００１８】同期検出信号発生部５はアンド回路であ
り、同期パルス検出信号Ｓ２２とシンクチップ検出信号
Ｓ３２とＳＣＨ位相０度レベル横断検出信号Ｓ４３との
論理積をとり、図２に示したように、同期検出信号Ｓ５
として出力する。このとき、ラッチ回路２７は同期検出
信号Ｓ５によってリセットされるので、同期パルス検出
信号Ｓ２２は論理「Ｌ」となる。
り、同期パルス検出信号Ｓ２２とシンクチップ検出信号
Ｓ３２とＳＣＨ位相０度レベル横断検出信号Ｓ４３との
論理積をとり、図２に示したように、同期検出信号Ｓ５
として出力する。このとき、ラッチ回路２７は同期検出
信号Ｓ５によってリセットされるので、同期パルス検出
信号Ｓ２２は論理「Ｌ」となる。
【００１９】
【発明の効果】以上説明したように本発明によれば、入
力ビデオ信号の水平同期立下り部分を確認することによ
り水平同期信号の開始点を判定して同期パルス検出信号
を生成し、また、入力ビデオ信号のデータ値が所定のシ
ンクチップレベルと複数サンプリング点において連続す
ることを確認してシンクチップ検出信号を生成し、更
に、入力ビデオ信号が下向きにＳＣＨ位相０度レベルを
横断したことを検出してＳＣＨ位相０度レベル横断検出
信号を生成し、これら信号に基づき同期検出信号を生成
することにより、画像信号がデータ圧縮されているコン
ポジットビデオ信号であっても、誤動作なく確実に同期
検出を行うことができる。
力ビデオ信号の水平同期立下り部分を確認することによ
り水平同期信号の開始点を判定して同期パルス検出信号
を生成し、また、入力ビデオ信号のデータ値が所定のシ
ンクチップレベルと複数サンプリング点において連続す
ることを確認してシンクチップ検出信号を生成し、更
に、入力ビデオ信号が下向きにＳＣＨ位相０度レベルを
横断したことを検出してＳＣＨ位相０度レベル横断検出
信号を生成し、これら信号に基づき同期検出信号を生成
することにより、画像信号がデータ圧縮されているコン
ポジットビデオ信号であっても、誤動作なく確実に同期
検出を行うことができる。
【００２０】また、入力ビデオ信号のデータ値と比較す
るための予め定める設定値として、アナログコンポジッ
トビデオ信号をディジタル変換する際に生じるディジタ
ル変換誤差を配慮して許容範囲を設けて設定することに
より、ディジタル変換誤差のあるビデオ信号であって
も、確実に同期検出を行うことができる。
るための予め定める設定値として、アナログコンポジッ
トビデオ信号をディジタル変換する際に生じるディジタ
ル変換誤差を配慮して許容範囲を設けて設定することに
より、ディジタル変換誤差のあるビデオ信号であって
も、確実に同期検出を行うことができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示した各信号のタイミングチャートであ
る。
る。
【図３】ＮＴＳＣ方式のコンポジットビデオ信号を示す
図である。
図である。
【図４】画像信号がデータ圧縮されているコンポジット
ビデオ信号を示す図である。
ビデオ信号を示す図である。
１ 立下りエッジ検出部 ２ 同期パルス検出部 ３ シンクチップ検出部 ４ ＳＣＨ位相０度レベル横断検出部 ５ 同期検出信号発生部 Ｓ１ 入力ビデオ信号 Ｓ５ 同期検出信号 Ｓ１２ リセットパルス Ｓ２２ 同期パルス検出信号 Ｓ３２ シンクチップ検出信号 Ｓ４３ ＳＣＨ位相０度レベル横断検出信号
Claims (2)
- 【請求項１】 入力するディジタルコンポジットビデオ
信号から水平同期信号を検出して同期検出信号を出力す
るディジタルビデオ同期検出回路において、 前記ディジタルコンポジットビデオ信号のデータ値と予
め設定されたベデスタルレベルとを比較して前記水平同
期信号の立下りエッジを検出する立下りエッジ検出手段
と、 この立下りエッジ検出手段の検出結果を受け、前記ディ
ジタルコンポジットビデオ信号のデータ値と予め設定さ
れた水平同期立下り部分のデータ値とを比較して前記水
平同期信号の第１の検出信号を出力する同期パルス検出
手段と、 前記ディジタルコンポジットビデオ信号のデータ値と予
め設定されたシンクチップレベルとを比較し、複数のデ
ータ値について連続して一致していることを確認して前
記水平同期信号の第２の検出信号を出力するシンクチッ
プ検出手段と、 前記ディジタルコンポジットビデオ信号のデータ値と予
め設定されたＳＣＨ位相０度レベルとを比較し、前記デ
ィジタルコンポジットビデオ信号のデータ値が前記ＳＣ
Ｈ位相０度レベルを下方向に横断したことを検出して前
記水平同期信号の第３の検出信号を出力するＳＣＨ位相
０度レベル横断検出手段と、 前記第１、第２および第３の検出信号に基づき前記同期
検出信号を生成する同期検出信号発生手段とを備えるこ
とを特徴とするディジタルビデオ同期検出回路。 - 【請求項２】 前記予め設定されたベデスタルレベルお
よび前記予め設定された水平同期立下り部分のデータ値
並びに前記予め設定されたシンクチップレベルは、前記
ディジタルコンポジットビデオ信号のディジタル変換誤
差に応じて上限値および下限値がそれぞれ設定されてい
ることを特徴とする請求項１記載のディジタルビデオ同
期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226399A JP2944430B2 (ja) | 1994-09-21 | 1994-09-21 | ディジタルビデオ同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226399A JP2944430B2 (ja) | 1994-09-21 | 1994-09-21 | ディジタルビデオ同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0898052A true JPH0898052A (ja) | 1996-04-12 |
| JP2944430B2 JP2944430B2 (ja) | 1999-09-06 |
Family
ID=16844521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6226399A Expired - Fee Related JP2944430B2 (ja) | 1994-09-21 | 1994-09-21 | ディジタルビデオ同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944430B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104253417A (zh) * | 2013-06-28 | 2014-12-31 | 海尔集团公司 | 过零信号产生和同步通讯电路、方法及家电设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281878A (ja) * | 1989-04-24 | 1990-11-19 | Nec Corp | ディジタル映像信号水平同期分離回路 |
| JPH02302191A (ja) * | 1989-05-17 | 1990-12-14 | Matsushita Electric Ind Co Ltd | 水平同期回路 |
| JPH03283875A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | ディジタルビデオ信号の水平同期信号分離回路 |
| JPH05328168A (ja) * | 1992-05-26 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 同期信号検出装置 |
-
1994
- 1994-09-21 JP JP6226399A patent/JP2944430B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281878A (ja) * | 1989-04-24 | 1990-11-19 | Nec Corp | ディジタル映像信号水平同期分離回路 |
| JPH02302191A (ja) * | 1989-05-17 | 1990-12-14 | Matsushita Electric Ind Co Ltd | 水平同期回路 |
| JPH03283875A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | ディジタルビデオ信号の水平同期信号分離回路 |
| JPH05328168A (ja) * | 1992-05-26 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 同期信号検出装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104253417A (zh) * | 2013-06-28 | 2014-12-31 | 海尔集团公司 | 过零信号产生和同步通讯电路、方法及家电设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944430B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824284A (ja) | マイクロプロセッサのタイミングをビデオ信号に合せる装置 | |
| US4024572A (en) | PAL alternate line color phase detector | |
| JPH09181937A (ja) | ビデオ同期信号の線数を自動的に認識するための回路装置 | |
| US3962540A (en) | Device for extracting a predetermined synchronizing signal from a composite synchronizing signal | |
| JP2944430B2 (ja) | ディジタルビデオ同期検出回路 | |
| US5900914A (en) | Horizontal synchronizing signal-generating circuit and method therefor | |
| JP3276242B2 (ja) | ディジタル色信号復調装置 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JP2896901B2 (ja) | 位相固定された副搬送波再生回路 | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| KR19980016570A (ko) | 수평동기 분리기 | |
| JPH08275074A (ja) | デジタル・クロック発生装置 | |
| JPH04237290A (ja) | 標準信号検出装置 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| KR950000207Y1 (ko) | 텔레비젼 수상기의 인터리이브 검출회로 | |
| JPH01194785A (ja) | 文字放送用ｃｒｉ検出回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JPH0218636B2 (ja) | ||
| JPH09289597A (ja) | Ｔｖ信号検出回路 | |
| JPH07298092A (ja) | 垂直同期信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970610 |
|
| LAPS | Cancellation because of no payment of annual fees |