JPH02302191A - 水平同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機やＶＣＲなど、ビデオ信
号を取り扱う機器において、特にビデオクロマ同期回路
をデジタル信号処理化した機器に必要なりロック発生回
路であり、水平同期信号にロックしたクロックを発生す
るＰＬＬ回路を有する水平同期回路に関するものである
。

従来の技術 近年、ビデオ信号を取り扱う機器のデジタル化が進みつ
つある。この動きは民生機であるテレビジョン受像機や
ＶＣＲなどにも及んできている。

これは部品点数の削減や信転性の向上が期待できるだけ
でなく、特にビデオクロマ同期回路はデジタル化により
ＥＤＴＶへの展開が容易となり大きく期待される技術で
ある。

ところで、ビデオクロマ回路がデジタル信号処理化され
ると当然それらの回路を駆動するためのシステムクロッ
クが必要となるが、限られたサンプリング周波数とビッ
ト数で有効にデータを処理するためにはシステムクロッ
クは相関性の強い信号にロックしていると都合がよい。

クロック再生の方式として現在のところバーストロック
システムとラインロックシステムの２種類のクロックが
実用化されようとしている。両者共に利点と欠点を持っ
ておりどちらの方式が優れているかの結論はでていない
、方法としてはアナログ的に再生する方法とデジタル信
号処理で再生する方法とがある。デジタル信号処理でク
ロック再生を行うのが今後につながる方法ではあるが、
ラインロックシステムの場合に今までの比較的確立され
たアナログ的な手法での同期再生と異なり、原理的に異
なった方法を取らざるを得す種々の問題が発生する。

以下図面を参照しながら、上述したような従来のデジタ
ル信号処理化されたラインロックシステムの水平同期回
路の一例について説明を行う。

第２図は従来の水平同期回路の一例のブロック図を示す
ものである。第２図において、２１は複合ビデオ信号を
入力しデジタル符号に変換するＡＤコンバータである。

２２は上記ＡＤコンバータ２１の出力を入力し、水平周
波数成分は通過しサブキャリア周波数成分は遮断するロ
ーパスフィルタである。２３は上記ローパスフィルタ２
２の出力を入力し、ペデスタルレベルを検出するペデス
タルレベル検出回路である。２４は上記ペデスタルレベ
ル検出回路２３の出力から上記ローパスフィルタ２２の
出力を引き負数を０とすることにより、同期信号を抜き
出す同期信号分離回路である。２５は上記同期信号分離
回路２４の出力を入力し、同期信号の波高値を検出して
その値から一定の割合を出力するスライスレベル検出回
路である。２６は上記同期信号分離回路２４の出力と上
記スライスレベル検出回路２５の出力との差をとるコン
パレータである。２７は上記コンパレータ２６の出力を
入力し、水平同期信号の立ち下がりエツジを検出するエ
ツジ検出回路である。２８は上記エツジ検出回路２７の
出力と分周器の発生する水平パルスとの位相比較を行う
位相比較器である。２９は上記位相比較器２８の出力を
入力し、高域成分を遮断するループフィルタである。３
０は上記ループフィルタ２９の出力を入力し、データに
よって発振周波数を制御するＶＣＯである。３１は上記
ＶＣＯ３０の発生するクロックを入力し、Ｎ分の１に分
周する分周器であり、分周して得た水平パルスを上記位
相比較器２８に出力する。

以上のように構成された水平同期回路において、以下そ
の動作について説明を行う。

まず、複合ビデオ信号はＡＤコンバータ２１に入力する
。ＡＤコンバータ２１でデジタル符号化された複合ビデ
オ信号は、ローパスフィルタ２２に入力し水平周波数成
分は通過し、サブキャリア周波数成分は遮断し、ノイズ
成分とサブキャリア成分を抑圧する。ペデスタルレベル
検出回路２３では、上記ローパスフィルタ２２の出力か
らペデスタルレベルを検出する０次に同期信号分離回路
２４で上記ペデスタルレベル検出回路２３の出力から上
記ローパスフィルタ２２の出力を引き負数を０とするこ
とにより同期信号のみを抜き出す０次に同期信号から水
平同期信号成分を抜き出すためにスライスレベル検出回
路２５において、上記同期信号分離回路２４の出力を入
力し、同期信号の波高値を検出し、その値に一定の割合
を掛けた値を出力する。一般的にはその割合は２分の１
でよいが、ＶＣＲ信号など同期成分にヒゲ状のノイズが
重畳している場合には適応的にその割合を変えて先端よ
りでスライスした方がよい場合もある。コンパレータ２
６において上記同期信号分離回路２４の出力と上記スラ
イスレベル検出回路２５の出力とその差をとり同期水平
同期信号を１ビツトのデータに変換する。エツジ検出回
路２７に上記コンパレータ２６の出力を入力し、水平同
期信号の立ち下がりエツジを検出する。

位相比較器２８において上記エツジ検出回路２７の出力
と分周器の発生する水平パルスとの位相比較を行う。位
相検出の一例として分周器の発生するデータをエツジの
立っているタイミングでラッチすることにより位相比較
が可能である０位相比較２８の出力身ループフィルタ２
９に入力し、高域成分を遮断し、ループフィルタ２９の
出力をＶＣＯ３０に入力し、データによって発振周波数
を制御する。上記ＶＣＯ３０の発生するクロックを分周
器３１に入力しＮ分の１に分周する０分周して得た水平
パルスは上記位相比較器２８に出力することにより、水
平ＰＬＬ回路がラインロックしたクロックを発生するよ
うに動作する。

発明が解決しようとする課題 しかしながら上記のように構成では、第３図に示す信号
が入力した場合に誤動作を起こしやすいという課題があ
る。第３図の信号は、水平信号の立ち下がりエツジの直
前にヒゲ状のノイズが重畳したものであるが、このよう
な信号はＶＣＲテープの再生時にエンファシスの異なる
ＶＣＲで録画されたＶＣＲテープを再生した時に出現す
る場合がある。しかも異なったＶＣＲを用いた場合には
起こりうる現象である。しかもこのヒゲ状のノイズは画
面の明るさなど録画されている内容によって伸びたり縮
んだりし、しかも最悪の場合には水平同期信号と同じ長
さにまで伸長する場合もあるので、スライスレベルを先
端よりにするだけでは回避することができない、このよ
うな信号を従来の水平同期回路で同期分離を行うと、現
象的には水平方向の破は現象が発生する。

本来は、水平同期信号は立ち下がりで同期をかけるもの
であるが、ＶＣＲテープの再生信号を入力した場合には
立ち上がりで同期をかけた方がよい結果を得られる場合
がある。

本発明は上記課題に鑑み、ＶＣＲテープの再生時の非標
準信号を受信した場合にも安定に同期のかかる水平同期
回路を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明の水平同期回路は、複
合ビデオ信号を入力しデジタル符号に変換するＡＤコン
バータと、上記ＡＤコンバータの出力を入力し、水平周
波数成分は通過しサブキャリア周波数成分は遮断するロ
ーパスフィルタと、上記ローパスフィルタの出力を入力
し、ペデスタルレベルを検出するペデスタルレベル検出
回路と、上記ペデスタルレベル検出回路の出力から上記
ローパスフィルタの出力を引き負数をＯとすることによ
り、同期信号を抜き出す同期信号分離回路と、上記同期
信号分離回路の出力を入力し、同期信号の波高値を検出
してその値から一定の割合を出力するスライスレベル検
出回路と、上記同期信号分離回路の出力と上記スライス
レベル検出回路の出力との差をとるコンパレータと、上
記コンパレータの出力を入力し、水平同期信号の立ち下
がりエツジを検出する第１のエツジ検出回路と、上記第
１のエツジ検出回路の出力と分周器の出力する水平パル
スとの位相比較を行う第１の位相比較器と、上記コンパ
レータの出力を入力し、水平同期信号の立ち上がりエツ
ジを検出する第２のエツジ検出回路と、上記第２のエツ
ジ検出回路の出力と分周器の出力する水平パルスとの位
相比較を行う第２の位相比較器と、上記第１の位相比較
器の出力と上記第２の位相比較器の出力との和を取る加
算回路と、上記加算回路の出力を入力し高域成分を遮断
するループフィルタと、上記ループフィルタの出力を入
力しデータによって発振周波数を制御するＶＣＯと、上
記ＶＣＯの発生するクロックを入力しＮ分の１に分周し
得た水平パルスを上記第１の位相比較器および上記第２
の位相比較器に出力する分周器という構成を備えたもの
である。

作用 本発明は上記した構成によって、水平同期信号の立ち下
がりと水平同期信号の立ち上がりとの両エツジの位相情
報により同期がかかるようになり、常に安定な水平同期
再生が行われることとなる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明を行う。

第１図は本発明の一実施例における水平同期回路のブロ
ック図を示すものである。第１図において、ｌは複合ビ
デオ信号を入力しデジタル符号に変換するＡＤコンバー
タ、２は上記ＡＤコンバーク１の出力を入力し、水平周
波数成分は通過しサブキャリア周波数成分は遮断するロ
ーパスフィルタ、３は上記ローパスフィルタ２の出力を
入力し、ペデスタルレベルを検出するペデスタルレベル
検出回路、４は上記ペデスタルレベル検出回路３の出力
から上記ローパスフィルタの出力を引き負数０とするこ
とにより′同期信号を抜き出す同期信号分離回路、５は
上記同期信号分離回路４の出力を入力し、同期信号の波
高値を検出してその値から一定の割合を出力するスライ
スレベル検出回路、６は上記同期信号分離回路４の出力
と、上記スライスレベル検出回路５の出力との差をとる
コンパレータ、７は上記コンパレータ６の出力を入力し
、水平同期信号の立ち下がりエツジを検出する第１のエ
ツジ検出回路、８は上記第１のエツジ検出回路７の出力
と分周器の出力する水平パルスとの位相比較を行う第１
の位相比較器、９は上記コンパレータの出力を入力し、
水平同期信号の立ち上がりエツジを検出する第２のエツ
ジ検出回路と、ｌＯは上記第２のエツジ検出回路９の出
力と分周器の出力する水平パルスとの位相比較を行う第
２の位相比較器、１１は上記第１の位相比較器８の出力
と上記第２の位相比較器１０の出力との和を取る加算回
路、１２は上記加算器１１の出力を入力し、高域成分を
遮断するループフィルタ、１３は上記ループフィルタ１
２の出力を入力し、データによって発振周波数を制御す
る■Ｃ０１１４は上記ＶＣＯ１３の発生するクロックを
入力しＮ分の１に分周し得た水平パルスを上記第１の位
相比較器８および、上記第２の位相比較器１０に出力す
る分周器である。

以上のように構成された水平同期回路について、以下そ
の動作について説明する。

複合ビデオ信号をＡＤコンバータｌに入力し、デジタル
符号に変換する。デジタル符号化した複合ビデオ信号を
ローパスフィルタ２に入力し、水平周波数成分は通過し
サブキャリア周波数成分は遮断する。ローパスフィルタ
２の出力をペデスタルレベル検出ＤＯ路３に入力し、ペ
デスタルレベルを検出する。次に同期信号分離回路４で
、ペデスタルレベル検出回路３で検出したペデスタルレ
ベルから上記ローパスフィルタの出力を引き負数Ｏとす
ることより同期信号を抜き出す。スライスレベル検出回
路５では、上記同期信号分離回路４の出力を入力し、同
期信号の波高値を検出してその値から一定の割合を出力
する。コンパレータ６で、上記同期信号分離回路４の出
力と上記スライスレベル検出回路５の出力との差をとり
、１ピッ−の水平同期信号に変換する。１ビツトに変換
した水平同期信号を第１のエツジ検出回路７に入力し、
水平同期信号の立ち下がりエツジを検出する。次に、第
１の位相比較器９で、上記第１のエツジ検出回路７の出
力と分周器の出力する水平パルスとの位相比較を行う、
また１ビツトに変換した水平同期信号を第２のエツジ検
出回路９に入力し水平同期信号の立ち上がりエツジを検
出する。次に、第２の位相比較器１０で、上記第２のエ
ツジ検出回路９の出力と分周器の出力する水平パルスと
の位相比較を行う、上記第１の位相比較器８の出力デー
タと上記第２の位相比較器１０の出力データは加算器１
１で加算され平均化される。加算器１１の出力データは
ループフィルタ１２に入力し、高域成分を遮断され、Ｐ
ＬＬループの適当な応答時間とダンピングファクタが設
定される。上記ループフィルタ１２の出力をＶＣＯ１３
に入力し、データによって発振周波数を制御する。上記
ＶＣＯ１３の発生するクロックを分周器１４に入力し、
Ｎ分の１に分周することにより得た水平パルスを上記第
１の位相比較器８および上記第２の位相比較器１０に出
力する。

以上のようにして水平同期信号の立ち上がりエツジと立
ち下がりエツジとの両エツジの位相情報の和により同期
がかかることにより、片方のエツジに雑音が重畳してい
ても安定に水平同期信号にラインロックした水平ＰＬＬ
ループが動作する水平同期回路を得ることができる。

尚、上記で説明した位相比較器の時間的な分解能は１ク
ロック精度であるので、クロックジッタが１クロック分
以上発生する。１クロツタ以下の精度を得るために積分
型の位相比較器を併用し、位相誤差が少ないときと多い
ときとで切り換えるようにすればこの問題は解決する。

次にこの積分型位相比較器の一例について述べる。第４
図は積分型位相比較器の一例のブロック図であり、５１
は同期信号分離回路４より出力する正極性の水平同期パ
ルスのデータ列ともう一方の入力信号データ列との加算
を行う加算器、５２は上記加算器５１の出力ともう一方
の入力信号データ列との切換を制御端子に入力した積分
パルスで行うマルチプレクサ、５３は上記マルチプレク
サ５２の出力信号をシステムクロックで記憶し、出力を
上記加算器５１のもう一方の入力と上記マルチプレクサ
のもう一方の入力に接続したクリア入力端子付きの第１
のラッチ、５４は上記第１のラッチ５３の出力を水平レ
ートのパルスで記憶する第２のラッチである。

以上のように構成された積分型位相比較器について、以
下その動作について説明する。

同期信号分離回路４より出力する正極性の水平同期パル
スは、積分パルスがオン期間には、加算器５１とマルチ
プレクサ５２と第１のラッチ５３で構成されるアキエム
レータによって積算され、積分パルスがオン期間の水平
同期パルスの面積が検出される。この結果は、積分パル
スの後縁で発生するラッチパルスにより第２のラッチ５
４で記憶される。

またこのラッチパルスは第１のラッチ５３のクリア入力
にも入力し、第１のラッチ５３をクリアし次の積算に備
える。その積算のタイミング図を第５図に示す。水平同
期パルスが後ろに遅れると積算量が減り最小Ｏとなる。

水平パルスが前に進むと積算量が増え、水平同期パルス
部分のみを積算した場合に積算量が最大となる。従って
、第５図に示すタイミングで水平同期パルスの前エツジ
を積算した場合に、この積分型位相比較器の出力データ
が０となるように第２のラッチ５４の出力データを補正
すれば、位相比較を行うことが可能となる。

尚、この積分型位相比較器の線形な出力範囲は積分パル
スの幅が水平同期パルスの立ち上がりにかかる範囲でし
かないので、それ以上位相がずれている場合には自動的
に上記に述べたエツジ検出型の位相比較器を用いるよう
に切り換える必要がある。

発明の効果 以上のように本発明によれば、複合ビデオ信号を入力し
デジタル符号に変換するＡＤコンバータと、上記ＡＤコ
ンバータの出力を入力し、水平周波数成分は通過しサブ
キャリア周波数成分は遮断するローパスフィルタと、上
記ローパスフィルタの出力を入力し、ペデスタルレヘル
を検出するペデスタルレベル検出回路と、上記ペデスタ
ルレベル検出回路の出力から上記ローパスフィルタの出
力を引き負数を０とすることにより同期信号を抜き出す
同期信号分離回路と、上記同期信号分離回路の出力を入
力し、同期信号の波高値を検出してその値から一定の割
合を出力するスライスレベル検出回路と、上記同期信号
分離回路の出力と上記スライスレベル検出回路の出力と
の差をとるコンパレータと、上記コンパレータの出力を
入力し水平同期信号の立ち下がりエツジを検出する第１
のエツジ検出回路と、上記第１のエツジ検出回路の出力
と分周器の出力する水平パルスとの位相比較を行う第１
の位相比較器と、上記コンパレータの出力を入力し、水
平同期信号の立ち上がりエツジを検出する第２のエツジ
検出回路と、上記第２のエツジ検出回路の出力と分周器
の出力する水平パルスとの位相比較を行う第２の位相比
較器と、上記第１の位相比較器の出力と上記第２の位相
比較器の出力との和を取り加算回路と、上記加夏回路の
出力を入力し、高域成分を遮断するループフィルタと、
上記ループフィルタの出力を入力しデータによって発振
周波数を制御するＶＣＯと、上記■Ｃｏの発生するクロ
ックを入力しＮ分の１に分周し得た水平パルスを上記第
１の位相比較器および上記第２の位相比較器に出力する
分周器とを備えることにより、非標準信号受信時にも安
定にラインロックしたクロックを発生することが可能な
水平同期回路を構成できる。

【図面の簡単な説明】

第１図は本発明の一実施例における水平同期回路のブロ
ック図、第２図は従来の一実施例における水平同期回路
のブロック図、第３図は非標準信号の一例の波形図、第
４図は積分型位相比較器のブロック図、第５図は積分型
位相比較器を説明するタイミング図である。 １・・・・・・ＡＤコンバータ、２・・・・・・ローパ
スフィルタ、３・・・・・・ペデスタルレベル検出回路
、４・・・・・・同期信号分離回路、５・・・・・・ス
ライスレベル検出回路、６・・・・・・コンパレータ、
７，９・・・・・・エツジ検出回路、８．１０・・・・
・・位相比較器、１１・・・・・・加算器、１２・・・
・・・ループフィルタ、１３・・・・・・■Ｃ０１１４
・・・・・・分周器。 代理人の氏名　弁理士　粟野重孝　はか１２第　１　図 第２図 第３図 第４図 １５図

Claims (2)

【特許請求の範囲】
1. （１）複合ビデオ信号を入力し、デジタル符号に変換す
   るＡＤコンバータと、上記ＡＤコンバータの出力信号を
   入力し、水平周波数成分は通過しサブキャリア周波数成
   分は遮断するローパスフィルタと、上記ローパスフィル
   タの出力信号を入力し、ペデスタルレベルを検出するペ
   デスタルレベル検出回路と、上記ペデスタルレベル検出
   回路の出力信号から上記ローパスフィルタの出力信号を
   引き負数を０とすることにより、同期信号を抜き出す同
   期信号分離回路と、上記同期信号分離回路の出力信号を
   入力し、同期信号の波高値を検出してその値から一定の
   割合を出力するスライスレベル検出回路と、上記同期信
   号分離回路の出力信号と上記スライスレベル検出回路の
   出力信号との差をとるコンパレータと、上記コンパレー
   タの出力信号を入力し、水平同期信号の立ち下がりエッ
   ジを検出する第１のエッジ検出回路と、上記第１のエッ
   ジ検出回路の出力信号と分周器の出力する水平パルスと
   の位相比較を行う第１の位相比較器と、上記コンパレー
   タの出力信号を入力し、水平同期信号の立ち上がりエッ
   ジを検出する第２のエッジ検出回路と、上記第２のエッ
   ジ検出回路の出力信号と分周器の出力する水平パルスと
   の位相比較を行う第２の位相比較器と、上記第１の位相
   比較器の出力信号と上記第２の位相比較器の出力信号と
   の和を取る加算回路と、上記加算回路の出力信号を入力
   し高域成分を遮断するループフィルタと、上記ループフ
   ィルタの出力信号を入力し、データによって発振周波数
   を制御するＶＣＯと、上記ＶＣＯの発生するクロックを
   入力しＮ分の１に分周し得た水平パルスを上記第１の位
   相比較器および上記第２の位相比較器に出力する分周器
   とよりなる水平同期回路。
2. （２）上記第１の位相比較器と並列に第１の積分型位相
   比較器を備え、上記第２の位相比較器と並列に第２の積
   分型位相比較器を備え、位相誤差が大きいときは上記第
   １の位相比較器の出力データを選択し、位相誤差が少な
   いときは第１の積分型位相比較器の出力データを選択す
   るようにし、また第２の位相比較器でも位相誤差が大き
   いときは上記第２の位相比較器の出力データを選択し、
   位相誤差が少ないときは第２の積分型位相比較器の出力
   データを選択するようにした特許請求の範囲第（１）項
   記載の水平同期回路。