JP3211619B2 - ゴースト除去用基準信号検出回路 - Google Patents
ゴースト除去用基準信号検出回路Info
- Publication number
- JP3211619B2 JP3211619B2 JP08685995A JP8685995A JP3211619B2 JP 3211619 B2 JP3211619 B2 JP 3211619B2 JP 08685995 A JP08685995 A JP 08685995A JP 8685995 A JP8685995 A JP 8685995A JP 3211619 B2 JP3211619 B2 JP 3211619B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- pulse
- input
- gcr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Spinning Or Twisting Of Yarns (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン放送信号の
ＧＣＲ信号の検出に関するものであり、特に改良された
簡単な構成でノイズ混入時にも誤検出すること無くゴー
スト除去用基準信号（ＧＣＲ信号）をリアルタイムで検
出する回路に関する。
ＧＣＲ信号の検出に関するものであり、特に改良された
簡単な構成でノイズ混入時にも誤検出すること無くゴー
スト除去用基準信号（ＧＣＲ信号）をリアルタイムで検
出する回路に関する。
【０００２】
【従来の技術】近年、建築物の高層化に伴い電波状態の
悪化している地域が増えている。とりわけ建築物による
放送電波の反射により生じるゴーストは受信障害の主な
要因となっており、ゴースト除去チューナーの果たす役
割は年々重要になっている。またゴースト除去を行う上
で、基準信号であるＧＣＲ信号の検出は欠くべからざる
技術である。
悪化している地域が増えている。とりわけ建築物による
放送電波の反射により生じるゴーストは受信障害の主な
要因となっており、ゴースト除去チューナーの果たす役
割は年々重要になっている。またゴースト除去を行う上
で、基準信号であるＧＣＲ信号の検出は欠くべからざる
技術である。
【０００３】図２に従来のＧＣＲ信号検出回路のブロッ
ク構成図を示す。又、図３に８フィールドを１サイクル
としてＧＣＲ信号の挿入方法を示す波形図を示す。以下
この８フィールドを１サイクルとする方法を８フィール
ドシーケンスと云う。
ク構成図を示す。又、図３に８フィールドを１サイクル
としてＧＣＲ信号の挿入方法を示す波形図を示す。以下
この８フィールドを１サイクルとする方法を８フィール
ドシーケンスと云う。
【０００４】図２において符号２０１は、図３における
ｆ１の波形を記憶するための第１の波形メモリであり、
２０２は図３のｆ２の波形を記憶するための第２の波形
メモリであり、２０３は図３のｆ３の波形を記憶するた
めの第３の波形メモリであり、２０４は図３のｆ４の波
形を記憶するための第４の波形メモリであり、２０５は
図３のｆ５の波形を記憶するための第５の波形メモリで
あり、２０６は図３のｆ６の波形を記憶するための第６
の波形メモリであり、２０７は図３のｆ７の波形を記憶
するための第７の波形メモリであり、２０８は図３のｆ
８の波形を記憶するための第８の波形メモリであり、２
０９は前記第１の波形メモリ２０１の出力信号から前記
第５の波形メモリ２０５の出力信号を減ずるための第１
の減算器であり、２１０は前記第６の波形メモリ２０６
の出力信号から前記第２の波形メモリ２０２の出力信号
を減ずるための第２の減算器であり、２１１は前記第３
の波形メモリ２０３の出力信号から前記第７の波形メモ
リ２０７の出力信号を減ずるための第３の減算器であ
り、２１２は前記第８の波形メモリ２０８の出力信号か
ら前記第４の波形メモリ２０４の出力信号を減ずるため
の第４の減算器であり、２１３は前記第１の減算器２０
９からの出力と、前記第２の減算器２１０からの出力
と、前記第３の減算器２１１からの出力と、前記第４の
減算器２１２からの出力とを全て加算し４分の１倍して
出力するための加算器である。
ｆ１の波形を記憶するための第１の波形メモリであり、
２０２は図３のｆ２の波形を記憶するための第２の波形
メモリであり、２０３は図３のｆ３の波形を記憶するた
めの第３の波形メモリであり、２０４は図３のｆ４の波
形を記憶するための第４の波形メモリであり、２０５は
図３のｆ５の波形を記憶するための第５の波形メモリで
あり、２０６は図３のｆ６の波形を記憶するための第６
の波形メモリであり、２０７は図３のｆ７の波形を記憶
するための第７の波形メモリであり、２０８は図３のｆ
８の波形を記憶するための第８の波形メモリであり、２
０９は前記第１の波形メモリ２０１の出力信号から前記
第５の波形メモリ２０５の出力信号を減ずるための第１
の減算器であり、２１０は前記第６の波形メモリ２０６
の出力信号から前記第２の波形メモリ２０２の出力信号
を減ずるための第２の減算器であり、２１１は前記第３
の波形メモリ２０３の出力信号から前記第７の波形メモ
リ２０７の出力信号を減ずるための第３の減算器であ
り、２１２は前記第８の波形メモリ２０８の出力信号か
ら前記第４の波形メモリ２０４の出力信号を減ずるため
の第４の減算器であり、２１３は前記第１の減算器２０
９からの出力と、前記第２の減算器２１０からの出力
と、前記第３の減算器２１１からの出力と、前記第４の
減算器２１２からの出力とを全て加算し４分の１倍して
出力するための加算器である。
【０００５】以上のように構成された従来のゴースト除
去用基準信号検出回路においては、映像信号に８フィー
ルドシーケンスで多重されてくるＧＣＲ信号だけを検出
することができる。
去用基準信号検出回路においては、映像信号に８フィー
ルドシーケンスで多重されてくるＧＣＲ信号だけを検出
することができる。
【０００６】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、８ライン分の波形メモリが必要になる。ま
た、８フィールドシーケンスのライン演算を行わなけれ
ばならないなど、システム構成が複雑でコストが高いと
いう問題があった。
の構成では、８ライン分の波形メモリが必要になる。ま
た、８フィールドシーケンスのライン演算を行わなけれ
ばならないなど、システム構成が複雑でコストが高いと
いう問題があった。
【０００７】本発明はかかる点に鑑み、簡単な構成でノ
イズに強いゴースト除去用基準信号検出回路を構成する
ことを目的とする。
イズに強いゴースト除去用基準信号検出回路を構成する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記問題を解決するため
に、本発明のゴースト除去用基準信号検出回路は垂直同
期パルス及び水平同期パルスから第１８Ｈ叉は第２８１
Ｈ期間のみハイレベルを,それ以外はローレベルを出力
するパルス発生回路と、前記パルス発生回路からの出力
と映像信号を入力としパルスがハイレベルの期間のみ映
像信号を通すＡＮＤゲートと、前記ＡＮＤゲートからの
出力を入力とし外部より任意に定めたスレッシュホール
ドレベルより入力信号が大きいときのみハイレベルをそ
れ以外はローレベルを出力する第１の比較器と、前記第
１の比較器からの出力を入力とし入力信号を積分する積
分器と、水平同期パルスを入力とし毎水平期間で前記積
分器をリセットするためのリセットパルスを発生させる
リセットパルス発生回路と、前記積分器からの出力を入
力とし外部より任意に定めたスレッシュホールドレベル
より入力信号が大きいときのみハイレベルをそれ以外は
ローレベルを出力する第２の比較器５、前記パルス発生
回路からの出力を適当な時間遅延する遅延器と、前記第
２の比較器からの出力と前記遅延器からの出力とを入力
としＧＣＲ信号を検出するためのＧＣＲ検出パルスを作
成するＧＣＲ検出パルス作成回路と、映像信号を適当な
時間遅延する遅延器と、前記遅延器からの出力と前記Ｇ
ＣＲ検出パルス作成回路からの出力とのＡＮＤをとるＡ
ＮＤゲートとを備えた構成としている。
に、本発明のゴースト除去用基準信号検出回路は垂直同
期パルス及び水平同期パルスから第１８Ｈ叉は第２８１
Ｈ期間のみハイレベルを,それ以外はローレベルを出力
するパルス発生回路と、前記パルス発生回路からの出力
と映像信号を入力としパルスがハイレベルの期間のみ映
像信号を通すＡＮＤゲートと、前記ＡＮＤゲートからの
出力を入力とし外部より任意に定めたスレッシュホール
ドレベルより入力信号が大きいときのみハイレベルをそ
れ以外はローレベルを出力する第１の比較器と、前記第
１の比較器からの出力を入力とし入力信号を積分する積
分器と、水平同期パルスを入力とし毎水平期間で前記積
分器をリセットするためのリセットパルスを発生させる
リセットパルス発生回路と、前記積分器からの出力を入
力とし外部より任意に定めたスレッシュホールドレベル
より入力信号が大きいときのみハイレベルをそれ以外は
ローレベルを出力する第２の比較器５、前記パルス発生
回路からの出力を適当な時間遅延する遅延器と、前記第
２の比較器からの出力と前記遅延器からの出力とを入力
としＧＣＲ信号を検出するためのＧＣＲ検出パルスを作
成するＧＣＲ検出パルス作成回路と、映像信号を適当な
時間遅延する遅延器と、前記遅延器からの出力と前記Ｇ
ＣＲ検出パルス作成回路からの出力とのＡＮＤをとるＡ
ＮＤゲートとを備えた構成としている。
【０００９】
【作用】本発明は前記した構成により、簡単な構成でノ
イズ混入時にも誤検出すること無くＧＣＲ信号を検出す
る回路により、簡単な構成でノイズに強いゴースト除去
用基準信号検出を行う。
イズ混入時にも誤検出すること無くＧＣＲ信号を検出す
る回路により、簡単な構成でノイズに強いゴースト除去
用基準信号検出を行う。
【００１０】
【実施例】図１は本発明の一実施例におけるゴースト除
去用基準信号検出回路のブロック構成図を示す。
去用基準信号検出回路のブロック構成図を示す。
【００１１】図１において、符号１は垂直同期パルス及
び水平同期パルスから第１８Ｈ叉は第２８１Ｈ期間のみ
ハイレベルを,それ以外はローレベルを出力するパルス
発生回路であり、２は前記パルス発生回路１からの出力
を入力としパルスがハイレベルの期間のみ映像信号を通
すＡＮＤゲートであり、３は前記第１のＡＮＤゲート２
からの出力を入力とし外部より任意に定めたスレッシュ
ホールドレベルより入力信号が大きいときのみハイレベ
ルを,それ以外はローレベルを出力する比較器であり、
４は前記第１の比較器３からの出力を入力とし入力信号
を積分する積分器であり、６は水平同期パルスを入力と
し毎水平期間で前記積分器４をリセットするためのリセ
ットパルスを発生させるリセットパルス発生回路であ
り、５は前記積分器４からの出力を入力とし外部より任
意に定めたスレッシュホールドレベルより入力信号が大
きいときのみハイレベルを,それ以外はローレベルを出
力する比較器であり、７は前記パルス発生回路１からの
出力を適当な時間遅延する遅延器であり、８は前記第２
の比較器５からの出力と前記第１の遅延器７からの出力
とを入力としＧＣＲ信号を検出するためのＧＣＲ検出パ
ルスを作成するＧＣＲ検出パルス作成回路であり、９は
映像信号を適当な時間遅延する遅延器であり、１０は前
記第２の遅延器９からの出力と前記ＧＣＲ検出パルス作
成回路８からの出力とのＡＮＤをとるＡＮＤゲートであ
る。
び水平同期パルスから第１８Ｈ叉は第２８１Ｈ期間のみ
ハイレベルを,それ以外はローレベルを出力するパルス
発生回路であり、２は前記パルス発生回路１からの出力
を入力としパルスがハイレベルの期間のみ映像信号を通
すＡＮＤゲートであり、３は前記第１のＡＮＤゲート２
からの出力を入力とし外部より任意に定めたスレッシュ
ホールドレベルより入力信号が大きいときのみハイレベ
ルを,それ以外はローレベルを出力する比較器であり、
４は前記第１の比較器３からの出力を入力とし入力信号
を積分する積分器であり、６は水平同期パルスを入力と
し毎水平期間で前記積分器４をリセットするためのリセ
ットパルスを発生させるリセットパルス発生回路であ
り、５は前記積分器４からの出力を入力とし外部より任
意に定めたスレッシュホールドレベルより入力信号が大
きいときのみハイレベルを,それ以外はローレベルを出
力する比較器であり、７は前記パルス発生回路１からの
出力を適当な時間遅延する遅延器であり、８は前記第２
の比較器５からの出力と前記第１の遅延器７からの出力
とを入力としＧＣＲ信号を検出するためのＧＣＲ検出パ
ルスを作成するＧＣＲ検出パルス作成回路であり、９は
映像信号を適当な時間遅延する遅延器であり、１０は前
記第２の遅延器９からの出力と前記ＧＣＲ検出パルス作
成回路８からの出力とのＡＮＤをとるＡＮＤゲートであ
る。
【００１２】以上のように構成された本発明のＧＣＲ検
出回路について以下その動作説明を行う。
出回路について以下その動作説明を行う。
【００１３】まず、図１におけるパルス発生回路１にお
いて、垂直同期パルス及び水平同期パルスから第１８Ｈ
叉は第２８１Ｈ期間をカウントし、第１８Ｈ叉は第２８
１Ｈ期間のみハイレベルをそれ以外はローレベルを出力
する。
いて、垂直同期パルス及び水平同期パルスから第１８Ｈ
叉は第２８１Ｈ期間をカウントし、第１８Ｈ叉は第２８
１Ｈ期間のみハイレベルをそれ以外はローレベルを出力
する。
【００１４】次に、第１のＡＮＤゲート２において前記
パルス発生回路１からの出力と映像信号を入力とし前記
パルス発生回路１からの出力がハイレベルの期間のみ映
像信号を通す。
パルス発生回路１からの出力と映像信号を入力とし前記
パルス発生回路１からの出力がハイレベルの期間のみ映
像信号を通す。
【００１５】この構成により、１８Ｈ及び２８１Ｈに８
フィールドシーケンスで送られてくるＧＣＲ信号を次段
に出力する。
フィールドシーケンスで送られてくるＧＣＲ信号を次段
に出力する。
【００１６】次に、第１の比較器３において前記第１の
ＡＮＤゲート２からの出力を入力信号とし、外部から任
意に定めたスレッシュホールドレベルと入力信号を比較
し、スレッシュホールドレベルよりも入力信号が大きい
ときのみハイレベルをそれ以外はローレベルを出力す
る。この構成によりＧＣＲ信号があるときのみ第１の比
較器３の出力はハイレベルとなる。
ＡＮＤゲート２からの出力を入力信号とし、外部から任
意に定めたスレッシュホールドレベルと入力信号を比較
し、スレッシュホールドレベルよりも入力信号が大きい
ときのみハイレベルをそれ以外はローレベルを出力す
る。この構成によりＧＣＲ信号があるときのみ第１の比
較器３の出力はハイレベルとなる。
【００１７】なお、このスレッシュホールドレベルはデ
ィジタルデータだけでなく、電流値または電圧値でも良
いことはいうまでもない。
ィジタルデータだけでなく、電流値または電圧値でも良
いことはいうまでもない。
【００１８】次に、積分器４において前記第１の比較器
３からの出力を入力とし、入力信号を積分し、その積分
結果を出力する。こうすることで仮に第１の比較器３の
出力信号にノイズによる偽信号が混入していても、積分
結果がスレッシュホールドレベルまで達していなければ
ハイレベルが出力されることはない。なお、この出力信
号はディジタルデータだけでなく、電流値または電圧値
でも良いことはいうまでもない。
３からの出力を入力とし、入力信号を積分し、その積分
結果を出力する。こうすることで仮に第１の比較器３の
出力信号にノイズによる偽信号が混入していても、積分
結果がスレッシュホールドレベルまで達していなければ
ハイレベルが出力されることはない。なお、この出力信
号はディジタルデータだけでなく、電流値または電圧値
でも良いことはいうまでもない。
【００１９】次に、リセットパルス発生回路６において
水平同期パルスを入力とし毎水平期間で前記積分器４を
リセットするためのリセットパルスを発生させ、そのリ
セットパルスにより前記積分器４を１ライン毎に出力が
ローレベルになるようにリセットする。
水平同期パルスを入力とし毎水平期間で前記積分器４を
リセットするためのリセットパルスを発生させ、そのリ
セットパルスにより前記積分器４を１ライン毎に出力が
ローレベルになるようにリセットする。
【００２０】次に、第２の比較器５において前記積分器
４からの出力を入力とし外部より任意に定めたスレッシ
ュホールドレベルより入力信号が大きいときのみハイレ
ベルをそれ以外はローレベルを出力する。
４からの出力を入力とし外部より任意に定めたスレッシ
ュホールドレベルより入力信号が大きいときのみハイレ
ベルをそれ以外はローレベルを出力する。
【００２１】なお、このスレッシュホールドレベルはデ
ィジタルデータだけでなく、電流値または電圧値でも良
いことはいうまでもない。
ィジタルデータだけでなく、電流値または電圧値でも良
いことはいうまでもない。
【００２２】次に、第１の遅延器７において前記パルス
発生回路１からの出力を適当な時間遅延させて、前記第
２の比較器５からの出力と位相が合うように調整する。
発生回路１からの出力を適当な時間遅延させて、前記第
２の比較器５からの出力と位相が合うように調整する。
【００２３】次に、ＧＣＲ検出パルス作成回路８におい
て前記第２の比較器５からの出力と前記第１の遅延器７
からの出力とを入力としＧＣＲ信号を検出するためのＧ
ＣＲ検出パルスを作成し出力する。
て前記第２の比較器５からの出力と前記第１の遅延器７
からの出力とを入力としＧＣＲ信号を検出するためのＧ
ＣＲ検出パルスを作成し出力する。
【００２４】次に、第２の遅延器９において映像信号を
適当な時間遅延させてＧＣＲ検出パルス作成回路８から
の出力と映像信号のＧＣＲ信号との位相が合うように調
整する。
適当な時間遅延させてＧＣＲ検出パルス作成回路８から
の出力と映像信号のＧＣＲ信号との位相が合うように調
整する。
【００２５】次に、第２のＡＮＤゲート１０において前
記第２の遅延器９からの出力と前記ＧＣＲ検出パルス作
成回路８からの出力とのＡＮＤをとる。
記第２の遅延器９からの出力と前記ＧＣＲ検出パルス作
成回路８からの出力とのＡＮＤをとる。
【００２６】この構成により第２のＡＮＤゲート１０か
らは８フィールドシーケンスで送られてくる１８Ｈ目の
ＧＣＲ信号または２８１ＨのＧＣＲ信号だけを取り出す
ことができる。
らは８フィールドシーケンスで送られてくる１８Ｈ目の
ＧＣＲ信号または２８１ＨのＧＣＲ信号だけを取り出す
ことができる。
【００２７】
【発明の効果】以上のように本発明のゴースト除去用基
準信号検出回路によれば、簡単な構成でノイズ混入時に
も誤検出すること無くＧＣＲ信号を検出することがで
き、その実用的効果は大きい。
準信号検出回路によれば、簡単な構成でノイズ混入時に
も誤検出すること無くＧＣＲ信号を検出することがで
き、その実用的効果は大きい。
【図１】本発明の第一の実施例におけるゴースト除去用
基準信号検出回路のブロック構成図
基準信号検出回路のブロック構成図
【図２】従来のＧＣＲ検出回路のブロック構成図
【図３】８フィールドを１サイクルとしてＧＣＲ信号の
挿入方法を示す波形図
挿入方法を示す波形図
１ 第１８Ｈ叉は第２８１Ｈ期間のみパルス発生回路 ２ 第１のＡＮＤゲート ３ 第１の比較器 ４ 積分回路 ５ 第２の比較器 ６ リセットパルス発生回路 ７ 第１の遅延器 ８ ＧＣＲ検出パルス作成回路 ９ 第２の遅延器 １０ 第２のＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/21
Claims (1)
- 【請求項１】 垂直同期パルス及び水平同期パルスから
第１８水平同期期間（以後第１８Ｈと云う）叉は第２８
１水平同期期間（以後第２８１Ｈと云う）のみハイレベ
ルを,それ以外の期間はローレベルを出力するパルス発
生回路と、映像信号と前記パルス発生回路からの出力と
を入力としパルスが１の期間のみ映像信号を通す第１の
ＡＮＤゲートと、前記第１のＡＮＤゲートからの出力を
入力とし外部より任意に定めたスレッシュホールドレベ
ルより入力信号が大きいときのみハイレベルを,それ以
外はローレベルを出力する第１の比較器と、前記第１の
比較器からの出力を入力とし入力信号を積分する積分器
と、水平同期パルスを入力とし毎水平期間で前記積分器
をリセットするためのリセットパルスを発生させるリセ
ットパルス発生回路と、前記積分器からの出力を入力と
し外部より任意に定めたスレッシュホールドレベルより
入力信号が大きいときのみハイレベルを,それ以外はロ
ーレベルを出力する第２の比較器と、前記パルス発生回
路からの出力を適当な時間遅延する第１の遅延器と、前
記第２の比較器からの出力と前記第１の遅延器からの出
力とを入力としゴースト除去用基準信号（以下ＧＣＲ信
号と云う）を検出するためのＧＣＲ検出パルスを作成す
るＧＣＲ検出パルス作成回路と、映像信号を適当な時間
遅延する第２の遅延器と、前記第２の遅延器からの出力
と前記ＧＣＲ検出パルス作成回路からの出力とのＡＮＤ
をとる第２のＡＮＤゲートを具備することを特徴とする
ゴースト除去用基準信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08685995A JP3211619B2 (ja) | 1995-04-12 | 1995-04-12 | ゴースト除去用基準信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08685995A JP3211619B2 (ja) | 1995-04-12 | 1995-04-12 | ゴースト除去用基準信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08289174A JPH08289174A (ja) | 1996-11-01 |
| JP3211619B2 true JP3211619B2 (ja) | 2001-09-25 |
Family
ID=13898547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08685995A Expired - Lifetime JP3211619B2 (ja) | 1995-04-12 | 1995-04-12 | ゴースト除去用基準信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211619B2 (ja) |
-
1995
- 1995-04-12 JP JP08685995A patent/JP3211619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08289174A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8144250B2 (en) | Microcontroller-based multi-format video AGC/sync loop regulator | |
| JP2901880B2 (ja) | 垂直同期信号分離回路 | |
| JP3211619B2 (ja) | ゴースト除去用基準信号検出回路 | |
| CA1216664A (en) | Digital deghosting system | |
| JPH1013796A (ja) | 文字多重データサンプリング回路 | |
| JP2001509986A (ja) | ディジタル同期信号分離器 | |
| JPH04115790A (ja) | 同期回路 | |
| US7834933B2 (en) | Vertical sync signal generator | |
| JPH0119789B2 (ja) | ||
| JP3130746B2 (ja) | フレーム巡回型ノイズ除去装置 | |
| JPH0785582B2 (ja) | テレビジョン信号のデスクランブル装置 | |
| JP2525465B2 (ja) | ゴ―スト除去装置 | |
| JP3279140B2 (ja) | 水平同期信号保護装置 | |
| JP2007174454A (ja) | デジタルクランプ回路 | |
| JP3368712B2 (ja) | ゴースト除去用基準信号検出回路 | |
| JPH0834569B2 (ja) | デジタル信号処理撮像装置 | |
| JP2871402B2 (ja) | 輪郭補正回路 | |
| JP3319189B2 (ja) | 走査線番号カウント回路 | |
| JP3074699B2 (ja) | ゴースト除去用の波形歪の検出回路 | |
| JPH0752921B2 (ja) | ゴースト除去装置 | |
| JPH04122176A (ja) | ゴースト除去装置 | |
| JPH01288173A (ja) | ロングゴースト除去装置 | |
| JPH10285435A (ja) | ゴースト除去装置 | |
| JPH0483475A (ja) | 同期信号分離回路 | |
| JPH0574084U (ja) | 輝度信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |