JP3130746B2 - フレーム巡回型ノイズ除去装置 - Google Patents
フレーム巡回型ノイズ除去装置Info
- Publication number
- JP3130746B2 JP3130746B2 JP06303493A JP30349394A JP3130746B2 JP 3130746 B2 JP3130746 B2 JP 3130746B2 JP 06303493 A JP06303493 A JP 06303493A JP 30349394 A JP30349394 A JP 30349394A JP 3130746 B2 JP3130746 B2 JP 3130746B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time axis
- video signal
- memory
- axis error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ビデオテープレコー
ダ（以下「ＶＴＲ」という）で再生された時間軸誤差を
持った映像信号から、時間方向の相関を利用してノイズ
除去を行うフレーム巡回型ノイズ除去装置に関するもの
である。
ダ（以下「ＶＴＲ」という）で再生された時間軸誤差を
持った映像信号から、時間方向の相関を利用してノイズ
除去を行うフレーム巡回型ノイズ除去装置に関するもの
である。
【０００２】
【従来の技術】近年、ＶＴＲはより一層の高画質化が求
められてきている。この要求に対応する技術の１つとし
てフレーム方向に処理を行う再生系の３次元ＮＲ（ノイ
ズ除去）技術がある。一般にＶＴＲでは、ヘッド・ドラ
ムシリンダの回転速度のむらなどにより、再生信号中に
時間軸誤差が発生する。この時間軸誤差を持った信号で
時間方向に処理を行うと、画質劣化を引き起こしてしま
う。
められてきている。この要求に対応する技術の１つとし
てフレーム方向に処理を行う再生系の３次元ＮＲ（ノイ
ズ除去）技術がある。一般にＶＴＲでは、ヘッド・ドラ
ムシリンダの回転速度のむらなどにより、再生信号中に
時間軸誤差が発生する。この時間軸誤差を持った信号で
時間方向に処理を行うと、画質劣化を引き起こしてしま
う。
【０００３】特に高性能化が要求されるＮＲ技術におい
ては時間方向処理が必要であり、そのためにはＶＴＲ再
生信号が持つ時間軸誤差を取り除いた信号で処理を行わ
なければならない。このような背景から、映像信号が持
つ時間軸誤差を除去する時間軸補正方法が、これまでに
数多く提案されている。以下、従来の時間軸誤差を持っ
た信号を入力としたフレーム巡回型ノイズ除去装置の一
例について、図面を参照しながら説明する。
ては時間方向処理が必要であり、そのためにはＶＴＲ再
生信号が持つ時間軸誤差を取り除いた信号で処理を行わ
なければならない。このような背景から、映像信号が持
つ時間軸誤差を除去する時間軸補正方法が、これまでに
数多く提案されている。以下、従来の時間軸誤差を持っ
た信号を入力としたフレーム巡回型ノイズ除去装置の一
例について、図面を参照しながら説明する。
【０００４】図８は従来例のフレーム巡回型ノイズ除去
装置のブロック図である。図８において、入力端子７ａ
から入力されたＶＴＲの再生映像信号は、水平同期分離
回路７０６およびＡ／Ｄ変換器７０１に入力される。Ｐ
ＬＬ回路７０３では、水平同期分離回路７０６で検出さ
れた入力映像信号中の同期信号の位相を基準とし、１水
平走査期間を例えば９１０分割するラインロッククロッ
クを発生する。ラインロッククロックには、１水平走査
期間ごとの時間軸誤差成分が含まれている。
装置のブロック図である。図８において、入力端子７ａ
から入力されたＶＴＲの再生映像信号は、水平同期分離
回路７０６およびＡ／Ｄ変換器７０１に入力される。Ｐ
ＬＬ回路７０３では、水平同期分離回路７０６で検出さ
れた入力映像信号中の同期信号の位相を基準とし、１水
平走査期間を例えば９１０分割するラインロッククロッ
クを発生する。ラインロッククロックには、１水平走査
期間ごとの時間軸誤差成分が含まれている。
【０００５】この周波数９１０ｆH （ｆH は水平走査周
波数）のラインロッククロックが、Ａ／Ｄ変換器７０１
およびメモリ７０２に入力される。このクロックを用い
て、入力映像信号はＡ／Ｄ変換器７０１でディジタル信
号に変換され、ノイズ除去回路７０４に入力される。ま
たこのクロックにしたがって、メモリ７０２からの映像
信号の読み出し、およびメモリ７０２への映像信号の書
き込みを行う。
波数）のラインロッククロックが、Ａ／Ｄ変換器７０１
およびメモリ７０２に入力される。このクロックを用い
て、入力映像信号はＡ／Ｄ変換器７０１でディジタル信
号に変換され、ノイズ除去回路７０４に入力される。ま
たこのクロックにしたがって、メモリ７０２からの映像
信号の読み出し、およびメモリ７０２への映像信号の書
き込みを行う。
【０００６】ノイズ除去回路７０４では、Ａ／Ｄ変換器
７０１でディジタル信号に変換された入力信号と、メモ
リ７０２から読み出されたフレーム遅延信号との間で非
相関成分の検出を行い、その成分からノイズ成分のみを
抽出し除去する。ノイズ成分が除去された信号は、Ｄ／
Ａ変換器７０５でアナログ信号に変換され、出力端子７
ｂから出力される。
７０１でディジタル信号に変換された入力信号と、メモ
リ７０２から読み出されたフレーム遅延信号との間で非
相関成分の検出を行い、その成分からノイズ成分のみを
抽出し除去する。ノイズ成分が除去された信号は、Ｄ／
Ａ変換器７０５でアナログ信号に変換され、出力端子７
ｂから出力される。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、入力映像信号の水平同期信号の位相を基準
にラインロッククロックを発生するＰＬＬ回路７０３の
応答精度によっては、３次元ＮＲ処理におけるノイズ抽
出精度が影響を受け、十分なノイズ低減効果が得られな
い場合がある。また、固定のクロックでの処理でないた
め他のディジタル信号処理回路とのインタフェースが困
難となるという問題がある。
の構成では、入力映像信号の水平同期信号の位相を基準
にラインロッククロックを発生するＰＬＬ回路７０３の
応答精度によっては、３次元ＮＲ処理におけるノイズ抽
出精度が影響を受け、十分なノイズ低減効果が得られな
い場合がある。また、固定のクロックでの処理でないた
め他のディジタル信号処理回路とのインタフェースが困
難となるという問題がある。
【０００８】この発明は上記従来の問題点を解決するも
ので、時間軸誤差を持った映像信号が入力された場合に
も高いノイズ低減効果を得ることができるとともに、他
のディジタル信号処理回路とのインタフェースが簡単に
実現できるフレーム巡回型ノイズ除去装置を提供するこ
とを目的とする。
ので、時間軸誤差を持った映像信号が入力された場合に
も高いノイズ低減効果を得ることができるとともに、他
のディジタル信号処理回路とのインタフェースが簡単に
実現できるフレーム巡回型ノイズ除去装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載のフレーム
巡回型ノイズ除去装置は、出力映像信号を１フレーム期
間保持するメモリと、固定の周波数で標本化された入力
映像信号から同期信号を検出し、その検出毎に同期信号
が持つ１標本化周期以下の時間軸誤差の検出を行う時間
軸誤差検出回路と、時間軸誤差検出回路で同期信号が検
出される都度、メモリへの出力映像信号の書き込みおよ
びメモリから１フレーム前の出力映像信号の読み出しを
所定のアドレスから始めるように、メモリの書き込みア
ドレスおよび読み出しアドレスを所定の番地にセットす
るとともに、時間軸誤差検出回路で検出した１標本化周
期以下の時間軸誤差を入力して１フレーム期間遅延さ
せ、遅延させている１フレーム期間前の１標本化周期以
下の時間軸誤差と現在の１標本化周期以下の時間軸誤差
との間で減算を行うことにより現在の入力映像信号の時
間軸に対して１フレーム前の入力映像信号が持つ相対的
な時間軸誤差を算出して出力信号とする制御回路と、メ
モリから読み出された１フレーム前の出力映像信号に対
し、制御回路の出力信号に基づいて補間処理を行うデー
タ補間回路と、現在の入力映像信号とデータ補間回路の
出力信号との間でフレーム相関のないノイズ成分を抽出
除去し出力映像信号として出力するノイズ除去回路とを
備えている。
巡回型ノイズ除去装置は、出力映像信号を１フレーム期
間保持するメモリと、固定の周波数で標本化された入力
映像信号から同期信号を検出し、その検出毎に同期信号
が持つ１標本化周期以下の時間軸誤差の検出を行う時間
軸誤差検出回路と、時間軸誤差検出回路で同期信号が検
出される都度、メモリへの出力映像信号の書き込みおよ
びメモリから１フレーム前の出力映像信号の読み出しを
所定のアドレスから始めるように、メモリの書き込みア
ドレスおよび読み出しアドレスを所定の番地にセットす
るとともに、時間軸誤差検出回路で検出した１標本化周
期以下の時間軸誤差を入力して１フレーム期間遅延さ
せ、遅延させている１フレーム期間前の１標本化周期以
下の時間軸誤差と現在の１標本化周期以下の時間軸誤差
との間で減算を行うことにより現在の入力映像信号の時
間軸に対して１フレーム前の入力映像信号が持つ相対的
な時間軸誤差を算出して出力信号とする制御回路と、メ
モリから読み出された１フレーム前の出力映像信号に対
し、制御回路の出力信号に基づいて補間処理を行うデー
タ補間回路と、現在の入力映像信号とデータ補間回路の
出力信号との間でフレーム相関のないノイズ成分を抽出
除去し出力映像信号として出力するノイズ除去回路とを
備えている。
【００１０】請求項２記載のフレーム巡回型ノイズ除去
装置は、請求項１記載のフレーム巡回型ノイズ除去装置
において、時間軸誤差検出回路は、入力映像信号と、入
力映像信号を１水平走査期間遅延させた信号と、この遅
延させた信号を更に１水平走査期間遅延させた信号とを
用いて演算を行い、入力映像信号から垂直方向に相関の
無いノイズ成分を除去した後で、同期信号の検出を行う
ようにしたことを特徴とする。
装置は、請求項１記載のフレーム巡回型ノイズ除去装置
において、時間軸誤差検出回路は、入力映像信号と、入
力映像信号を１水平走査期間遅延させた信号と、この遅
延させた信号を更に１水平走査期間遅延させた信号とを
用いて演算を行い、入力映像信号から垂直方向に相関の
無いノイズ成分を除去した後で、同期信号の検出を行う
ようにしたことを特徴とする。
【００１１】請求項３記載のフレーム巡回型ノイズ除去
装置は、請求項１記載のフレーム巡回型ノイズ除去装置
において、メモリは１次元のアドレス配置された構成を
有し、制御回路は、時間軸誤差検出回路で同期信号が検
出される都度、メモリの書き込みアドレスおよび読み出
しアドレスを所定数単位で更新セットするようにしたこ
とを特徴とする。
装置は、請求項１記載のフレーム巡回型ノイズ除去装置
において、メモリは１次元のアドレス配置された構成を
有し、制御回路は、時間軸誤差検出回路で同期信号が検
出される都度、メモリの書き込みアドレスおよび読み出
しアドレスを所定数単位で更新セットするようにしたこ
とを特徴とする。
【００１２】請求項４記載のフレーム巡回型ノイズ除去
装置は、請求項１記載のフレーム巡回型ノイズ除去装置
において、データ補間回路は、メモリから読み出された
１フレーム前の出力映像信号から第１および第２の標本
値を制御回路の出力信号である時間軸誤差に基づいて選
択する選択手段と、選択手段で選択された第１の標本値
に対して時間軸誤差に基づいた第１の係数を乗ずる第１
の乗算手段と、選択手段で選択された第２の標本値に対
して時間軸誤差に基づいた第２の係数を乗ずる第２の乗
算手段と、第１および第２の乗算手段の出力信号を加算
することにより時間軸の補正された信号を出力する加算
手段とからなることを特徴とする。
装置は、請求項１記載のフレーム巡回型ノイズ除去装置
において、データ補間回路は、メモリから読み出された
１フレーム前の出力映像信号から第１および第２の標本
値を制御回路の出力信号である時間軸誤差に基づいて選
択する選択手段と、選択手段で選択された第１の標本値
に対して時間軸誤差に基づいた第１の係数を乗ずる第１
の乗算手段と、選択手段で選択された第２の標本値に対
して時間軸誤差に基づいた第２の係数を乗ずる第２の乗
算手段と、第１および第２の乗算手段の出力信号を加算
することにより時間軸の補正された信号を出力する加算
手段とからなることを特徴とする。
【００１３】
【作用】この発明の構成によれば、時間軸誤差検出回路
が固定の周波数で標本化された入力映像信号から同期信
号を検出する都度、制御回路がメモリの書き込みアドレ
スおよび読み出しアドレスを所定の番地にセットし、メ
モリへの出力映像信号の書き込みおよびメモリから１フ
レーム前の出力映像信号の読み出しを所定のアドレスか
ら始めることにより、ノイズ除去回路に入力される入力
映像信号とメモリから読み出される１フレーム前の出力
映像信号との１標本化周期以上の誤差を除去することが
できる。さらに、時間軸誤差検出回路で同期信号を検出
する毎に同期信号が持つ１標本化周期以下の時間軸誤差
の検出を行い、制御回路において１フレーム期間前の１
標本化周期以下の時間軸誤差と現在の１標本化周期以下
の時間軸誤差との間で減算を行うことにより現在の入力
映像信号の時間軸に対して１フレーム前の入力映像信号
が持つ相対的な時間軸誤差を算出し、この相対的な時間
軸誤差に基づいてデータ補間回路で、メモリから読み出
した１フレーム前の出力映像信号に補間処理を行うこと
により、１標本化周期以下の誤差の補正を行うことがで
きる。その結果、データ補間回路の出力信号と入力映像
信号との時間軸が一致し、ノイズ除去回路では、この時
間軸の一致した信号間でノイズ除去処理を行うことによ
り、時間軸誤差を持った映像信号が入力された場合にも
高いノイズ低減効果が得られ、Ｓ／Ｎが改善される。
が固定の周波数で標本化された入力映像信号から同期信
号を検出する都度、制御回路がメモリの書き込みアドレ
スおよび読み出しアドレスを所定の番地にセットし、メ
モリへの出力映像信号の書き込みおよびメモリから１フ
レーム前の出力映像信号の読み出しを所定のアドレスか
ら始めることにより、ノイズ除去回路に入力される入力
映像信号とメモリから読み出される１フレーム前の出力
映像信号との１標本化周期以上の誤差を除去することが
できる。さらに、時間軸誤差検出回路で同期信号を検出
する毎に同期信号が持つ１標本化周期以下の時間軸誤差
の検出を行い、制御回路において１フレーム期間前の１
標本化周期以下の時間軸誤差と現在の１標本化周期以下
の時間軸誤差との間で減算を行うことにより現在の入力
映像信号の時間軸に対して１フレーム前の入力映像信号
が持つ相対的な時間軸誤差を算出し、この相対的な時間
軸誤差に基づいてデータ補間回路で、メモリから読み出
した１フレーム前の出力映像信号に補間処理を行うこと
により、１標本化周期以下の誤差の補正を行うことがで
きる。その結果、データ補間回路の出力信号と入力映像
信号との時間軸が一致し、ノイズ除去回路では、この時
間軸の一致した信号間でノイズ除去処理を行うことによ
り、時間軸誤差を持った映像信号が入力された場合にも
高いノイズ低減効果が得られ、Ｓ／Ｎが改善される。
【００１４】また、この装置における時間軸補正処理お
よびノイズ除去処理は全て固定の周波数上で行うため、
他のディジタル信号処理回路とのインタフェースが簡単
に実現できる。
よびノイズ除去処理は全て固定の周波数上で行うため、
他のディジタル信号処理回路とのインタフェースが簡単
に実現できる。
【００１５】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１は、この発明の実施例におけ
るフレーム巡回型ノイズ除去装置のブロック図を示すも
のである。図１において、入力端子１ａに入力された映
像信号は、時間軸誤差検出回路１０１およびノイズ除去
回路１０５の一方の入力（Ｓ１）へ供給される。メモリ
１０３には、ノイズ除去回路１０５の出力信号が入力さ
れる。
照しながら説明する。図１は、この発明の実施例におけ
るフレーム巡回型ノイズ除去装置のブロック図を示すも
のである。図１において、入力端子１ａに入力された映
像信号は、時間軸誤差検出回路１０１およびノイズ除去
回路１０５の一方の入力（Ｓ１）へ供給される。メモリ
１０３には、ノイズ除去回路１０５の出力信号が入力さ
れる。
【００１６】時間軸誤差検出回路１０１の出力は制御回
路１０２に供給され、そこで生成された制御信号は、メ
モリ１０３とデータ補間回路１０４に供給される。まず
時間軸誤差検出回路１０１では、入力映像信号から水平
同期信号の検出が行われ、その検出ごとに同期信号が持
っている時間軸誤差の検出を行い、結果を制御回路１０
２に供給する。制御回路１０２では、時間軸誤差検出回
路１０１が水平同期信号を検出の都度、メモリ１０３を
制御するためのアドレスを発生するとともに、１フレー
ム間の相対的な時間軸誤差の算出を行う。
路１０２に供給され、そこで生成された制御信号は、メ
モリ１０３とデータ補間回路１０４に供給される。まず
時間軸誤差検出回路１０１では、入力映像信号から水平
同期信号の検出が行われ、その検出ごとに同期信号が持
っている時間軸誤差の検出を行い、結果を制御回路１０
２に供給する。制御回路１０２では、時間軸誤差検出回
路１０１が水平同期信号を検出の都度、メモリ１０３を
制御するためのアドレスを発生するとともに、１フレー
ム間の相対的な時間軸誤差の算出を行う。
【００１７】制御回路１０２によって発生されたアドレ
スにしたがって、メモリ１０３へのデータの書き込みお
よび読み出しを行う。メモリ１０３から読み出されたデ
ータは、制御回路１０２で算出された時間軸誤差情報に
基づいてデータ補間回路１０４で補間処理が施され、そ
の結果がノイズ除去回路１０５の他方の入力（Ｓ０’）
へ供給される。
スにしたがって、メモリ１０３へのデータの書き込みお
よび読み出しを行う。メモリ１０３から読み出されたデ
ータは、制御回路１０２で算出された時間軸誤差情報に
基づいてデータ補間回路１０４で補間処理が施され、そ
の結果がノイズ除去回路１０５の他方の入力（Ｓ０’）
へ供給される。
【００１８】ノイズ除去回路１０５では、入力端子１ａ
からの入力映像信号とデータ補間回路１０４の出力信号
との間でフレーム相関の無いノイズ成分を抽出し除去し
た結果を、出力信号として出力端子１ｂより出力する。
以上のように構成されたこの実施例のフレーム巡回型ノ
イズ除去装置について、以下その動作を説明する。
からの入力映像信号とデータ補間回路１０４の出力信号
との間でフレーム相関の無いノイズ成分を抽出し除去し
た結果を、出力信号として出力端子１ｂより出力する。
以上のように構成されたこの実施例のフレーム巡回型ノ
イズ除去装置について、以下その動作を説明する。
【００１９】この実施例は、入力映像信号を時間軸誤差
を持つＶＴＲの再生信号とする。この入力映像信号は固
定の周波数で標本化された信号であり、この実施例では
１水平走査期間（以下「１Ｈ期間」という）を９１０分
割とする。図１の入力端子１ａに入力された映像信号
は、まず時間軸誤差検出回路１０１においてノイズ成分
の除去が行われる。一例として、入力信号と、その信号
を１Ｈ期間遅延させた信号と、さらに１Ｈ期間遅延させ
た信号との３つの信号間で演算を行うことにより、垂直
方向に相関の無いノイズ成分の除去を行う。これは、ノ
イズ成分の妨害による水平同期信号部分の誤検出を防止
するための処理である。このようにしてノイズ成分が除
去された信号から、同期信号の立ち下がり部分の検出を
行う。
を持つＶＴＲの再生信号とする。この入力映像信号は固
定の周波数で標本化された信号であり、この実施例では
１水平走査期間（以下「１Ｈ期間」という）を９１０分
割とする。図１の入力端子１ａに入力された映像信号
は、まず時間軸誤差検出回路１０１においてノイズ成分
の除去が行われる。一例として、入力信号と、その信号
を１Ｈ期間遅延させた信号と、さらに１Ｈ期間遅延させ
た信号との３つの信号間で演算を行うことにより、垂直
方向に相関の無いノイズ成分の除去を行う。これは、ノ
イズ成分の妨害による水平同期信号部分の誤検出を防止
するための処理である。このようにしてノイズ成分が除
去された信号から、同期信号の立ち下がり部分の検出を
行う。
【００２０】図２において、しきい値ＴＨに対し水平方
向に連続する標本点Ｄ０，Ｄ１の関係が、Ｄ０＞ＴＨ≧
Ｄ１であった場合に、同期信号と判断する。また以上の
ような方法で同期信号が検出される度に、その同期信号
が持つ１標本化周期（以下「１ＣＬＫ」という）以下の
時間軸誤差を算出する。演算式を（数１）に示す。
向に連続する標本点Ｄ０，Ｄ１の関係が、Ｄ０＞ＴＨ≧
Ｄ１であった場合に、同期信号と判断する。また以上の
ような方法で同期信号が検出される度に、その同期信号
が持つ１標本化周期（以下「１ＣＬＫ」という）以下の
時間軸誤差を算出する。演算式を（数１）に示す。
【００２１】
【数１】時間軸誤差＝（ＴＨ−Ｄ１）／（Ｄ０−Ｄ１） このようにして算出された時間軸誤差と、水平同期信号
の検出タイミングを受けて制御回路１０２が動作する。
この制御回路１０２は、メモリ１０３の書き込みおよび
読み出しを制御するためのアドレス発生と、１フレーム
間の時間軸を一致させるために必要な時間軸誤差情報の
算出とを行う。
の検出タイミングを受けて制御回路１０２が動作する。
この制御回路１０２は、メモリ１０３の書き込みおよび
読み出しを制御するためのアドレス発生と、１フレーム
間の時間軸を一致させるために必要な時間軸誤差情報の
算出とを行う。
【００２２】まず、制御回路１０２におけるメモリ１０
３の書き込みおよび読み出し制御用のアドレス発生方法
について説明する。一般的にＶＴＲの再生信号は時間軸
誤差を持っているため、１Ｈ期間９１０ＣＬＫに対し、
各ラインで数ＣＬＫのばらつきがある。したがって、あ
るラインの水平同期信号が検出されてから次の同期検出
があるまでには、１ラインのＣＬＫ数が９１０±数ＣＬ
Ｋとなることが考えられる。この実施例ではこの数ＣＬ
Ｋの誤差を、メモリによる遅延段数をその誤差に応じて
変化させることにより除去する。
３の書き込みおよび読み出し制御用のアドレス発生方法
について説明する。一般的にＶＴＲの再生信号は時間軸
誤差を持っているため、１Ｈ期間９１０ＣＬＫに対し、
各ラインで数ＣＬＫのばらつきがある。したがって、あ
るラインの水平同期信号が検出されてから次の同期検出
があるまでには、１ラインのＣＬＫ数が９１０±数ＣＬ
Ｋとなることが考えられる。この実施例ではこの数ＣＬ
Ｋの誤差を、メモリによる遅延段数をその誤差に応じて
変化させることにより除去する。
【００２３】この実施例で用いるメモリ１０３を図３に
示すような２次元のアドレス配置されたメモリとした場
合、例えばｋライン目の水平同期信号が検出されたと
き、垂直方向のアドレスをｋ番地（ｋ＝０，１，２，
…，５２３，５２４）にセットし、水平方向のアドレス
は０にリセットする。この水平アドレスは、０，１，
２，…，９０９とカウントし、同期信号の検出の度にリ
セットされる。
示すような２次元のアドレス配置されたメモリとした場
合、例えばｋライン目の水平同期信号が検出されたと
き、垂直方向のアドレスをｋ番地（ｋ＝０，１，２，
…，５２３，５２４）にセットし、水平方向のアドレス
は０にリセットする。この水平アドレスは、０，１，
２，…，９０９とカウントし、同期信号の検出の度にリ
セットされる。
【００２４】例えばｎライン目が数ＣＬＫの誤差を持ち
１Ｈ期間が９１０ＣＬＫを越える場合は、次の同期信号
が検出されるまでは水平アドレスを９０９でホールドす
るような制御が行われる。また、メモリ１０３に図４に
示すような１次元のアドレス配置されたメモリを用いた
場合について説明する。固定周波数９１０ｆH で標本化
された入力映像信号において、１Ｈ期間の有効画素数を
７６８とする。
１Ｈ期間が９１０ＣＬＫを越える場合は、次の同期信号
が検出されるまでは水平アドレスを９０９でホールドす
るような制御が行われる。また、メモリ１０３に図４に
示すような１次元のアドレス配置されたメモリを用いた
場合について説明する。固定周波数９１０ｆH で標本化
された入力映像信号において、１Ｈ期間の有効画素数を
７６８とする。
【００２５】例えばＫライン目の同期信号が検出される
と、アドレスは７６８×Ｋ（Ｋ＝０，１，２，…，５２
４）に設定され、このアドレスから有効画素エリアのデ
ータ７６８画素の書き込みおよび読み出しを行った後、
次の同期信号の検出が行われるまでメモリへのアクセス
を止める。図４に示すように１次元のアドレス配置され
たメモリを、７６８画素を１つの単位とした構成要素か
らなるメモリとして考え、入力映像信号から水平同期信
号が検出される毎に、メモリ制御用のアドレスを７６８
単位で更新していく。
と、アドレスは７６８×Ｋ（Ｋ＝０，１，２，…，５２
４）に設定され、このアドレスから有効画素エリアのデ
ータ７６８画素の書き込みおよび読み出しを行った後、
次の同期信号の検出が行われるまでメモリへのアクセス
を止める。図４に示すように１次元のアドレス配置され
たメモリを、７６８画素を１つの単位とした構成要素か
らなるメモリとして考え、入力映像信号から水平同期信
号が検出される毎に、メモリ制御用のアドレスを７６８
単位で更新していく。
【００２６】このアドレスにしたがってデータの書き込
みおよび読み出しを行うことにより、１次元アドレス配
置メモリにおいても、２次元アドレス配置メモリと同様
の処理が実現できる。以上のアドレス制御により設定さ
れたアドレスにしたがって、同期検出時の図２の信号Ｄ
１を基準にデータの書き込みおよび読み出しを行えば、
図１における現在の入力信号であるＳ１と、メモリ１０
３から読み出される１フレーム期間前の信号Ｓ０との間
における１ＣＬＫ以上の誤差を除去することができる。
みおよび読み出しを行うことにより、１次元アドレス配
置メモリにおいても、２次元アドレス配置メモリと同様
の処理が実現できる。以上のアドレス制御により設定さ
れたアドレスにしたがって、同期検出時の図２の信号Ｄ
１を基準にデータの書き込みおよび読み出しを行えば、
図１における現在の入力信号であるＳ１と、メモリ１０
３から読み出される１フレーム期間前の信号Ｓ０との間
における１ＣＬＫ以上の誤差を除去することができる。
【００２７】さらに、１ＣＬＫ以下の時間軸誤差の除去
を行う。まず、制御回路１０２で、信号Ｓ１の時間軸を
基準とした場合に、これに対し信号Ｓ０が持つ相対的な
時間軸誤差を算出する。制御回路１０２は、時間軸誤差
検出回路１０１で（数１）によって算出された１ＣＬＫ
以下の時間軸誤差を受け、これを内部の遅延回路によっ
て１フレーム期間遅延する。そして、１フレーム期間前
の時間軸誤差Ｊ０と、現在の入力ラインの時間軸誤差Ｊ
１との間で減算を行い、現在の入力ラインの時間軸を基
準とした場合に、それに対して１フレーム前のラインが
持つ相対的な時間軸誤差ＥＲＲを算出する。演算式を
（数２）に示す。
を行う。まず、制御回路１０２で、信号Ｓ１の時間軸を
基準とした場合に、これに対し信号Ｓ０が持つ相対的な
時間軸誤差を算出する。制御回路１０２は、時間軸誤差
検出回路１０１で（数１）によって算出された１ＣＬＫ
以下の時間軸誤差を受け、これを内部の遅延回路によっ
て１フレーム期間遅延する。そして、１フレーム期間前
の時間軸誤差Ｊ０と、現在の入力ラインの時間軸誤差Ｊ
１との間で減算を行い、現在の入力ラインの時間軸を基
準とした場合に、それに対して１フレーム前のラインが
持つ相対的な時間軸誤差ＥＲＲを算出する。演算式を
（数２）に示す。
【００２８】
【数２】ＥＲＲ＝Ｊ１−Ｊ０ 以上説明してきた方法により制御回路１０２で算出され
た時間軸誤差ＥＲＲと、制御回路１０２で発生されたア
ドレスにしたがってメモリ１０３から読み出されたフレ
ーム遅延信号とを受けて、データ補間回路１０４におい
て補間処理を行う。
た時間軸誤差ＥＲＲと、制御回路１０２で発生されたア
ドレスにしたがってメモリ１０３から読み出されたフレ
ーム遅延信号とを受けて、データ補間回路１０４におい
て補間処理を行う。
【００２９】このデータ補間回路１０４では、入力され
たフレーム遅延信号に対し、１フレーム間の時間軸誤差
ＥＲＲに基づいて時間軸補正が施される。まず、図５に
示すようなｍフレームｎライン目と、ｍ−１フレームｎ
ライン目からそれぞれ検出された時間軸誤差Ｊ１，Ｊ０
の間に、Ｊ１＞Ｊ０という関係がある場合の補正方法に
ついて図６を用いて説明する。
たフレーム遅延信号に対し、１フレーム間の時間軸誤差
ＥＲＲに基づいて時間軸補正が施される。まず、図５に
示すようなｍフレームｎライン目と、ｍ−１フレームｎ
ライン目からそれぞれ検出された時間軸誤差Ｊ１，Ｊ０
の間に、Ｊ１＞Ｊ０という関係がある場合の補正方法に
ついて図６を用いて説明する。
【００３０】図６において、標本点Ｄ１，Ｄ２から時間
軸が補正されたＤ１’を求めるときの演算式を（数３）
に示す。
軸が補正されたＤ１’を求めるときの演算式を（数３）
に示す。
【００３１】
【数３】Ｄ１’＝Ｄ１×（１−ＥＲＲ）＋Ｄ２×ＥＲＲ また時間軸誤差Ｊ１，Ｊ０の間に、Ｊ１＜Ｊ０という関
係がある場合の補正方法について図７を用いて説明す
る。図７において、標本点Ｄ０，Ｄ１から時間軸が補正
されたＤ１’を求めるときの演算式を（数４）に示す。
係がある場合の補正方法について図７を用いて説明す
る。図７において、標本点Ｄ０，Ｄ１から時間軸が補正
されたＤ１’を求めるときの演算式を（数４）に示す。
【００３２】
【数４】Ｄ１’＝Ｄ１×（１−ＥＲＲ）＋Ｄ０×ＥＲＲ ＥＲＲ＝０の場合は、Ｄ１’＝Ｄ１である。上記の（数
３）あるいは（数４）を用いて時間軸誤差に応じた補正
処理を行うことにより、フレーム間で時間軸の一致した
信号を得ることができる。
３）あるいは（数４）を用いて時間軸誤差に応じた補正
処理を行うことにより、フレーム間で時間軸の一致した
信号を得ることができる。
【００３３】例えば、データ補間回路１０４は、メモリ
から読み出された１フレーム前の出力映像信号から第１
および第２の標本値を制御回路１０２の出力信号である
時間軸誤差に基づいて選択する選択手段と、選択手段で
選択された第１の標本値に対して時間軸誤差に基づいた
第１の係数を乗ずる第１の乗算手段と、選択手段で選択
された第２の標本値に対して時間軸誤差に基づいた第２
の係数を乗ずる第２の乗算手段と、第１および第２の乗
算手段の出力信号を加算することにより時間軸の補正さ
れた信号を出力する加算手段とからなる。
から読み出された１フレーム前の出力映像信号から第１
および第２の標本値を制御回路１０２の出力信号である
時間軸誤差に基づいて選択する選択手段と、選択手段で
選択された第１の標本値に対して時間軸誤差に基づいた
第１の係数を乗ずる第１の乗算手段と、選択手段で選択
された第２の標本値に対して時間軸誤差に基づいた第２
の係数を乗ずる第２の乗算手段と、第１および第２の乗
算手段の出力信号を加算することにより時間軸の補正さ
れた信号を出力する加算手段とからなる。
【００３４】以上説明してきた方法により得られた時間
軸の一致した２つの信号Ｓ０’，Ｓ１を入力として、ノ
イズ除去回路１０５では時間方向に相関の無いノイズ成
分のみを抽出し、入力信号から除去することにより、Ｓ
／Ｎの改善された出力映像信号を得ることができる。以
上のようにこの実施例によれば、時間軸誤差を持つ映像
信号が入力された場合に１ＣＬＫ以上の時間軸誤差はメ
モリの遅延段数を時間軸誤差に応じて可変することによ
り除去し、さらに１ＣＬＫ以下の誤差を直線補間処理に
より補正することにより、時間軸の一致した信号間でＮ
Ｒ処理を行うことができ、高いノイズ低減効果が得ら
れ、Ｓ／Ｎが改善される。
軸の一致した２つの信号Ｓ０’，Ｓ１を入力として、ノ
イズ除去回路１０５では時間方向に相関の無いノイズ成
分のみを抽出し、入力信号から除去することにより、Ｓ
／Ｎの改善された出力映像信号を得ることができる。以
上のようにこの実施例によれば、時間軸誤差を持つ映像
信号が入力された場合に１ＣＬＫ以上の時間軸誤差はメ
モリの遅延段数を時間軸誤差に応じて可変することによ
り除去し、さらに１ＣＬＫ以下の誤差を直線補間処理に
より補正することにより、時間軸の一致した信号間でＮ
Ｒ処理を行うことができ、高いノイズ低減効果が得ら
れ、Ｓ／Ｎが改善される。
【００３５】また、この装置における時間軸補正処理お
よびノイズ除去処理は全て固定の周波数のクロックにて
動作するため、他のディジタル信号処理回路とのインタ
フェースが簡単に実現できる。
よびノイズ除去処理は全て固定の周波数のクロックにて
動作するため、他のディジタル信号処理回路とのインタ
フェースが簡単に実現できる。
【００３６】
【発明の効果】以上のようにこの発明は、時間軸誤差検
出回路が固定の周波数で標本化された入力映像信号から
同期信号を検出する都度、制御回路がメモリの書き込み
アドレスおよび読み出しアドレスを所定の番地にセット
し、メモリへの出力映像信号の書き込みおよびメモリか
ら１フレーム前の出力映像信号の読み出しを所定のアド
レスから始めることにより、ノイズ除去回路に入力され
る入力映像信号とメモリから読み出される１フレーム前
の出力映像信号との１標本化周期以上の誤差を除去する
ことができる。さらに、時間軸誤差検出回路で同期信号
を検出する毎に同期信号が持つ１標本化周期以下の時間
軸誤差の検出を行い、制御回路において１フレーム期間
前の１標本化周期以下の時間軸誤差と現在の１標本化周
期以下の時間軸誤差との間で減算を行うことにより現在
の入力映像信号の時間軸に対して１フレーム前の入力映
像信号が持つ相対的な時間軸誤差を算出し、この相対的
な時間軸誤差に基づいてデータ補間回路で、メモリから
読み出した１フレーム前の出力映像信号に補間処理を行
うことにより、１標本化周期以下の誤差の補正を行うこ
とができる。その結果、データ補間回路の出力信号と入
力映像信号との時間軸が一致し、ノイズ除去回路では、
この時間軸の一致した信号間でノイズ除去処理を行うこ
とにより、時間軸誤差を持った映像信号が入力された場
合にも高いノイズ低減効果が得られ、Ｓ／Ｎが改善され
る。
出回路が固定の周波数で標本化された入力映像信号から
同期信号を検出する都度、制御回路がメモリの書き込み
アドレスおよび読み出しアドレスを所定の番地にセット
し、メモリへの出力映像信号の書き込みおよびメモリか
ら１フレーム前の出力映像信号の読み出しを所定のアド
レスから始めることにより、ノイズ除去回路に入力され
る入力映像信号とメモリから読み出される１フレーム前
の出力映像信号との１標本化周期以上の誤差を除去する
ことができる。さらに、時間軸誤差検出回路で同期信号
を検出する毎に同期信号が持つ１標本化周期以下の時間
軸誤差の検出を行い、制御回路において１フレーム期間
前の１標本化周期以下の時間軸誤差と現在の１標本化周
期以下の時間軸誤差との間で減算を行うことにより現在
の入力映像信号の時間軸に対して１フレーム前の入力映
像信号が持つ相対的な時間軸誤差を算出し、この相対的
な時間軸誤差に基づいてデータ補間回路で、メモリから
読み出した１フレーム前の出力映像信号に補間処理を行
うことにより、１標本化周期以下の誤差の補正を行うこ
とができる。その結果、データ補間回路の出力信号と入
力映像信号との時間軸が一致し、ノイズ除去回路では、
この時間軸の一致した信号間でノイズ除去処理を行うこ
とにより、時間軸誤差を持った映像信号が入力された場
合にも高いノイズ低減効果が得られ、Ｓ／Ｎが改善され
る。
【００３７】また、この装置における時間軸補正処理お
よびノイズ除去処理は全て固定の周波数上で行うため、
他のディジタル信号処理回路とのインタフェースが簡単
に実現できる。
よびノイズ除去処理は全て固定の周波数上で行うため、
他のディジタル信号処理回路とのインタフェースが簡単
に実現できる。
【図１】この発明の一実施例のフレーム巡回型ノイズ除
去装置のブロック図である。
去装置のブロック図である。
【図２】この発明の一実施例における時間軸誤差検出回
路の動作を説明するための図である。
路の動作を説明するための図である。
【図３】この発明の一実施例におけるメモリ制御を説明
するための図である。
するための図である。
【図４】この発明の一実施例におけるメモリ制御を説明
するための図である。
するための図である。
【図５】この発明の一実施例におけるデータ補間回路の
動作を説明するための図である。
動作を説明するための図である。
【図６】この発明の一実施例におけるデータ補間回路の
動作を説明するための図である。
動作を説明するための図である。
【図７】この発明の一実施例におけるデータ補間回路の
動作を説明するための図である。
動作を説明するための図である。
【図８】従来例のフレーム巡回型ノイズ除去装置のブロ
ック図である。
ック図である。
１０１ 時間軸誤差検出回路 １０２ 制御回路 １０３ メモリ １０４ データ補間回路 １０５ ノイズ除去回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217 H04N 5/93
Claims (4)
- 【請求項１】 出力映像信号を１フレーム期間保持する
メモリと、 固定の周波数で標本化された入力映像信号から同期信号
を検出し、その検出毎に前記同期信号が持つ１標本化周
期以下の時間軸誤差の検出を行う時間軸誤差検出回路
と、 前記時間軸誤差検出回路で前記同期信号が検出される都
度、前記メモリへの前記出力映像信号の書き込みおよび
前記メモリから１フレーム前の出力映像信号の読み出し
を所定のアドレスから始めるように、前記メモリの書き
込みアドレスおよび読み出しアドレスを所定の番地にセ
ットするとともに、前記時間軸誤差検出回路で検出した
１標本化周期以下の時間軸誤差を入力して１フレーム期
間遅延させ、遅延させている１フレーム期間前の１標本
化周期以下の時間軸誤差と現在の１標本化周期以下の時
間軸誤差との間で減算を行うことにより現在の入力映像
信号の時間軸に対して１フレーム前の入力映像信号が持
つ相対的な時間軸誤差を算出して出力信号とする制御回
路と、 前記メモリから読み出された１フレーム前の出力映像信
号に対し、前記制御回路の出力信号に基づいて補間処理
を行うデータ補間回路と、 前記現在の入力映像信号と前記データ補間回路の出力信
号との間でフレーム相関のないノイズ成分を抽出除去し
前記出力映像信号として出力するノイズ除去回路とを備
えたフレーム巡回型ノイズ除去装置。 - 【請求項２】 前記時間軸誤差検出回路は、前記入力映
像信号と、前記入力映像信号を１水平走査期間遅延させ
た信号と、この遅延させた信号を更に１水平走査期間遅
延させた信号とを用いて演算を行い、前記入力映像信号
から垂直方向に相関の無いノイズ成分を除去した後で、
同期信号の検出を行うようにしたことを特徴とする請求
項１記載のフレーム巡回型ノイズ除去装置。 - 【請求項３】 前記メモリは１次元のアドレス配置され
た構成を有し、 前記 制御回路は、前記時間軸誤差検出回路で同期信号が
検出される都度、前記メモリの書き込みアドレスおよび
読み出しアドレスを所定数単位で更新セットするように
したことを特徴とする請求項１記載のフレーム巡回型ノ
イズ除去装置。 - 【請求項４】 前記データ補間回路は、前記メモリから
読み出された１フレーム前の出力映像信号から第１およ
び第２の標本値を前記制御回路の出力信号である時間軸
誤差に基づいて選択する選択手段と、前記選択手段で選
択された第１の標本値に対して前記時間軸誤差に基づい
た第１の係数を乗ずる第１の乗算手段と、前記選択手段
で選択された第２の標本値に対して前記時間軸誤差に基
づいた第２の係数を乗ずる第２の乗算手段と、前記第１
および第２の乗算手段の出力信号を加算することにより
時間軸の補正された信号を出力する加算手段とからなる
ことを特徴とする請求項１記載のフレーム巡回型ノイズ
除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06303493A JP3130746B2 (ja) | 1994-12-07 | 1994-12-07 | フレーム巡回型ノイズ除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06303493A JP3130746B2 (ja) | 1994-12-07 | 1994-12-07 | フレーム巡回型ノイズ除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08163409A JPH08163409A (ja) | 1996-06-21 |
| JP3130746B2 true JP3130746B2 (ja) | 2001-01-31 |
Family
ID=17921631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06303493A Expired - Fee Related JP3130746B2 (ja) | 1994-12-07 | 1994-12-07 | フレーム巡回型ノイズ除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130746B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4523476B2 (ja) * | 2005-04-15 | 2010-08-11 | 三菱電機株式会社 | 雑音除去装置および雑音除去装置用プログラム |
-
1994
- 1994-12-07 JP JP06303493A patent/JP3130746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08163409A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2612438B2 (ja) | ビデオ信号処理装置 | |
| JP3686249B2 (ja) | 重複画像検出装置、画像変換装置、重複画像検出方法及び画像変換方法並びに画像記録媒体 | |
| JP3130746B2 (ja) | フレーム巡回型ノイズ除去装置 | |
| JP2843690B2 (ja) | 波形等化回路 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP2781141B2 (ja) | 映像信号の輪郭補正方法及び装置 | |
| JP3143173B2 (ja) | ビデオカメラの手ブレ補正回路 | |
| JP3382453B2 (ja) | 映像信号処理装置 | |
| JPH09261687A (ja) | 映像信号サンプリングレート変換装置 | |
| JP3277361B2 (ja) | 帰還型の映像信号処理装置 | |
| JP3364943B2 (ja) | クロックスキュー補正回路 | |
| JP2996086B2 (ja) | ゴースト除去装置 | |
| JP2845474B2 (ja) | カラー映像信号の時間軸補正装置 | |
| JPH1153530A (ja) | 画像補間装置 | |
| JP3211619B2 (ja) | ゴースト除去用基準信号検出回路 | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JP3641263B2 (ja) | 時間軸誤差検出器及びこれを用いた時間軸誤差補正装置 | |
| JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
| JPS62223857A (ja) | 同期信号抜き出し回路 | |
| JP3232800B2 (ja) | 映像信号のコピー防止方法及びその装置 | |
| JP3167267B2 (ja) | 時間軸処理装置 | |
| JPH06195055A (ja) | 画像処理方法および画像処理装置 | |
| JPH0447783A (ja) | 時間軸誤差補正装置 | |
| JP3371803B2 (ja) | 時間軸補正装置 | |
| JP2550053B2 (ja) | 副搬送波信号の再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |