JPH1153530A - 画像補間装置 - Google Patents

画像補間装置

Info

Publication number
JPH1153530A
JPH1153530A JP9206098A JP20609897A JPH1153530A JP H1153530 A JPH1153530 A JP H1153530A JP 9206098 A JP9206098 A JP 9206098A JP 20609897 A JP20609897 A JP 20609897A JP H1153530 A JPH1153530 A JP H1153530A
Authority
JP
Japan
Prior art keywords
interpolation
pixel
signal
circuit
pixel signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9206098A
Other languages
English (en)
Inventor
Ken Terasawa
見 寺澤
Teruo Hieda
輝夫 稗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9206098A priority Critical patent/JPH1153530A/ja
Priority to US09/124,225 priority patent/US6631216B2/en
Priority to DE69836453T priority patent/DE69836453T2/de
Priority to EP98306086A priority patent/EP0895412B1/en
Publication of JPH1153530A publication Critical patent/JPH1153530A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Studio Devices (AREA)

Abstract

(57)【要約】 【課題】 解像感のある高画質な画像拡大、縮少を可能
にする。 【解決手段】 ディジタル画像信号を蓄積するメモリ
と、メモリから画素データを順次読み出すメモリ読み出
し手段と、メモリ読み出し手段によって読み出された画
像信号Ｓnを遅らせて夫々画素信号Ｓn-1，Ｓn-2，Ｓn-3
を形成する為の連続した第1、第2、第3の遅延手段と、
画素信号Ｓn-1と画素信号Ｓn-2との間にある補間画素S'
の位置から、N次の関数で求められる、画素信号Ｓn、画
素信号Ｓn-1、画素信号Ｓn-2、画素信号Ｓn-3にそれぞ
れ対応する補間係数を発生する第1、第2、第3、第4の係
数発生回路と、各画素信号Ｓnと補間係数knの乗算の総
和を取る信号合成回路と、を備えたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、静止画や動画記
録のできるディジタルカメラ等の画像補間装置に関す
る。
【０００２】
【従来の技術】近年のディジタル信号処理技術の進歩
は、映像分野に大きな発展をもたらしている。ディジタ
ルビデオカメラや、ディジタルスチルカメラなど、ディ
ジタル記録媒体の出現で、パソコンなどに画像データを
記録し、編集、加工することが容易かつ高画質にできる
ような環境となってきた。
【０００３】このような状況の中で、画像を撮像する装
置自体でのリアルタイムな画像縮小・拡大の技術は、今
後重要な技術となってくると推察される。
【０００４】従来、ディジタルビデオカメラでは、光学
系によるズーミング以上にズーミングするために、撮像
した画像を補間して拡大する電子ズームという処理が一
般的に備わっている。また逆に、縮小画像による、電子
ズームアウトなどの処理も可能である。
【０００５】ある周波数でサンプリングされた連続的な
画像データがあり、その画像データを他のある周波数サ
ンプリング間隔で線形補間していく時には、補間画素の
前後にある原サンプリング画素データと、補間画素との
時間的な相対位置データkが必要となる。
【０００６】これを連続的に求めていく方法としては、
U.S.Pat.4,774,581に示されるような累算器を用いたメ
モリ読み出し手段を用いる方法がある。
【０００７】図４は、フィールドメモリ上に蓄積された
1フィールドの画像の中の一部の概念図を示したもので
ある。Sn、Sn-1は、蓄積されている画素データ、S'は補
間される画素データを示している。
【０００８】この時、Sn、Sn-1、S'の関係は、 S'= Sn ・k ＋ Sn-1・(1−ｋ） で表される。これをディジタル回路で実現するために
は、乗算器の削減のためにこの式を変形して、 Ｓ’＝ （Ｓｎ− Sn-1)・k ＋ Sn-1 とする。
【０００９】図３は、従来の線形補間方式の電子ズーム
の水平方向部分の例である。フィールドメモリ１には、
撮像素子により決定されるサンプリング周波数で出力さ
れている画像信号が、入力端子から入力され、１フィー
ルドの画像データが蓄積されている。
【００１０】メモリ読み出し手段２は、マイコン３から
のズーム比設定値zoomを受け取り、それに応じて補間画
素位置を連続的に決定していき、決定した補間画素位置
から、フィールドメモリ上の原画像データのうち補間画
素位置の直後の画素データSnを出力するように、フィー
ルドメモリ１に読み出し制御信号Crを送る。
【００１１】また、メモリ読み出し手段２からの読み出
し制御信号Crと、マイコン３からのズーム比設定値zoom
から、係数発生回路４は、補間画素S'の直後にある原サ
ンプリング画素データSnと補間画素S'との時間的な相対
位置データkを線形補間回路６に送る。
【００１２】フィールドメモリ１は、Crによって指示さ
れた画素データSnを出力し、遅延手段５は、画素データ
Snを原サンプリング周波数の１クロック分だけ遅延した
画素データSn-1を出力し、ある時間に同時に線形補間回
路６に入力される。
【００１３】線形補間回路６は、上記の線形補間式に基
づいて S'= (Sn− Sn-1)・k ＋ Sn-1 の計算を減算器６１、乗算器６２、加算器６３によって
行い、補間画素データS'を出力する。
【００１４】
【発明が解決しようとする課題】上記従来の隣接２画素
での線形補間では、回路構成は簡単になるものの、周波
数特性が図６のようになだらかであるために、解像感の
ない画像として拡大・縮小されてしまうという欠点があ
った。
【００１５】本発明の目的は、簡単な回路構成で、解像
感のある高画質な画像拡大・縮小回路を提供することに
ある。
【００１６】
【課題を解決するための手段】上記の問題を解決するた
めに、請求項１の発明では、ディジタル画像信号を蓄積
するメモリと、メモリから画素データを順次読み出すメ
モリ読み出し手段と、メモリ読み出し手段によって読み
出された画像信号Ｓnを遅らせて夫々画素信号Ｓn-1，Ｓ
n-2，Ｓn-3を形成する為の連続した第1、第2、第3の遅
延手段と、画素信号Ｓn-1と画素信号Ｓn-2との間にある
補間画素S'の位置から、N次の関数で求められる、画素
信号Ｓn、画素信号Ｓn-1、画素信号Ｓn-2、画素信号Ｓ
n-3にそれぞれ対応する補間係数を発生する第1、第2、
第3、第4の係数発生回路と、各画素信号Ｓnと補間係数k
nの乗算の総和を取る信号合成回路と、を備えたことを
特徴とする。
【００１７】又請求項２の発明では、ディジタル画像信
号を蓄積するメモリと、メモリから画素データを順次読
み出すメモリ読み出し手段と、メモリ読み出し手段によ
って読み出された画像信号を遅らせて夫々画素信号Ｓ
n-1，Ｓn-2，Ｓn-3を形成する為の連続した第1、第2、
第3の遅延手段と、画素信号Ｓn-1と画素信号Ｓn-2との
間にある補間画素S'の位置から、それぞれN次の関数で
求められる、補間係数ｋ1、ｋ2を発生する第１、第２の
係数発生回路と、任意の2つの画素信号Ｓx、Ｓyについ
て、Ｐ＝ｋ1・Ｓx ＋（１−ｋ1）・Ｓyの計算を行う第
１、第2の補間回路と、信号合成回路とを備え、画素信
号Ｓnと画素信号Ｓn-3は第１の補間回路に入力され、画
素信号Ｓn-1と画素信号Ｓn-2は第２の補間回路に入力さ
れ、第1、第２の補間回路とも補間係数ｋ１を用いて補
間を行い、第1の補間回路の出力Ｐnと、第２の補間回路
の出力Ｐn-1とが信号合成回路に入力され、信号合成回
路では、補間係数ｋ2から、ｋ2・(Ｐn-1−Ｐn)＋Ｐn-1
の式に基づいて補間画素信号S'を出力することを特徴と
する。
【００１８】又請求項３の発明では、ディジタル画像信
号を蓄積するメモリと、メモリから水平走査線方向に画
素を順次読み出すメモリ読み出し手段と、メモリ読み出
し手段によって読み出された画像信号を遅らせる一連の
第1、第2、第3の遅延手段と、メモリ読み出し手段によ
って読み出された現在の画素信号Ｓnと、第１の遅延手
段からの画素信号Ｓn-1と、第２の遅延手段からの画素
信号Ｓn-2に対し、第３の遅延手段からの画素信号Ｓn-3
と、画素信号Ｓn-1と画素信号Ｓn-2との間にある補間画
素S'の位置を、累算器により補間係数ｋとして求める係
数発生回路と、任意の2つの画素信号Ｓx、Ｓyについ
て、Ｐ＝ｋ・Ｓx ＋（１−ｋ）・Ｓyの計算を行う第
１、第2の補間回路と、信号合成回路とを備え、画素信
号Ｓnと画素信号Ｓn-3は第１の補間回路に入力され、画
素信号Ｓn-1と画素信号Ｓn-2は第２の補間回路に入力さ
れ、第1、第2の補間回路とも補間係数ｋを用いて補間を
行い、第1の補間回路の出力Ｐnと、第２の補間回路の出
力Ｐn-1とが信号合成回路に入力され、信号合成回路で
は、補間係数ｋから導かれる係数M=k・（1−k）から、M
・(Pn-1−Pn)＋Pn-1の式に基づいて補間画素信号S'を出
力することを特徴とする。
【００１９】
【発明の実施の形態】 （実施例）本発明の第１の実施例を以下に記述する。図
１に、その構成を示す。これは水平方向部分の近傍4点
による高画質補間の例である。
【００２０】図５Ａは、フィールドメモリ上に蓄積され
た1フィールドの画像の中の一部の概念図を示したもの
である。フィールドメモリ１には、撮像素子により決定
されるサンプリング周波数で出力されている画像信号
が、入力端子から入力され、１フィールドの画像データ
が蓄積されている。
【００２１】ズーム比設定値zoomは、ズームの分解能が
8ビットの場合に、ズーム比Rを R＝256 / (256 + zoom) で表している。zoomが正の整数値を取れば、画像は縮小
され、負の整数値を取れば、画像は拡大される。
【００２２】メモリ読み出し手段２は、ズ−ム設定入力
端子３からのズーム比設定値zoomを受け取り、それに応
じて補間画素位置を連続的に決定していき、フィールド
メモリ上の原画像データのうち補間画素位置の直後の画
素データSnを出力するように、フィールドメモリ１に読
み出し制御信号Crを送る。
【００２３】また、ズーム比設定値zoomから、図１１の
ような構成の係数発生回路４０、係数発生回路４１、係
数発生回路４２、係数発生回路４３は、それぞれ原サン
プリング画素データSn、Sn-1、Sn-2、Sn-3に対応する補
間係数k0、k1、k2、k3を発生する。
【００２４】図１１において１００はＡＢＳ（絶対値）
回路、１０１は加算器、１０２は１クロックディレイ、
１０３は後述のような３次関数発生手段である。
【００２５】これらの補間係数は、所望の周波数特性を
もつ補間フィルタをフーリエ変換して求められた時間特
性を例えば3次の関数 k=aX3 + bX2 + cX + d で得られるものである。Xは、原サンプリング画素デー
タ位置と補間画素データ位置の距離である。
【００２６】各係数発生回路は、補間画素を生成する原
サンプリング画素の更新制御信号incが立ち上がった時
のみ、次の原サンプリング画素データ位置と補間画素デ
ータ位置の距離から、補間係数k0、k1、k2、k3を更新す
る。
【００２７】こうして得られた補間係数k0、k1、k2、k3
は、時間あわせを遅延手段５００〜５０５で行ったの
ち、対応する原サンプリング画素データSn、Sn-1、
Sn-2、Sn-3と積算器６０、６１、６２、６３で積算さ
れ、加算器７０、７１、７２で総和が計算され、補間画
素データS'を出力する。
【００２８】こうして得られた垂直補間画素データS'
は、所望の周波数特性を維持して補間されるので、解像
感のある拡大・縮小画像を提供することができる。尚、
遅延手段５００〜５０５は適宜省略することもできる。
【００２９】本発明の第２の実施例を以下に記述する。
図２に、その構成を示す。これは水平方向部分の近傍4
点による高画質補間の例である。
【００３０】図５Ａは、フィールドメモリ上に蓄積され
た1フィールドの画像の中の一部の概念図を示したもの
である。フィールドメモリ１には、撮像素子により決定
されるサンプリング周波数で出力されている画像信号
が、入力端子から入力され、１フィールドの画像データ
が蓄積されている。
【００３１】ズーム比設定値zoomは、ズームの分解能が
8ビットの場合に、ズーム比Rを R＝256 / (256 + zoom) で表している。zoomが正の整数値を取れば、画像は縮小
され、負の整数値を取れば、画像は拡大される。
【００３２】メモリ読み出し手段２は、ズ−ム設定入力
端子３からのズーム比設定値zoomを受け取り、それに応
じて補間画素位置を連続的に決定していき、フィールド
メモリ上の原画像データのうち補間画素位置の直後の画
素データSnを出力するように、フィールドメモリ１に読
み出し制御信号Crを送る。
【００３３】また、ズーム比設定値zoomから、図１１の
ような構成の係数発生回路４０、係数発生回路４１は、
それぞれ補間回路6、7及び信号合成回路回路9に対応す
る補間係数k0、k1を発生する。
【００３４】これらの補間係数k0、k1は、所望の周波数
特性をもつ補間フィルタをフーリエ変換して求められた
時間特性を例えば3次の関数 k=aX3 + bX2 + cX + d で得られるものをハード化に適した項でまとめて、分割
したものである。Xは、原サンプリング画素データ位置
と補間画素データ位置の距離である。
【００３５】各係数発生回路は、補間画素を生成する原
サンプリング画素の更新制御信号incが立ち上がった時
のみ、次の原サンプリング画素データ位置と補間画素デ
ータ位置の距離から、補間係数k0、k1を更新する。
【００３６】係数発生回路４０、４１から出力された補
間係数k0、k1は、原サンプリング画素データSnに対応す
るように、原サンプリング周波数の１クロック分だけ遅
延手段５００、５０１で遅延される。
【００３７】フィールドメモリ１は、Crによって指示さ
れた画素データSnを出力し、一連の遅延手段５１、５
２、５３は、それぞれ画素データSnを原サンプリング周
波数の１クロック分だけ次々に遅延した画素データSn-1
、Sn-2 、Sn-3を出力し、ある時間に、Sn、Sn-3は同時
に第1の補間回路６に、Sn-1、Sn-2は同時に第２の補間
回路７に入力される。この時、原サンプリング周波数の
１クロック分だけ遅延された補間係数k0も同時に入力さ
れる。
【００３８】補間回路６は、 Pn= (Sn-3-Sn)・k0＋Sn-3 の計算を減算器６１、乗算器６２、加算器６３によって
行い、Pnを出力する。
【００３９】補間回路７は、 Pn-1= (Sn-1−Sn-2)・k0＋Sn-2 の計算を減算器７１、乗算器７２、加算器７３によって
行い、Pn-1を出力する。
【００４０】Pn、Pn-1は、ある時間に同時に信号合成回
路９に入力される。この時、原サンプリング周波数の１
クロック分だけ遅延された補間係数k1も、Pn、Pn-1と同
時に信号合成回路９に入力される。
【００４１】信号合成回路９は、 S'= (Pn-1−Pn)・ k1＋Pn-1 の計算を減算器９１、乗算器９２、加算器９３によって
行い、補間画素データS'を出力する。
【００４２】こうして得られた垂直補間画素データS'
は、所望の周波数特性を維持して補間されるので、解像
感のある拡大・縮小画像を提供することができる。尚、
遅延手段としての１クロックディレー５００、５０１は
適宜省略することもできる。
【００４３】本発明の第３の実施例を以下に記述する。
図８に、その構成を示す。これは水平方向部分の近傍4
点による高画質補間の例である。
【００４４】図５Ａは、フィールドメモリ上に蓄積され
た1フィールドの画像の中の一部の概念図を示したもの
である。フィールドメモリ１には、撮像素子により決定
されるサンプリング周波数で出力されている画像信号
が、入力端子から入力され、１フィールドの画像データ
が蓄積されている。
【００４５】ズーム比設定値zoomは、ズームの分解能が
8ビットの場合に、ズーム比Rを R＝256 / (256 + zoom) で表している。zoomが正の整数値を取れば、画像は縮小
され、負の整数値を取れば、画像は拡大される。
【００４６】メモリ読み出し手段２は、ズ−ム設定入力
端子３からのズーム比設定値zoomを受け取り、それに応
じて補間画素位置を連続的に決定していき、フィールド
メモリ上の原画像データのうち補間画素位置の直後の画
素データSnを出力するように、フィールドメモリ１に読
み出し制御信号Crを送る。
【００４７】また、ズーム比設定値zoomから、係数発生
回路４は、補間画素S'の直後にある原サンプリング画素
データSnと補間画素S'との時間的な相対位置をもとに、
補間係数kを発生する。この時ｋは、図１０のような構
成の累算器によって ｋ＝ｋ＋|zoom| の累積加算を、inc信号が立ち上がった時のみ、キャリ
ーなしで行う。この時、加算器のビット数はズームの分
解能と一致している。
【００４８】係数発生回路4から出力された補間係数ｋ
は、原サンプリング画素データSnに対応するように、原
サンプリング周波数の１クロック分だけ遅延手段５０で
遅延される。
【００４９】フィールドメモリ１は、Crによって指示さ
れた画素データSnを出力し、一連の遅延手段５１、５
２、５３は、それぞれ画素データSnを原サンプリング周
波数の１クロック分だけ次々に遅延した画素データSn-1
、Sn-2 、Sn-3を出力し、ある時間に、Sn、Sn-3は同時
に第1の補間回路６に、Sn-1、Sn-2は同時に第２の補間
回路７に入力される。この時、原サンプリング周波数の
１クロック分だけ遅延された補間係数kも同時に入力さ
れる。
【００５０】補間回路６は、 Pn= (Sn-3-Sn)・k＋Sn-3 の計算を減算器６１、乗算器６２、加算器６３によって
行い、Pnを出力する。
【００５１】補間回路７は、 Pn-1= (Sn-1−Sn-2)・k＋Sn-2 の計算を減算器７１、乗算器７２、加算器７３によって
行い、Pn-1を出力する。
【００５２】Pn、Pn-1は、ある時間に同時に信号合成回
路９に入力される。この時、原サンプリング周波数の１
クロック分だけ遅延された補間係数kは係数変換器8でk
・(1−k)に変換され、Pn、Pn-1と同時に信号合成回路９
に入力される。
【００５３】信号合成回路９は、 S'= (Pn-1−Pn)・k・(1−k)＋Pn-1 の計算を減算器９１、乗算器９２、加算器９３によって
行い、補間画素データS'を出力する。尚、遅延手段５０
は適宜省略可能である。
【００５４】こうして得られた水平補間画素データS'
は、図７のように、従来の線形補間と比べて帯域内のレ
スポンスが大幅に向上しており、解像感のある拡大・縮
小画像を提供することができる。また、補間回路６、
７、信号合成回路９は、線形補間回路と同じ構成をそれ
ぞれ取るので、簡単にハードとして実現できる。
【００５５】本発明の第４の実施例を以下に記述する。
図９に、その構成を示す。これは垂直方向部分の近傍4
点による高画質補間の例である。
【００５６】図５Ｂは、フィールドメモリ上に蓄積され
た1フィールドの画像の中の一部の概念図を示したもの
である。フィールドメモリ１には、撮像素子により決定
されるサンプリング周波数で出力されている画像信号
が、入力端子から入力され、１フィールドの画像データ
が蓄積されている。
【００５７】ズーム比設定値zoomは、ズームの分解能が
8ビットの場合に、ズーム比Rを R＝256 / (256 + zoom) で表している。zoomが正の整数値を取れば、画像は縮小
され、負の整数値を取れば、画像は拡大される。
【００５８】メモリ読み出し手段２は、ズ−ム設定入力
端子３からのズーム比設定値zoomを受け取り、それに応
じて補間画素位置を連続的に決定していき、フィールド
メモリ上の原画像データのうち補間画素位置の直後の画
素データSnを出力するように、フィールドメモリ１に読
み出し制御信号Crを送る。
【００５９】また、ズーム比設定値zoomから、係数発生
回路４は、補間画素S'の直後にある原サンプリング画素
データSnと補間画素S'との時間的な相対位置をもとに、
補間係数をk発生する。この時ｋは、図１０のような構
成の累算器によって ｋ＝ｋ＋|zoom| の累積加算を、inc信号が立ち上がった時のみ、キャリ
ーなしで行う。この時、加算器のビット数はズームの分
解能と一致している。
【００６０】フィールドメモリ１は、Crによって指示さ
れた画素データSnを出力し、一連の遅延手段５１、５
２、５３はラインメモリであり、それぞれ画素データSn
を原サンプリング周波数の１走査線分だけ次々に遅延し
た画素データSn-1、Sn-2、Sn-3を出力し、ある時間に、
Sn、Sn-3は同時に第1の補間回路６に、Sn-1、Sn-2は同
時に第２の補間回路７に入力される。この時、補間係数
kも同時に入力される。
【００６１】補間回路６は、 Pn= (Sn-3−Sn)・k＋Sn-3 の計算を減算器６１、乗算器６２、加算器６３によって
行い、Pnを出力する。
【００６２】補間回路７は、 Pn-1= (Sn-1−Sn-2)・k＋Sn-2 の計算を減算器７１、乗算器７２、加算器７３によって
行い、Pn-1を出力する。
【００６３】Pn、Pn-1は、ある時間に同時に信号合成回
路９に入力される。この時、補間係数kは係数変換器8で
k・(1−k)に変換され、Pn、Pn-1と同時に信号合成回路
９に入力される。
【００６４】信号合成回路９は、 S'= (Pn-1−Pn)・k・(1−k)＋Pn-1 の計算を減算器９１、乗算器９２、加算器９３によって
行い、補間画素データS'を出力する。
【００６５】こうして得られた垂直補間画素データS'
は、図７のように、線形補間と比べて帯域内のレスポン
スが大幅に向上しており、解像感のある拡大・縮小画像
を提供することができる。また、補間回路６、７、信号
合成回路９は、線形補間回路と同じ構成をそれぞれ取る
ので、簡単にハードとして実現できる。
【００６６】
【発明の効果】以上述べたように、第1、第2の本発明に
よれば、電子ズーム、電子ズームアウトなどリアルタイ
ム処理に垂直、水平方向の拡大・縮小画像を得たい時
に、簡単な回路構成の補間回路によって、所望の周波数
特性をもつ解像感のある拡大・縮小画像を得ることがで
きる。
【００６７】また、第3の本発明によれば、電子ズー
ム、電子ズームアウトなどのリアルタイム処理のに垂
直、水平方向の拡大・縮小画像を得たい時に、簡単な回
路構成の補間回路によって大幅に解像感を向上させるこ
とができる。
【００６８】また、上記実施例では画像メモリにフィー
ルドメモリを用いているが、全画素読み出し型CCDなど
で１フレーム処理を行っている場合には、フレームメモ
リを兼用して、垂直解像度をより向上させることができ
る。
【図面の簡単な説明】
【図１】第1の本発明の実施例図。
【図２】第2の本発明の実施例図。
【図３】従来例を示す図。
【図４】線形補間の概念図。
【図５】Ａは本発明の水平補間の概念図。Ｂは本発明の
垂直補間の概念図。
【図６】線形補間の周波数特性図。
【図７】第3の本発明の周波数特性と線形補間の周波数
特性との比較図。
【図８】第3の本発明の第1の実施例図。
【図９】第3の本発明の第2の実施例図。
【図１０】第３の本発明の係数発生器の例を示す図。
【図１１】第１、第2の本発明の係数発生器の例を示す
図。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル画像信号を蓄積するメモリ
    と、メモリから画素データを順次読み出すメモリ読み出
    し手段と、メモリ読み出し手段によって読み出された画
    像信号Ｓnを遅らせて夫々画素信号Ｓn-1，Ｓn-2，Ｓn-3
    を形成する為の連続した第1、第2、第3の遅延手段と、
    画素信号Ｓn-1と画素信号Ｓn-2との間にある補間画素S'
    の位置から、N次の関数で求められる、画素信号Ｓn、画
    素信号Ｓn-1、画素信号Ｓn-2、画素信号Ｓn-3にそれぞ
    れ対応する補間係数を発生する第1、第2、第3、第4の係
    数発生回路と、各画素信号Ｓnと補間係数knの乗算の総
    和を取る信号合成回路と、を備えたことを特徴とする画
    像補間装置。
  2. 【請求項２】 ディジタル画像信号を蓄積するメモリ
    と、メモリから画素データを順次読み出すメモリ読み出
    し手段と、メモリ読み出し手段によって読み出された画
    像信号を遅らせて夫々画素信号Ｓn-1，Ｓn-2，Ｓn-3を
    形成する為の連続した第1、第2、第3の遅延手段と、画
    素信号Ｓn-1と画素信号Ｓn-2との間にある補間画素S'の
    位置から、それぞれN次の関数で求められる、補間係数
    ｋ1、ｋ2を発生する第１、第２の係数発生回路と、任意
    の2つの画素信号Ｓx、Ｓyについて、Ｐ＝ｋ1・Ｓx ＋
    （１−ｋ1）・Ｓyの計算を行う第１、第2の補間回路
    と、信号合成回路とを備え、画素信号Ｓnと画素信号Ｓ
    n-3は第１の補間回路に入力され、画素信号Ｓn-1と画素
    信号Ｓn-2は第２の補間回路に入力され、第1、第2の補
    間回路とも補間係数ｋ1を用いて補間を行い、第1の補間
    回路の出力Ｐnと、第２の補間回路の出力Ｐn-1とが信号
    合成回路に入力され、信号合成回路では、補間係数ｋ2
    から、ｋ2・(Ｐn-1−Ｐn)＋Ｐn-1の式に基づいて補間画
    素信号S'を出力することを特徴とする画像補間装置。
  3. 【請求項３】 ディジタル画像信号を蓄積するメモリ
    と、メモリから水平走査線方向に画素を順次読み出すメ
    モリ読み出し手段と、メモリ読み出し手段によって読み
    出された画像信号を遅らせる一連の第1、第2、第3の遅
    延手段と、メモリ読み出し手段によって読み出された現
    在の画素信号Ｓnと、第１の遅延手段からの画素信号Ｓ
    n-1と、第２の遅延手段からの画素信号Ｓn-2に対し、第
    ３の遅延手段からの画素信号Ｓn-3と、画素信号Ｓn-1と
    画素信号Ｓn-2との間にある補間画素S'の位置を、累算
    器により補間係数ｋとして求める係数発生回路と、任意
    の2つの画素信号Ｓx、Ｓyについて、Ｐ＝ｋ・Ｓx ＋
    （１−ｋ）・Ｓyの計算を行う第１、第2の補間回路と、
    信号合成回路とを備え、画素信号Ｓnと画素信号Ｓn-3は
    第１の補間回路に入力され、画素信号Ｓn-1と画素信号
    Ｓn-2は第２の補間回路に入力され、第1、第2の補間回
    路とも補間係数ｋを用いて補間を行い、第1の補間回路
    の出力Ｐnと、第２の補間回路の出力Ｐn-1とが信号合成
    回路に入力され、信号合成回路では、補間係数ｋから導
    かれる係数M=k・（1−k）から、M・(Pn-1−Pn)＋Pn-1の
    式に基づいて補間画素信号S'を出力することを特徴とす
    る画像補間装置。
  4. 【請求項４】 遅延手段は補間前の原サンプリング周波
    数の1クロックに相当する遅延量をもち、水平方向の補
    間を行うことを特徴とする請求項１，２，３の画像補間
    装置。
  5. 【請求項５】 遅延手段は補間前の原サンプリング周波
    数の1走査線に相当する遅延量をもち、垂直方向の補間
    を行うことを特徴とする請求項１，２，３の画像補間装
    置。
  6. 【請求項６】 請求項１、２の係数発生回路は、補間画
    素を生成する原サンプリング画素の更新制御信号を受け
    取った時に、補間係数を更新することを特徴とする請求
    項１、２の画像補間装置。
  7. 【請求項７】 請求項３の係数発生回路の累算器は、原
    サンプリング画素間に生成される補間点の分解能が2nに
    設定されている時に、ｎビット幅の累積加算器で構成さ
    れ、補間画素を生成する原サンプリング画素の更新制御
    信号を受け取った時に、補間比率を表す定数をｎビット
    幅で累積加算を行うことを特徴とする請求項３の画像補
    間装置。
JP9206098A 1997-07-31 1997-07-31 画像補間装置 Pending JPH1153530A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9206098A JPH1153530A (ja) 1997-07-31 1997-07-31 画像補間装置
US09/124,225 US6631216B2 (en) 1997-07-31 1998-07-29 Image interpolation apparatus
DE69836453T DE69836453T2 (de) 1997-07-31 1998-07-30 Vorrichtung und Verfahren zum Vergrössern oder Verkleinern von Bildern
EP98306086A EP0895412B1 (en) 1997-07-31 1998-07-30 Apparatus and method for enlarging or reducing of pictures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9206098A JPH1153530A (ja) 1997-07-31 1997-07-31 画像補間装置

Publications (1)

Publication Number Publication Date
JPH1153530A true JPH1153530A (ja) 1999-02-26

Family

ID=16517780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9206098A Pending JPH1153530A (ja) 1997-07-31 1997-07-31 画像補間装置

Country Status (1)

Country Link
JP (1) JPH1153530A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463551B1 (ko) * 2003-01-16 2004-12-29 엘지전자 주식회사 디지털 영상 스케일링 장치
US6906748B1 (en) 1999-08-24 2005-06-14 Olympus Optical Co., Ltd. Electronic camera
KR100695916B1 (ko) * 2000-08-14 2007-03-19 삼성전자주식회사 큐빅 스프라인 보간을 이용한 이미지 스케일러 장치
US7885488B2 (en) 2006-06-30 2011-02-08 Samsung Electronics Co., Ltd. Image processing apparatus, method and medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906748B1 (en) 1999-08-24 2005-06-14 Olympus Optical Co., Ltd. Electronic camera
KR100695916B1 (ko) * 2000-08-14 2007-03-19 삼성전자주식회사 큐빅 스프라인 보간을 이용한 이미지 스케일러 장치
KR100463551B1 (ko) * 2003-01-16 2004-12-29 엘지전자 주식회사 디지털 영상 스케일링 장치
US7885488B2 (en) 2006-06-30 2011-02-08 Samsung Electronics Co., Ltd. Image processing apparatus, method and medium

Similar Documents

Publication Publication Date Title
US5253064A (en) Video camera apparatus with electronic zoom control and method therefor
US5459520A (en) Electronic camera with over-sampling filter and method for over-sampling and interpolating electronic camera image data
US7750942B2 (en) Image processing apparatus and method, recording medium, and program for correcting camera shake
JP4249272B2 (ja) 高解像度の電子式映像拡大装置及びその方法
JP2860702B2 (ja) 動きベクトル検出装置
US6631216B2 (en) Image interpolation apparatus
JPH1153530A (ja) 画像補間装置
JP3949740B2 (ja) 電子ズーム処理装置および電子ズーム処理方法
JP3754803B2 (ja) 撮像装置
JPH0522647A (ja) 画像処理装置
US20090046176A1 (en) Video signal processing apparatus
JP2624507B2 (ja) 動き補正型テレシネ装置
KR940008426A (ko) 디지탈 주밍 시스템
JP2000092385A (ja) 画像補間装置及び方法並びに記憶媒体
JPH0993486A (ja) ディジタル画像処理装置
US5481304A (en) Apparatus for zooming a digital video signal of a predetermined color order which is derived from a charge-coupled device
JPH0767025A (ja) 映像処理装置
JP3271271B2 (ja) 画像の動きベクトル検出装置、画像の動きベクトル検出方法、画像の振動補正装置及び画像の振動補正方法
JPH07177407A (ja) 撮像装置
JP3352116B2 (ja) 画像処理装置
JP3158802B2 (ja) 補間機能付き映像装置
JP2683961B2 (ja) 自動追尾機能付ビデオカメラ
JPH06121290A (ja) 画像変換装置
JP2810814B2 (ja) 動きベクトル検出装置及びカメラ一体型手振れ補正装置
JPH07177531A (ja) 撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802