JPH07105963B2

JPH07105963B2 - 非標準信号検出器

Info

Publication number: JPH07105963B2
Application number: JP61020297A
Authority: JP
Inventors: ヘンリーニコルソンウオレン; エドガセツプウオルタ
Original assignee: アールシーエートムソンライセンシングコーポレーシヨン
Priority date: 1985-02-04
Filing date: 1986-02-03
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: GB2171573B; KR860006782A; GB8602574D0; FR2577092B1; HK89193A; JPS61234189A; DE3603248A1; US4635099A; FR2577092A1; DE3603248C2; GB2171573A; KR940006626B1

Description

【発明の詳細な説明】産業上の利用分野本発明は、非標準ビデオ信号を検出する装置に関し、こ
の装置はフィールドメモリもしくはフレームメモリを含
んでいるビデオ信号処理回路において有用である。

発明の背景フィールドメモリやフレームメモリは、くし型フィル
タ、順次走査システム、一時的雑音の低減システムのよ
うなビデオ信号処理システムで使われる。これらの各シ
ステムにおいて、フィールドもしくはフレーム時間で分
離されたサンプルは処理済みのサンプルを発生するため
に合成される。一般に、これらのシステムは、フィール
ドからフィールドもしくはフレームからフレームで相関
がよくとれた信号で動作するように設計されている。フ
ィールド間の動きあるいは信号が非標準源から発生され
るために、ビデオ信号の相関がよくとれていない場合、
フィールドもしくはフレームメモリ信号処理回路の機能
が低下する。

相関のないことが検出された場合、再生画像の品質低下
を最小にするために、フィールドもしくはフレーム処理
を少なくとも部分的に無効にすることが望ましい。例え
ば、多くのフレームメモリ信号処理システムにおいて
は、動いている物体を表示する画像の部分で、フレーム
メモリ処理の段階を変更もしくは回避する動き検出器を
含んでいる。

先に述べたように、非標準源からの信号すなわち非標準
信号は、フィルードからフィールドもしくはフレームか
らフレームで相関が余りよくとれていない。本出願で使
われているように、非標準信号という用語は、クロミナ
ンス副搬送波周波数_SCと水平線周波数_Hとの比が定
められた基準から大巾にずれているカラービデオ信号を
意味する。この比は、ディジタルのテレビジョン受像機
のようなサンプル・データのビデオ信号処理システムに
おいて重要である。これらのシステムの場合、サンプリ
ング周波数は、通常、特定のビデオ信号標準により示さ
れる信号の相互関係を利用することができるように、副
搬送波周波数_SCの倍数となるように選定される。例え
ば、NTSC標準方式の場合、周波数_SCは線周波数_Hの1
/2の455番目の高調波である。周波数_SCが線周波数_H
の1/2の高調波であるから、クロミナンス信号にはライ
ンからラインおよびフレームからフレームで180°の位
相のずれがあり、一方ルミナンス信号成分には位相のず
れがない。この関係は、複合ビデオ信号のルミナンス成
分とクロミナンス成分とを分離するフレームおよびライ
ンのくし型フィルタにより利用される。４_SCの周波数
で抽出される複合ビデオのサンプルが、１ライン時間も
しくは１フレーム時間遅延されたサンプルから引き算さ
れると、サンプルのルミナンス成分は打消され、クロミ
ナンス成分だけが残る。同様に、１ラインもしくは１フ
レームで分離されたサンプルが加算されると、クロミナ
ンス成分が打消され、ルミナンス成分だけが残る。フレ
ーム用くし型フィルタが有効に働くためには、２つのフ
レームからのサンプルが整合していなければならない。
整合のとれていないサンプルがくし型フィルタに供給さ
れると、ルミナンス成分とクロミナンス成分の相関がな
く、従って、くし型フィルタは歪みのあるクロミナンス
信号とルミナンス信号を発生する。

フィールドからフィールドもしくはフレームからフレー
ムでのサンプルの不整合は、他の型式のフィールドもし
くはフレームメモリ信号処理回路においても問題とな
る。例えば、ビデオゲームおよびパーソナル・コンピュ
ータの場合のように、_SCと_Hの平均比が標準比と一
致しないと、画像がフィールドからフィールドでずれ
る。このずれにより、フィールド順次走査システムでは
ぎざぎざのある画像が表示され、巡回型の雑音低域フィ
ルタにより処理された信号の場合は水平方向の画像解像
度が一様に低下する。

しかしながら、_SCと_Hの平均比が標準比に一致して
いても、ラインからラインで瞬時比が著しく変わると不
整合の問題が生じる。例えば、ビデオテープレコーダや
ビデオディスクプレヤーでは、線周波数_Hはテープも
しくはディスクの速度で決まり、一方副搬送波周波数
_SCは圧電性結晶により決まる。テープもしくはディスク
の不完性により、_Hはラインからラインで著しく変わ
り、一方_SCは比較的一定に保たれる。_SCと_Hの比
の変化により、フレームもしくはフィールドくし型フィ
ルタにより処理された画像の物体のエッジに歪みが生
じ、一時的雑音の低域システムの水平方向の解像度をラ
ンダムに低下させ、順次走査システムではぎざぎざのあ
る画像が表示される。

標準信号によく一致する放送およびケーブル・テレビジ
ョン信号と非標準のビデオゲーム信号もしくはパーソナ
ル・コンピュータ信号とを判別する非標準信号の検出器
は存在する。しかしながら、これらの検出器の多くのも
のはビデオテープレコーダーやビデオディスクプレヤー
からの非標準信号を検出することができない。

“テレビジョン受像機用水平カウントダウン・システ
ム”という名称の米国特許第4,335,403号明細書には、
非標準信号の検出器の一例が開示されている。この検出
器は、280ナノセカンドのパルス巾を有する、“処理済
み同期パルスと、560ナノセカンドのパルス巾を有す
る、“フライバック中心パルス”とを比較する。一致を
検出するために、70ナノセカンドの重なりが必要である
と仮定すると、このシステムの場合、水平ラインにおい
て70ナノセカンドの６つのサンプルだけ標準からずれる
信号を標準信号として通過させる。これらの信号はフィ
ールドもしくはフレーム信号処理回路の機能を著しく低
下させる。

非標準信号の検出器の他の一例が、“２つの信号の所定
周波数比が生じた時２進信号発生するディジタル回路”
という名称の米国特許第4,454,531号明細書に開示され
ている。この検出器は、色副搬送波周波数に対して周波
数が固定されている標本化クロック信号から水平線周波
数パルスを発生するためのカウンタを使用するものであ
る。単安定マルチバイブレータすなわちワンショット・
マルチバイブレータが、少なくとも２つのクロック周期
巾となるように水平線周波数パルスを引き伸ばす。引き
伸ばされたパルスは第２のカウンタのアップ／ダウン入
力に供給され、入力信号から導かれる水平同期パルスは
第２のカウンタのクロック入力に供給される。第２のカ
ウンタは、引き伸ばされた水平線周波数パルスにより決
まるウインドウ内の水平同期パルス（すなわち、標準信
号）を加算し、このウインドウ内にない水平同期パルス
（すなわち、非標準信号）を引き算する。フィールドの
終りに第２のカウンタにより保持される値が予め定めら
れる闘値以上ならば、そのフィールドを発生した信号は
標準であるものとされ、第３のカウンタに保持される値
が増加される。しかしながら、フィールドの終りに第２
のカウンタにより保持される値がこの闘値以下ならば、
第３のカウンタで保持される値は零にセットされる。第
３のカウンタの値が約1000になると、検出器の出力信号
は標準信号が処理されていることを示すように変化す
る。

この1000フィールドの遅延のため、この検出器をフィー
ルドもしくはフレームメモリと一緒に使うのは望ましく
ない。例えば、２つのカメラ間の変化により、標準信号
における一致が一時的にとれなくなると、この検出器で
はフィールドもしくはフレームメモリ処理が出来なくな
り、表示画像の画質が低下する。NTSC方式の場合、この
1000フィールドの遅延により、フィールドもしくはフレ
ームメモリ信号処理が再び実行される前に低品質の画像
が13秒間表示されることになる。

本発明は、従来の非標準信号検出器よりも複雑でない装
置を使って、予め定められる標準信号によく一致する、
水平線周波数と色副搬送波周波数との比を有するビデオ
信号と、よく一致しない比を有するビデオ信号とを判別
する非標準信号検出器を提供するものである。

本発明の概要本発明の例示的実施例は、カラーバースト信号成分と水
平同期パルス信号成分とを含む複合ビデオ信号源および
前記カラーバースト信号成分の周波数の整数倍に相当す
る周波数を有するクロック信号を発生する手段を含んで
いるビデオ信号処理システムで使用される非標準信号検
出器を提供するものである。この非標準信号検出器は、
クロック信号発生手段に結合され、第１および第２の状
態をとる制御信号に応答して、それぞれ第１および第２
のパルス信号の一方を択一的に発生する分周手段を含ん
でいる。第１のパルス信号は前記水平同期パルス信号の
平均周波数にほぼ等しい周波数を有し、一方第２のパル
ス信号は前記平均周波数とは実質的に異なる周波数を有
し、前記第１および第２のパルス信号のパルス巾は前記
クロック信号の周期の２倍以下である。この非標準検出
器は、前記複合ビデオ信号源に結合され、前記水平同期
パルス信号成分にほぼ同期し、前記カラーバースト信号
成分の周期の1/2以下のパルス巾を有する水平パルス信
号を発生する手段も含んでいる。さらに、この非標準信
号検出器は、前記分周手段および前記水平パルス信号に
結合されており、前記分周手段により発生される信号の
パルスが前記水平パルス信号の約25周期に相当する持続
期間を有する時間期間において前記水平パルス信号のパ
ルスの少なくとも一度重なり合えば、前記第１の状態の
制御信号を発生し、さもなければ前記第２の状態の制御
信号を前記分周手段に対して発生する一致検出手段を含
んでいる。

実施例図において、太い矢印は多ビット並列のディジタル信号
用バスを表わし、細い矢印はアナログ信号もしくは単一
ビットのディジタル信号用結線を表わす。各装置の処理
速度が異なるため、信号路のあるものには補償用の遅延
が必要である。ディジタル回路の設計分野の当業者に
は、そのような遅延がどこで必要であるか容易に分る。

第１図において、通常のカラーテレビジョン受像機のチ
ューナ、中間周波増幅器、ビデオ検波器を含んでいる複
合ビデオ信号源10は、同期分離器16にアナログの複合ビ
デオ信号を供給する。同期分離器16は、通常の方法によ
り、アナログの複合ビデオ信号から水平と垂直の同期パ
ルスおよびバーストゲート・パルスを発生する。水平同
期パルスは水平の位相固定ループ（以下、PLLとい
う。）20に供給される。PLL20は同期分離器16からの水
平同期パルスに位相固定された信号を発生する。複合ビ
デオ信号から抽出される水平同期パルスにおける位相の
ずれに速やかに応答するように、PLL20が比較的広いロ
ックイン範囲を有することが望ましい。適当な水平の位
相固定ループは、アールシーエー（RCA）のCD4046A集積
回路のような通常の構成要素で作ることができる。

PLL20の主な機能は比較的雑音のない水平同期信号を発
生することである。雑音に強いことが重要な設計要件で
ないようなシステムでは、PLL20は除去してもよい。PLL
20からの位相固定された水平線周波数パルスは、アンド
ゲート19、遅延要素21、反転器23を含んでいるパルス形
成回路に供給される。PLL20の出力端子は遅延要素21と
アンドゲート19の第１の入力端子に接続される。遅延要
素21は、出力端子がアンドゲート19のの第２の入力端子
に接続される反転器23に遅延されたパルスを供給する。
アンドゲート19により発生されるパルスは、PLL20から
のパルスとほぼ同じ時間に開始し、遅延要素21により与
えられる遅延にほぼ等しいパルス巾を有する。この実施
例では、アンドゲート19により発生される信号HSが受信
された複合ビデオ信号の水平同期成分に位相固定され、
比較的狭いパルス巾（すなわち、４_SCのクロック信号
の２周期以下。）を有する水平線周波数パルス信号とな
るように、遅延要素21による遅延は140ナノセカンド以
下である。

同期分離器16からの垂直同期パルスは、垂直同期信号VS
を発生する通常の垂直周波数PLL18に供給される。信号V
Sは、同期分離器16により複合ビデオ信号から導かれた
垂直同期パルスに周波数と位相が固定されている。

同期分離器16からのバーストゲート信号BGは、色副搬送
波信号の周波数の４倍の周波数を有し、複合ビデオ信号
のカラー同期バースト成分に位相固定されている標本化
クロック信号を発生するPLL14に供給される。PLL14は、
“位相固定回路”という名称の米国特許第4,291,332号
明細書に開示されているものと同様なディジタル的に制
御される通常のPLLである。PLL14により発生される４
_SCのクロック信号はアナログ・ディジタル変換器（以
下、ADCという。）12に供給され、ADC12により複合ビデ
オ信号を表わすディジタル・サンプルを発生する周波数
を制御する。ADC12により発生されるディジタル・サン
プルはPLL14に供給される。PLL14はバーストゲート信号
BGを使って、これらの複合ビデオ・サンプルから、４
_SCなるクロック信号を位相固定するために使われるカラ
ーバースト・サンプルを抽出する。

水平同期信号HS、垂直同期信号VSおよび４_SCのクロッ
ク信号は非標準信号の検出器22に供給される。

第２図は、非標準信号の検出器22を詳細に示すブロック
図である。第２図において、４_SCのクロック信号はプ
ログラム可能なダウン・カウンタ210の計数入力端子Ｃ
に供給される。10ビットのディジタル値が、ディジタル
値の源212、再トリガー可能なワンショット216および反
転器218によりカウンタ210のプリセット入力ポートＰに
供給される。以下に説明するように、カウンタ210は２
つの値の中の一方から減算されるようにプリセットされ
る。これらの値の中の一方は、ダウン・カウンタ210に
より与えられる水平同期信号の位相を変え、受信された
水平同期パルスの位相に整合させる。もう一方の値は、
２つの信号の整合がとれた時、適用可能な信号標準によ
りセットされた_SCと_H間の比に一致する水平同期信
号を発生するために使われる。

カウンタ210が零になると、論理“高”の出力信号を発
生する。この信号はカウンタ210のプリセットを可能に
する入力端子（PE）に供給される。端子PEに供給される
論理“高”の信号は、次の４_SCのクロック・パルスの
前縁に同期してプリセット入力ポートに供給される値に
カウンタをセットする。プリセットされると、カウンタ
の値が零でなくなるので、カウンタ210は論理“低”の
出力信号を発生する。従って、カウンタ210は、約１水
平線（1H）の時間間隔で約1/（４_SC）巾の出力パルス
を発生する。

カウンタ210からのパルスはアンドゲート214の入力端子
に供給される。アンドゲート19からの水平同期信号HSは
アンドゲート214の第２の入力端子に供給される。アン
ドゲート214は一致検出器である。アンドゲート214はPL
L20からの水平パルスとカウンタ210からのパルスが時間
的に重なり合うと出力パルスを発生する。この一致を表
わす出力パルスは水平の再トリガー可能なワンショット
216のトリガー入力端子Ｔに供給される。ワンショット2
16は、トリガー入力端子に供給される一致パルスを、所
定数の水平線周期巾の出力パルスに変換する。ワンショ
ット216は再トリガー可能であり、一旦トリガーされる
と、順次の各一致パルスは所定数の水平線周期だけワン
ショットの出力パルスを引き伸ばす。

本実施例ではワンショット216により発生される出力パ
ルスは25個の水平線周期巾である。従って、25個の水平
線区間毎に少なくとも一度一致が検出されると、ワンシ
ョット216の出力は論理“高”の状態を保持する。この
信号は標準信号もしくは非標準信号を良く表わすもので
あることが分っている。_SCと_Hとの間の比が標準比
を良く近似する場合およびラインからラインでこの比か
らのずれが最小の時、この信号は論理“高”の状態にな
る。

ワンショット216からの出力信号は反転器218により反転
され、分周器220とセット・リセット型フリップ・フロ
ップ222のリセット入力端子に供給される。フィールド
周波数垂直同期信号を４で分周する分周器220は２フレ
ーム周期で、50％のデューティ・サイクルを有する信号
を発生する。分周器220からの出力信号はフリップ・フ
ロップ222のセット入力端子に供給される。

標準信号が処理されていると、分周器220およびフリッ
プ・フロップ222へのリセット入力信号がいずれも論理
“低”の状態にあり、標準信号の少なくとも２フィール
ドが分周器220により処理された後に、フリップ・フロ
ップ222へのセット入力信号が論理“高”の状態にな
る。従って、フリップ・フロップ222により発生される
信号は、論理“高”状態となる。

しかしながら、非標準信号が検出されると、反転器218
が分周器220およびフリップ・フロップ222のリセット入
力に論理“高”の信号を供給する。この信号は分周器22
0をリセットし、フリップ・フロップ222のセット入力に
供給される信号およびフリップ・フロップ222により発
生される信号を論理“低”の信号に変える。反転器218
からの出力信号が再び論理“低”の状態になり、標準信
号が処理されていることを示すと、フリップ・フロップ
222からの出力信号は１フレーム時間の間論理“低”の
状態を保持する。この遅延により、フレーム処理が再び
実行される前に、フレームメモリ信号処理回路は標準信
号の１フレームを貯えることができる。

先に述べたように、プログラム可能なダウン・カウンタ
210は、２つの値の中の一方から数え下げするためにプ
リセットされる。各値の最上位８ビットはディジタル値
の源212から供給され、最下位２ビットは反転器218とワ
ンショット216から供給される。本実施例において、デ
ィジタル値の源212により与えられる値はE3₁₆（227₁₀）
（添字16と10はそれぞれ16進法と10進法であることを示
す。）である。この８ビットの値に最下位２ビットが結
合されると、ワンショットの出力信号が論理“高”の状
態および論理“低”の状態にそれぞれ対応して38D₁₆（9
09₁₀）と38E₁₆（910₁₀）なるプリセット値が得られる。

カウンタ210が909にプリセットされると、４_SCのクロ
ック信号の910個のパルス毎に１つのパルスがカウンタ
から発生する。カウンタ210は同期したプリセットを有
するから、909個のクロック・パルスではなくて910個の
パルス毎にくり返す。カウンタ210が909個のクロック・
パルスを処理し、909から０まで計数すると、論理
“高”の信号がプリセット・エネーブル入力に供給さ
れ、次のクロック・パルス、910番目のパルスに同期し
てカウンタ210は909にプリセットされる。

カウンタ210が910にプリセットされると、カウンタ210
は911個のクロック・パルス毎にくり返し、カウンタ210
により供給される信号は_Hよりわずかに低い周波数を
有する。このモードでは、カウンタ210により発生され
るパルスは、カウンタ210により発生されるパルスがア
ンドゲート19からの水平同期パルスと一致するまで、水
平同期パルスに対してドリフトする。水平同期パルスお
よびカウンタ210により発生されるパルス間のドリフト
の速度は、カウンタ210により発生される信号の周期が
水平線周期の倍数もしくは分数となるように変えるため
に、２つの計数値間の差を変えたり、計数値の大きさを
変えることにより変えることも考えられる。

先に述べたように、ワンショット216は、抵抗−容量（R
C）回路網で決まるパルス巾時間定数を有する通常の単
安定マルチバイブレータである。

第３図は、RC回路網を必要としないワンショット216の
別の構成例を示す。PLL20からの水平同期パルスは第２
図の破線で示すようにワンショット216に供給される。
これらの水平同期パルスはアンドゲート310の第１の入
力端子に供給される。アンドゲート310の出力信号はカ
ウンタ312の計数入力端子Ｃに供給される。カウンタ312
の出力端子のワンショットの出力信号を発生する反転器
314の入力端子に接続される。この出力信号はアンドゲ
ート310の第２の入力端子に供給される。ディジタルの
ワンショットのトリガー入力端子はカウンタ312のリセ
ット入力端子Ｒである。

カウンタ312の出力信号が論理“高”の状態にあると
（すなわち、カウンタ312が最大値まで計数した
時。）、反転器314の出力は倫理“低”の状態にある。
反転器314からの論理“低”の信号によりアンドゲート3
10の論理積がとれず、水平同期パルスがカウンタ312の
計数入力端子に供給されない。しかしながら、カウンタ
312のリセット端子にパルスが供給されると、カウンタ3
12の出力信号が論理“低”の状態に変わり、反転器314
により論理“高”の信号がアンドゲート310に供給さ
れ、アンドゲート310の論理積がとれ、水平同期パルス
が送られる。カウンタ312は最大値に達するまで水平同
期パルスを計数し、再びアンドゲート310を不作動化す
る。本実施例において、カウンタ312の最大値は25であ
る。

再び第１図を参照すると、非標準信号の検出器22の出力
信号はフレームメモリ信号処理回路24に供給される。処
理回路24は、例えば、くし型フィルタもしくは巡回型雑
音低減フィルタを含んでいる。処理回路24はADC12から
供給されるディジタル化された複合ビデオ・サンプルを
処理する。本実施例において、処理回路24は、分離され
たルミナンス信号Ｙとクロミナンス信号Ｃをルミナンス
／クロミナンス信号処理回路26に供給する。処理回路26
はクロミナンス信号を色差信号に復調する回路および色
差信号をルミナンス信号とを合成して原色信号R.G.Bを
発生する回路を含んでいる。これらの原色信号は表示装
置（図示せず。）を駆動するために使われる。

第4A図は、第１図の処理回路24の機能を実行するために
一例として使用される適応型フレームくし型フィルタの
ブロック図である。複合ビデオ・サンプルが通常のフレ
ームくし型フィルタ410および通常のラインくし型フィ
ルタ412に同時に供給される。フレームくし型フィルタ4
10およびラインくし型フィルタ412からのルミナンス信
号はマルチプレクサ414の別々のデータ入力ポートに供
給される。同様に、フィルタ410および412からのクロミ
ナンス信号はマルチプレクサ416の別々のデータ入力ポ
ートに供給される。非標準信号の検出器22から発生され
る信号はマルチプレクサ414および416の制御入力端子に
供給される。マルチプレクサ414および416の各々は、制
御信号が論理“高”の状態の時にフレームくし型フィル
タからの信号を通過させ、制御信号が論理“低”の状態
の時にラインくし型フィルタからの信号を通過させるよ
うに構成されている。先に説明したように、標準信号の
１フレームが受け取られた後にのみ制御信号は論理
“高”の状態に変わる。このように構成することによ
り、フレームメモリ処理が再び実行される前に、フレー
ムくし型フィルタ410により標準サンプルの１フレーム
が累積される。

第4B図は、第１図に示すシステムの処理回路24の機能を
実行するもう一つの例である巡回型雑音低減フィルタの
ブロック図である。複合ビデオ・サンプルはADC12から
サンプル・スケーラー452に供給される。サンプル・ス
ケーラー452は各サンプルにスケール因子Ｋを掛け、ス
ケール化されたサンプルを加算器454の第１の入力ポー
トに供給する。加算器454は、これらのスケール化され
たサンプルを、サンプル・スケーラー460により（１−
Ｋ）なる因子でスケール化された、フレームメモリ458
からの対応するサンプルに加える。加算器454から発生
されるサンプルはマルチプレクサ450の第１のデータ入
力ポートに供給される。ADC12からの複合ビデオ・サン
プルは遅延要素448を介してマルチプレクサ450の第２の
データ入力端子に供給される。

遅延要素448はサンプル・スケーラー452と加算器454の
処理時間にほぼ等しい補償用遅延を与える。マルチプレ
クサ450に供給される制御信号は非標準信号の検出器22
から発生される出力信号である。検出器22からの信号が
論理“高”の状態にあると、マルチプレクサ450は加算
器454からのサンプルをY/C分離フィルタ462は通常の方
法で複合ビデオ・サンプルからルミナンス成分とクロミ
ナンス成分とを抽出し、ルミナンス信号Ｙとクロミナン
ス信号Ｃをルミナンス／クロミナンス処理回路26に供給
する。

マルチプレクサ450からの複合ビデオ・サンプルはクロ
マ反転器456の入力ポートにも供給される。クロマ反転
器456は複合ビデオ・サンプルのクロミナンス成分を反
転させる。クロマ反転器456により発生される複合ビデ
オ・サンプルはフレームメモリ458に供給される。フレ
ームメモリ458は通常のシフトレジスタ型式のフレーム
メモリである。NTSC信号処理方式の場合、このフレーム
メモリは477,750個のピクセル・メモリ・ロケーション
を有する。

ADC12からのサンプルに対して１フレーム時間遅延され
たサンプルがフレームメモリ458によりサンプル・スケ
ーラー460の入力ポートに供給される。サンプル・スケ
ーラー460は、これらのサンプルに（１−Ｋ）なる因数
を掛ける。これらのスケール化されたサンプルはサンプ
ル・スケーラー452から発生されるサンプルに加えられ
る。フレーム遅延されたサンプルをフレームメモリ458
に供給する前に、クロマ反転器456がフレーム遅延され
たサンプルの位相を反転させるから、スケーラー452よ
び460からのサンプルのクロミナンス信号の位相は同じ
である。

サンプル・スケーラー452および460、加算器454、クロ
マ反転器456、フレームメモリ458は通常の１フレーム巡
回型雑音低減フィルタを構成する。このフィルタに関す
る更に詳細な説明は、1978年３月発行の“SMPTEジャー
ナル”、Vol.87、No3、PP.129−133に掲載された、マク
マン（McMann）氏外による“符号化NTSC信号用ディジタ
ル雑音低減回路”という題目の論文を参照されたい。

本発明に従って例示された実施例は、フレームメモリ処
理回路を含んでいるディジタルのカラーテレビジョン信
号処理システムにおいて示されているが、本発明は、電
荷結合装置（CCD）もしくは遅延線によるフレームメモ
リを使用するアナログのシステム、フィールドメモリを
使用するアナログもしくはディジタルのシステムにおい
て実施することもできる。また、本発明は複合ビデオ信
号を貯えるシステムと同様に、処理済みビデオ信号のフ
レームもしくはフィールドを貯えるシステムで使用する
ことも考えられる。

【図面の簡単な説明】

第１図は、本発明の一実施例が組み込まれるディジタル
のテレビジョン信号処理システムの一部のブロック図で
ある。第２図は、第１図に示す実施例で使われるのに適した回
路構成を示すブロック図である。第３図は、第２図に示す回路構成で使われるディジタル
の再トリガー可能なワンショットのブロック図である。第4A図は、第１図のシステム中の信号処理回路の機能を
実行するのに適した適応型くし型フィルタのブロック図
である。第4B図は、第１図のシステム中の信号処理回路の機能を
実行するのに適した、もう一つの巡回型雑音低減フィル
タのブロック図である。 10…複合ビデオ信号源、20…水平位相固定ループ、22…
非標準信号検出器、24…フレームメモリ信号処理回路、
26…ルミナンス／クロミナンス信号処理回路、210…プ
ログラム可能なダウン・カウンタ、212…ディジタル値
の源、214…アンドゲート、216…再トリガー可能なワン
ショット、220…分周器、222…フリップ・フロップ。

Claims

【特許請求の範囲】

【請求項１】カラーバースト信号成分と水平同期パルス
信号成分と垂直同期パルス信号成分とを含む複合ビデオ
信号源、および前記信号源に結合され、前記カラーバー
スト信号成分の周波数の整数倍に相当する周波数のクロ
ック信号を発生するクロック信号発生手段を含んでいる
ビデオ信号処理システムにおける、非標準信号検出器で
あって、前記クロック信号発生手段に結合されており、前記クロ
ック信号の周期の２倍以下のパルス巾を有する第１およ
び第２のパルス信号であり且つ前記水平同期パルス信号
の平均周波数にほぼ等しい周波数を有する第１のパルス
信号および前記水平同期パルス信号の平均周波数とは異
なる周波数を有する第２のパルス信号の一方を、第１お
よび第２の状態をとる制御信号に応じて択一的に発生す
る分周手段と、前記複合ビデオ信号源に結合されており、前記水平同期
パルス信号成分にほぼ同期し、且つ前記カラーバースト
信号成分の周期の1/2以下のパルス巾を有する水平パル
ス信号を発生する水平パルス信号発生手段と、前記分周手段および前記水平パルス信号発生手段に結合
されており、前記分周手段により発生される信号のパル
スが、前記水平パルス信号の約25周期に相当する持続期
間を有する期間の間に前記水平パルス信号のパルスと少
なくとも一度重なり合う場合は、前記第１の状態の制御
信号を前記分周手段に対して発生し、そうでない場合に
は前記第２の状態の制御信号を前記分周手段に対して発
生する一致検出手段とを含んでいる、前記非標準信号検
出器。
【請求項２】カラーバースト信号成分と水平同期パルス
信号成分と垂直同期パルス信号成分とを含む複合ビデオ
信号源、および前記信号源に結合され、前記カラーバー
スト信号成分の周波数の整数倍に相当する周波数のクロ
ック信号を発生するクロック信号発生手段を含んでいる
ビデオ信号処理システムにおける、非標準信号検出器で
あって、前記クロック信号発生手段に結合されており、前記クロ
ック信号の周期の２倍以下のパルス巾を有する第１およ
び第２のパルス信号であり且つ前記水平同期パルス信号
の平均周波数にほぼ等しい周波数を有する第１のパルス
信号および前記水平同期パルス信号の平均周波数とは異
なる周波数を有する第２のパルス信号の一方を、第１お
よび第２の状態をとる制御信号に応じて択一的に発生す
る分周手段と、前記複合ビデオ信号源に結合されており、前記水平同期
パルス信号成分にほぼ同期し、且つ前記カラーバースト
信号成分の周期の1/2以下のパルス巾を有する水平パル
ス信号を発生する水平パルス信号発生手段と、前記分周手段および前記水平パルス信号発生手段に結合
されており、前記分周手段により発生される信号のパル
スが、前記水平パルス信号の約25周期に相当する持続期
間を有する期間の間に前記水平パルス信号のパルスと少
なくとも一度重なり合う場合は、前記第１の状態の制御
信号を前記分周手段に対して発生し、そうでない場合に
は前記第２の状態の制御信号を前記分周手段に対して発
生する一致検出手段と、前記複合ビデオ信号源および前記一致検出手段に結合さ
れ、表示信号を発生する手段であって、該表示信号は、
前記制御信号が前記第１の状態から前記第２の状態に変
化するのとほぼ同時に、一方の状態から他方の状態に変
化して、非標準信号が処理されていることを示し、該表
示信号は、前記制御信号が前記垂直同期パルス信号の２
周期の間前記第１の状態をとったのち、前記他方の状態
から一方の状態に変化して、標準信号が処理されている
ことを示す、前記表示信号を発生する手段とを含んでい
る、前記非標準信号検出器。
【請求項３】前記表示信号を発生する手段が、前記複合ビデオ信号源に結合されており、前記垂直同期
パルス信号の周波数の1/4の周波数を有し、前記制御信
号の前記第１の状態から前記第２の状態への変化に応じ
てリセット可能なフレーム制御信号を発生するフレーム
制御信号発生手段と、前記フレーム制御信号発生手段に結合されるセット入力
端子と前記一致検出手段に結合されるリセット入力端子
とを有し、前記表示信号を発生するフリップ・フロップ
とを含んでいる特許請求の範囲第２項記載の非標準信号
検出器。