JPS585093A - サンプリングパルス発生回路 - Google Patents

サンプリングパルス発生回路

Info

Publication number
JPS585093A
JPS585093A JP56103044A JP10304481A JPS585093A JP S585093 A JPS585093 A JP S585093A JP 56103044 A JP56103044 A JP 56103044A JP 10304481 A JP10304481 A JP 10304481A JP S585093 A JPS585093 A JP S585093A
Authority
JP
Japan
Prior art keywords
signal
supplied
sampling pulse
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56103044A
Other languages
English (en)
Inventor
Shinzo Shimomura
新蔵 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP56103044A priority Critical patent/JPS585093A/ja
Publication of JPS585093A publication Critical patent/JPS585093A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は供給されたビデオ信号をデジタル化するビデ
オ入力回路等において用いられるサンプリングパルス信
号の周波数および位相のズレを検出するようにしたサン
プリングパルス発生回路に関する。
一般に、第1図(イ)に示すようなビデオ信号をデジタ
ル化(量子化)する場合にあっては、サンプリングパル
ス発生器(回路)を用いて供給され九ビデオ信号の水平
同期信号8凰に同期したサンプリングパルス信号を発生
し、この結果得られ九サンプリングパルス信号に基づい
て供給され九ビデオ信号をデジタル化することが行なわ
れていゐ。
なお、第1図の沖)社第1図のビ)に示した期間T・部
分の詳細を示す図である。しかしながらヒの場合のサン
プリングパルス信号は供給され九ビデオ信号の水平同期
信号9sに対してその周波数およびその位相が確実にそ
ろっていることが必要であるが、このようなサンプリン
グパルス発生器、例えば、第2図に示すようなPLL(
フェイズロックドループ)方式を用い九ナングリングパ
ルス発生回路が発生するサンプリングパルス信号は供給
されたビデオ信号の水平同期信号に対してその周波数お
よびその位相が完全にそろっている場合と、そうでない
場合とがある。そしてこのようにその周波数およびその
位相がずれているサンプリングパルス信号で供給された
ビデオ信号のデジタル化を行うと、そのビデオ信号を量
子化して得られたデータが誤データとなってしまうとい
う不都合がある。特に、コンピュータ端末として使用さ
れているビデオ端末装置の映倫画面を直接;ビーするハ
ードコピープリンタ、例えば、t−マル方式のハードコ
ピープリンタFCToっては、文字出力が多く、その文
字も5x7,7X9ドツトというように少ないドツト数
で文字を形成している丸め、サーマルヘッドの1エレメ
ントに対し、’t”OR’l”1ili上のピットデー
タが確実に一致していないと、プリント結果に乱れを生
じ、印字された文字が不鮮明になってしまうという不都
合がある。そこでこのようなサンプリングパルス信号の
周波数ずれ、位相ずれに起因するビデオ信号のデジタル
化不良を除く方法として、サンプリングパルス発生回路
自体の安定性を向上させ、これらのずれが発生しないよ
うにすることが考えられるが、このようなサンプリング
パルス発生回路を安定させる仁とは実際問題として回路
自体のコメトが増加する等の種々の不都合があり実用的
ではない。
この発明は上記の点に艦み、サンプリングパルス発生回
路が発生するサンプリングパルス信号の周波数および位
相が供給されたビデオ信号の同期信号に対してずれてい
る場合においてこのずれを検出し、この検出結果に基づ
いてその時に得られたデータを誤データと認識してその
誤データを捨てえり、補正したりする等の逃場を行なわ
せる丸めの信号を出力することが4謝るサンプリングパ
ルス発生回路を提供するもので、ビデオ信号の同期信号
に基づいてサンプリングパルス信号の周波数誤差を検出
する周波数誤差検出手段と、前記サンプリングパルス信
号に基づいて得られ良信号の位相と前記同期信号に基づ
いて得られ良信号の位相とを比較判別し、仁の判別結果
に基づいて前記サンプリングパルス信号の位相誤差を検
出する位相検出手段とを設けたことを特徴としている。
以下この発明の一実施例を図11KL九がって説明する
。第3囚は仁の発明によるサンプリングパルス発生回路
の回路構成の一例を示すブロック図であり、第4図は第
3図に示す回路各部の波形を示す波形図である。嬉3図
において、1は供給され九ビデオ信号の水平同期信号(
第4図のピ)参照)と後述する1/Nデバイタ4かも供
給された比較信号(第4図の(ロ)参照)との位相を比
較する位相比較器であり、その第1入力端に供給された
水平同期信号とその第2入力端に供給された比較信号と
の位相を比較した結果得られ良信号をその出力端から出
力してローパスフィルタ20入力端に供給する。胃−ハ
スフィルタ2は供給され良信号の低周波成分を通過させ
るフィルタであり、その入力端に供給された信号から高
周波成分を除去し、この結果得られた信号をその出力端
から出力して電圧制御発振器3の入力端に供給する。電
圧制御発振器3はその入力端に供給された信号に応じて
その発振周波数が変化する発振器であり、位相比較器l
の第1入力端に供給され九゛水平同期信号の位相よりそ
の第2入力端に供給され九比較信号の位相が遅れている
場合において同電圧論御発振器3の発振周波数が上昇し
、ま九逆に進んでいる場合において、その発振周波数が
減少し、ま九これらの位轡が一致している場合において
その発振周波数をその周波数で保持する。そして、この
電圧制御発振器3は発振した結果得られたサンプリング
パルス信号(第4図の(ハ)参照)を図示せぬビデオ入
力回路に供給すると共に4デバイダ40入力端およびア
ンドゲートbの入力端に供給すゐ。
1/Nデバイダ4Fi設定スイツチ6により設定された
値(以下、この値をNとする)K基づいてその入力端に
供給され良信号を分割し、この分割した結果得られた比
較信号をその出力端から出力して位相比較器lの第2入
力端および遅延回路70入力端に供給する。遅延回路?
Fiその入力端に供給された比較信号を予め定められた
所定期間遅延し、仁の結果得られた信号(第4図の(ト
)参照)をその出力端から出力して7リツグ7aツグ(
以下、FTと略称する)8のOK端に供給する。
tた。9は供給され良信号を微分して幅の狭いパルス信
号を得る丸めの微分回路でhす、その入力端に供給され
九水平同期信号を微分し、この結果llられ九幅の狭い
正のパルス信号(このパルス信号は同期信号の立ち上が
りタインングに同期している。第4図の(へ)参照)を
その出力端から出力してFF8のD端およびカウンタ1
0のリセット端に供給する。FF8は水平同期信号とサ
ンプリングパルス信号との位相ずれを検出するためのn
であり、そのOK端に遅延された比較信号を供給され死
時に、そのD端に供給されている信号をラッチし、この
結果得られ良信号をそのQ端から出力して図示せぬ後段
回路に供給する。すなわち。
このFF8は、供給された水平同期信号の位相と発生し
たサンプリングパルス信号の位相とが予め定められ九位
相以上ずれた場合において、その出力端から位相がずれ
ていることを示す′″0”信号を出力して後段回路に供
給する。なお、とのFF8が検出する位相誤差の許容範
囲は微分回路90時定数および遅延回路フの遅延時間を
変えることにより調整することができる。
ま九、アンドゲート5はその第2入力端に水平同期信号
を供給された時に閉状態となり、また逆に、水平同期信
号を供給されていない時に開状態となるゲートであり、
この開状態となり死時においてその第1入力端に供給さ
れているサンプリングパルス信号を散り込み、仁の結果
得られ良信号(サンプリングパルス信号)をその出力端
から出力してカウンタ100入力端に供給する。カウン
タ10はそのリセット端Kl1分囲路9が出力したパル
ス信号を供給された時にそれまでの゛カウント結果をリ
セットすると共にその入力端に供給されたサンプリング
パルス信号の計数を開始し、この結果得られ九カウント
データ(第4図のに)参照)をその出力端から出力して
デジタル比較@11の第2入力端に供給する。デジタル
比較器11はその第2入力端に供給されたカウントデー
タの値とその第1入力端に供給され九データ、すなわち
、設定スイッチ6により設定された設定データ(値N)
とを比較し、カウントデータの値と設定データの値とが
等しくなつ死時にその出力端から一致信号(第4弱の(
ホ)参照)を出力してツリツブフロッグ(以下、FFと
略称する)12のD端子に供給する。FF12はそのO
K端に同期信号を供給された時にそのD端に供給されて
い良信号をラッチし、?−の結果得られ良信号をそのQ
端から出力して後段回路に供給する。すなわち、とのF
F12は電圧制御発振器3の出力したクロックパルス信
号の周波数が予め定められ九所定の周波数である場合に
おいて、その出力端から周波数誤差が零であることを示
す@1”信号を出力するようになっている。
以上の構成において、回路に電源が投入され、位相比較
器1の第1入力端に水平同期信号が供給されると、位相
比較器1はその第1入力端に供給され九水平同期信号の
位相とその第2入力端に供給された比較信号の位相とを
比較し、水平同期信号の位相が比較信号の位相より進ん
でいる場合において、その出力端電圧を上昇させ、壕九
逆K。
遅れている場合において、その出力端電圧を下降さt、
この結果得られ良信号をローパスフィルタ2に供給する
。ローパスフィルタ2は位相比較器1かも供給された信
号の高周波成分を除去し、この結果得られ良信号を電圧
制御発振器3に供給する。電圧制御発振器3はp−パス
フィルタ2かも供給された信号に応じてその発振周波数
を変化させ、この結果得られたサンプリングパルス信号
を1/Nデバイダ4に供給する。体デバイダ4は電圧制
御発振器3から供給されたサンプリングパルス信号の数
が設定スイッチ6により設定され九億NKなる毎に比較
信号を発生して位相比較器1の第2入力端に供給する。
以下、同様にして、位相比較器lの第1入力端に供給さ
れる水平同期信号の位相とこの位相比較@1の第2入力
端に供給される比較信号の位相とが一致するまで上述し
た動作がくり返えされる。これにより、電圧制御発振l
I3の発振周波数が設定スイッチ6により設定され九値
Nと対応した周波数になり、この結果得られた周波数の
サンプリングパルス信号が同電圧制御1IIIl器3の
出力端から出力され後段のビデオ入力回路に供給される
を九上述した動作と並行して、微分回路9はその入力端
に水平同期信号が供給される毎に、供給された水平同期
信号を微分し、?−の結果得られた幅の狭い正のパルス
信号をFFIIのD端に供給すると共にカクンタ1Gの
リセット端に供給し、供給された同期信号に対応したタ
イζフグでカクンタ10のリセットを行う。
また、この動作に伴って遅嬌回路7はその入力端に比較
信号が供給される毎に、供給され九比較信号な遅延し、
この結果得られた遅砥された比較信号をFF8のOK端
に供給する。これにより。
k’ F 8はそのOKjlllK比較信号が供給され
たタイイングでそのDlllに供給されている信号、す
なわち、供給され九同期信号の位相と電圧制御発振器3
が発生したサンプリングパルス信号の位相とがずれてい
る場合において供給されている10”信号、またずれて
いない場合において供給されている@l”信号をラッチ
し、この結果得られた信号をその出力端から出力して後
段回路に供給する。
また上述し九動作と並行して、アンドゲート5はその第
2入力端に供給されていた同期信号がなくなる毎tci
l状態となり、この状態においてその第1入力端に供給
されているサンプリングパルス信号を取り込んですでに
リセットされているカラン゛り1Gに供給する。カクン
タ10はアンドゲート5から供給されたサンプリングパ
ルス信号の数を計数し、この結果得られ九カウントデー
タをその出力端から出力してデジタル比較器11の第2
入力端に供給する。デジタル比較器11はその第2入力
端に供給され九カウントデータの値とその第1入力端に
供給されている設定データの値とを比較し、カウントデ
ータの値と設定データの値とが等しくなった時にその出
力端から一致信号を出力してFF12のD端に供給する
。これにより、FFImはそのOK端に同期信号が供給
されたタイ々ングでそのD?1IIIK供給されている
信号、すなわち、電圧制御発振器3の発振周波数が設定
スイッチ6により定められた所定の周波数でない場合に
かいて供給されている10”信号、を九所定の周波数で
ある場合において供給されている@1”信号をラッチし
、この結果得られ良信号をその出力端から出力して後段
回路に供給する。
ヒのようにして、電圧制御発振器3が出力するサンプリ
ングパルス信号の位相ずれ、周波数ずれの検出が行なわ
れる。
以上説明しえようにこの発明はビデオ信号の同期信号に
基づいてサンプリングパルス信号の周波数誤差を検出す
る周波数誤差検出手段と、前記サンプリングパルス信号
に基づいて得られた信号の位相と前記同期信号に!!づ
いて得られた信号の位相とを比I!判別し、この判別結
果に基づいて前記サンプリングパルス信号の位相誤差を
検出する位相検出手段とを設は九ので、サンプリングパ
ルス発生−路が発生するサンプリングパルス信号の周波
数および位相が供給されたビデオ信号の同期信号に対し
てずれている場合において、仁のずれを検出することが
できると共に、この検出結果に基づいてその時に得られ
たデータを誤データと認識してその誤データを捨てたり
、補正したりする等の処通を行なわせるための信号を出
力する仁とができ、これにより、供給されたビデオ信号
をデジタル化する際に発生するデジタル化不良を完全に
防止することができる。
【図面の簡単な説明】
第1図はビデオ信号の波形を示す波形図、第2図はPL
L方式を用いたサンプリングパルス発生回路の構成を示
すブロック図、第3図はこの発明の回路構成の一例を示
すブロック図、第4図は第3図に示す回路各部の波形を
示す波形図である。 8・・・フリツプフロツプ(位相誤差検出手段)、12
・・・フリツプフロツプ(周波数誤差検出手段)。 出願人神鋼電機株式金社

Claims (1)

  1. 【特許請求の範囲】 PLL方式を用いて供給されたビデオ信号の同期信号に
    同期したサンプリングパルス信号を発生するサンプリン
    グパルス発生回路において、前記同期信号に基づいて前
    記サンプリングパルス信号の周波数誤差を検出する周波
    敷娯差検出手段と。 前記サンプリングパルス信号に基づいて得られ良信号の
    位相と前記同期信号に基づいて得られ良信号の位相とを
    比較判別し、この判別結果に基づいて前記サンプリング
    パルス信号の位相誤差を検出する位相誤差検出手段とを
    具備したことを特徴とするサンプリングパルス発生回路
JP56103044A 1981-07-01 1981-07-01 サンプリングパルス発生回路 Pending JPS585093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56103044A JPS585093A (ja) 1981-07-01 1981-07-01 サンプリングパルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56103044A JPS585093A (ja) 1981-07-01 1981-07-01 サンプリングパルス発生回路

Publications (1)

Publication Number Publication Date
JPS585093A true JPS585093A (ja) 1983-01-12

Family

ID=14343661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56103044A Pending JPS585093A (ja) 1981-07-01 1981-07-01 サンプリングパルス発生回路

Country Status (1)

Country Link
JP (1) JPS585093A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577092A1 (fr) * 1985-02-04 1986-08-08 Rca Corp Appareil de detection de signaux video non standards
JPS63125471U (ja) * 1987-02-09 1988-08-16

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577092A1 (fr) * 1985-02-04 1986-08-08 Rca Corp Appareil de detection de signaux video non standards
JPS63125471U (ja) * 1987-02-09 1988-08-16

Similar Documents

Publication Publication Date Title
US4371974A (en) NRZ Data phase detector
US5592125A (en) Modified bang-bang phase detector with ternary output
EP0140042B1 (en) Digital phase lock loop circuit
TWI328353B (en) Digital lock detector for phase-locked loop
US5271040A (en) Phase detector circuit
GB1565245A (en) Data recovery apparatus
US7015727B2 (en) Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal
EP0798861A1 (en) Phase synchronization system
JPH08111789A (ja) 水平同期信号安定化方法及び装置
US4908841A (en) Data decoding circuit including phase-locked loop timing
JPS585093A (ja) サンプリングパルス発生回路
US20060082402A1 (en) Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
JPS58201469A (ja) フイ−ルド識別装置
JPH06152567A (ja) デジタルデータ処理装置
JP2595570B2 (ja) 非標準信号判別回路
JPH0218636B2 (ja)
JP2573213B2 (ja) 水平同期信号再生回路
JP2669949B2 (ja) 位相同期回路
JP2502742B2 (ja) 水平同期信号検出装置
JP3024726B2 (ja) ハーフキラー回路
JPH0728787Y2 (ja) ビデオデイスク再生装置のタイムベース補正回路
JP3408131B2 (ja) 水平同期信号検出回路
JPS5921184A (ja) デ−タ信号取込用クロツク再生回路
JPS5918894B2 (ja) デジタル位相同期回路