JPH09154040A - 直流再生回路 - Google Patents
直流再生回路Info
- Publication number
- JPH09154040A JPH09154040A JP7312108A JP31210895A JPH09154040A JP H09154040 A JPH09154040 A JP H09154040A JP 7312108 A JP7312108 A JP 7312108A JP 31210895 A JP31210895 A JP 31210895A JP H09154040 A JPH09154040 A JP H09154040A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- level
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【構成】 A/D変換器22においてディジタル変換さ
れたバ−スト信号は、帯域消去フィルタ(BEF)30
に与えられ、色信号成分が除去される。この色信号成分
の除去されたデ−タ(比較信号デ−タ)と、ペデスタル
デ−タ発生回路34からの基準のペデスタルデ−タ(R
EF)とが、比較器36において比較される。両デ−タ
に位相差がある場合のバースト期間中にのみ、比較器3
6からは、ハイレベルまたはロ−レベルの信号がクラン
プ回路20に対して出力される。クランプ回路20のコ
ンデンサは、このハイレベルまたはロ−レベルの信号に
応じて充電または放電され、それによってクランプ回路
20のクランプレベルが変化(固定化)される。 【効果】 簡単な回路構成でA/D変換後のペデスタル
レベルが正確に設定できるので、基準周波数信号に対し
て固定された位相関係にあるクロック信号を発生し得
る。
れたバ−スト信号は、帯域消去フィルタ(BEF)30
に与えられ、色信号成分が除去される。この色信号成分
の除去されたデ−タ(比較信号デ−タ)と、ペデスタル
デ−タ発生回路34からの基準のペデスタルデ−タ(R
EF)とが、比較器36において比較される。両デ−タ
に位相差がある場合のバースト期間中にのみ、比較器3
6からは、ハイレベルまたはロ−レベルの信号がクラン
プ回路20に対して出力される。クランプ回路20のコ
ンデンサは、このハイレベルまたはロ−レベルの信号に
応じて充電または放電され、それによってクランプ回路
20のクランプレベルが変化(固定化)される。 【効果】 簡単な回路構成でA/D変換後のペデスタル
レベルが正確に設定できるので、基準周波数信号に対し
て固定された位相関係にあるクロック信号を発生し得
る。
Description
【0001】
【産業上の利用分野】この発明は直流再生回路に関し、
特にたとえば、VTRやTV受像機等において、A/D
変換する前のアナログカラ−ビデオ信号のペデスタルレ
ベルを最適化する、直流再生回路に関する。
特にたとえば、VTRやTV受像機等において、A/D
変換する前のアナログカラ−ビデオ信号のペデスタルレ
ベルを最適化する、直流再生回路に関する。
【0002】
【従来の技術】複合カラ−ビデオ信号のペデスタルレベ
ルをA/D変換器の前段に設けられた直流再生(クラン
プ)回路で一定値に整え、その出力をA/D変換器でデ
ィジタル変換していた。すなわち、図3を参照して、入
力された複合カラービデオ信号は、折り返しノイズ除去
のためのローパスフィルタ1およびペデスタルクランプ
(直流再生)回路2を通してA/D変換器3に与えら
れ、PLL4で作られた4Fsc(副搬送波の4倍の周
波数)のサンプリングクロックに基づいて、A/D変換
される。
ルをA/D変換器の前段に設けられた直流再生(クラン
プ)回路で一定値に整え、その出力をA/D変換器でデ
ィジタル変換していた。すなわち、図3を参照して、入
力された複合カラービデオ信号は、折り返しノイズ除去
のためのローパスフィルタ1およびペデスタルクランプ
(直流再生)回路2を通してA/D変換器3に与えら
れ、PLL4で作られた4Fsc(副搬送波の4倍の周
波数)のサンプリングクロックに基づいて、A/D変換
される。
【0003】PLL4において、複合カラービデオ信号
はバンドパスフィルタ4aに与えられ、Y/C分離され
る。バンドパスフィルタ4aからの色信号成分(バース
ト信号)は、位相比較器4bに与えられる。複合カラー
ビデオ信号は、また、同期分離回路4cに与えられる。
同期分離回路4cから出力される水平同期信号に基づい
てバーストゲートパルス発生回路4dがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器4bが能動化される。したがって、位相比較器
4bは、バーストゲートパルス期間中、4Fscの発振
周波数の電圧制御発振器(VCO)4eの発振信号を1
/N(たとえば1/4)分周する分周回路4fの出力と
上述のバースト信号との位相を比較する。位相比較器4
bの出力がロ−パスフィルタ4gを介して、電圧制御発
振器4fに与えられる。このようにして、バーストPL
L4が構成される。
はバンドパスフィルタ4aに与えられ、Y/C分離され
る。バンドパスフィルタ4aからの色信号成分(バース
ト信号)は、位相比較器4bに与えられる。複合カラー
ビデオ信号は、また、同期分離回路4cに与えられる。
同期分離回路4cから出力される水平同期信号に基づい
てバーストゲートパルス発生回路4dがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器4bが能動化される。したがって、位相比較器
4bは、バーストゲートパルス期間中、4Fscの発振
周波数の電圧制御発振器(VCO)4eの発振信号を1
/N(たとえば1/4)分周する分周回路4fの出力と
上述のバースト信号との位相を比較する。位相比較器4
bの出力がロ−パスフィルタ4gを介して、電圧制御発
振器4fに与えられる。このようにして、バーストPL
L4が構成される。
【0004】そして、A/D変換器3の出力はディジタ
ル信号プロセサ(DSP)5において、3次元Y/C分
離回路5a等によって処理された後、D/A変換器6a
および6bに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。D/A変換器6aおよび6
bの出力がさらに復調回路(図示せず)に与えられ、ア
ナログ信号処理によって復調される。
ル信号プロセサ(DSP)5において、3次元Y/C分
離回路5a等によって処理された後、D/A変換器6a
および6bに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。D/A変換器6aおよび6
bの出力がさらに復調回路(図示せず)に与えられ、ア
ナログ信号処理によって復調される。
【0005】図3に示す従来技術では、バンドパスフィ
ルタ4aやペデスタルクランプ回路2等の温度ドリフト
等の影響によりA/D変換器3に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図3に示すように、D/A
変換器6bでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
ルタ4aやペデスタルクランプ回路2等の温度ドリフト
等の影響によりA/D変換器3に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図3に示すように、D/A
変換器6bでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
【0006】サンプリングクロックとバースト信号との
間に不確定な位相誤差を生じるという図3従来技術の欠
点は図4の従来技術によって解消することができる。図
4の従来技術では、DSP5に位相比較器7および移相
器8を設け、A/D変換器3によってディジタル信号に
変換されたバースト信号(バーストデータ)と電圧制御
発振器4eからのサンプリングクロックとの位相誤差を
位相比較器7で検出し、その位相誤差に従って電圧制御
発振器4eからのサンプリングクロックの位相を移相器
8によって変化させて3次元Y/C分離回路5aに与え
るようにしている。
間に不確定な位相誤差を生じるという図3従来技術の欠
点は図4の従来技術によって解消することができる。図
4の従来技術では、DSP5に位相比較器7および移相
器8を設け、A/D変換器3によってディジタル信号に
変換されたバースト信号(バーストデータ)と電圧制御
発振器4eからのサンプリングクロックとの位相誤差を
位相比較器7で検出し、その位相誤差に従って電圧制御
発振器4eからのサンプリングクロックの位相を移相器
8によって変化させて3次元Y/C分離回路5aに与え
るようにしている。
【0007】
【発明が解決しようとする課題】しかし、図3および図
4の従来技術においては、A/D変換後のペデスタルデ
−タが予測できず、このペデスタルデ−タを既知のもの
とするためには、更にディジタル直流再生回路を設ける
必要があった。また、ペデスタルクランプ回路2はアナ
ログ直流再生回路であるため、温度依存性,電源電圧依
存性および経時劣化等の理由により、A/D変換器3に
入力されるビデオ信号のペデスタルレベルが変化し、ダ
イナミックレンジをフルに使うことができないといった
欠点があった。
4の従来技術においては、A/D変換後のペデスタルデ
−タが予測できず、このペデスタルデ−タを既知のもの
とするためには、更にディジタル直流再生回路を設ける
必要があった。また、ペデスタルクランプ回路2はアナ
ログ直流再生回路であるため、温度依存性,電源電圧依
存性および経時劣化等の理由により、A/D変換器3に
入力されるビデオ信号のペデスタルレベルが変化し、ダ
イナミックレンジをフルに使うことができないといった
欠点があった。
【0008】それゆえに、この発明の主たる目的は、簡
単な回路構成でA/D変換後のペデスタルレベルを正確
に設定できる、直流再生回路を提供することである。
単な回路構成でA/D変換後のペデスタルレベルを正確
に設定できる、直流再生回路を提供することである。
【0009】
【課題を解決するための手段】この発明は、制御信号に
よってそのクランプレベルが変化され、そのクランプレ
ベルに従って入力ビデオ信号のペデスタルレベルを調整
するクランプ回路、クランプ回路から出力されるテレビ
ジョン信号の少なくとも間欠的な基準周波数信号を可変
周波数発振器からの発振信号に基づいてA/D変換する
A/D変換器、少なくとも比較期間において一定レベル
である比較信号デ−タを発生する比較信号デ−タ発生手
段、基準のペデスタルデ−タを発生するペデスタルデ−
タ発生手段、比較信号デ−タとペデスタルデ−タとを比
較する比較手段、および比較手段の出力に基づいて制御
信号を基準周波数信号期間中にクランプ回路に与える制
御信号発生手段を備える、直流再生回路である。
よってそのクランプレベルが変化され、そのクランプレ
ベルに従って入力ビデオ信号のペデスタルレベルを調整
するクランプ回路、クランプ回路から出力されるテレビ
ジョン信号の少なくとも間欠的な基準周波数信号を可変
周波数発振器からの発振信号に基づいてA/D変換する
A/D変換器、少なくとも比較期間において一定レベル
である比較信号デ−タを発生する比較信号デ−タ発生手
段、基準のペデスタルデ−タを発生するペデスタルデ−
タ発生手段、比較信号デ−タとペデスタルデ−タとを比
較する比較手段、および比較手段の出力に基づいて制御
信号を基準周波数信号期間中にクランプ回路に与える制
御信号発生手段を備える、直流再生回路である。
【0010】
【作用】A/D変換器は、可変周波数発振器の発振信号
でテレビジョン信号の間欠的な基準周波数信号(バ−ス
ト信号)をA/D変換し、バ−ストデ−タを出力する。
このバ−ストデ−タは比較信号デ−タ発生手段に与えら
れ、比較信号デ−タ発生手段からは、色信号成分(バ−
ストデ−タ)を除去した比較信号デ−タが出力される。
そして、比較手段において、この比較信号デ−タとペデ
スタルデ−タ発生手段からの基準のペデスタルデ−タ
(REF)とが比較される。
でテレビジョン信号の間欠的な基準周波数信号(バ−ス
ト信号)をA/D変換し、バ−ストデ−タを出力する。
このバ−ストデ−タは比較信号デ−タ発生手段に与えら
れ、比較信号デ−タ発生手段からは、色信号成分(バ−
ストデ−タ)を除去した比較信号デ−タが出力される。
そして、比較手段において、この比較信号デ−タとペデ
スタルデ−タ発生手段からの基準のペデスタルデ−タ
(REF)とが比較される。
【0011】比較手段は、ペデスタルデ−タ(REF)
と比較信号データとの間に位相誤差を生じた際に、その
位相誤差に応じてたとえばハイレベルまたはロ−レベル
の信号を出力する。この信号は制御電圧発生手段によっ
て、制御信号として、クランプ回路に与えられる。そし
てこの制御信号によってクランプ回路のコンデンサが充
電または放電され、それによりクランプ回路のクランプ
レベルが変化する。よってA/D変換後のペデスタルレ
ベルが固定化できる。
と比較信号データとの間に位相誤差を生じた際に、その
位相誤差に応じてたとえばハイレベルまたはロ−レベル
の信号を出力する。この信号は制御電圧発生手段によっ
て、制御信号として、クランプ回路に与えられる。そし
てこの制御信号によってクランプ回路のコンデンサが充
電または放電され、それによりクランプ回路のクランプ
レベルが変化する。よってA/D変換後のペデスタルレ
ベルが固定化できる。
【0012】
【発明の効果】この発明によれば、簡単な回路構成でA
/D変換後のペデスタルレベルを正確に設定できるの
で、ダイナミックレンジをフルに用いることができる。
また、A/D変換のためのクロック信号を発生させるサ
ンプリングクロック発生回路の大部分をディジタル化で
き、クロック信号の再生位相を厳密に設定できる。
/D変換後のペデスタルレベルを正確に設定できるの
で、ダイナミックレンジをフルに用いることができる。
また、A/D変換のためのクロック信号を発生させるサ
ンプリングクロック発生回路の大部分をディジタル化で
き、クロック信号の再生位相を厳密に設定できる。
【0013】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0014】
【実施例】図1を参照して、この実施例のクロック再生
回路10はPLL12およびDSP14を含む。入力端
子16から入力された複合カラービデオ信号はロ−パス
フィルタ18に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分(ナイキスト周波
数)よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ18はY/C分離回路に相当し、
ロ−パスフィルタ18からは入力映像信号の輝度信号成
分が出力され、クランプ回路20に与えられる。
回路10はPLL12およびDSP14を含む。入力端
子16から入力された複合カラービデオ信号はロ−パス
フィルタ18に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分(ナイキスト周波
数)よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ18はY/C分離回路に相当し、
ロ−パスフィルタ18からは入力映像信号の輝度信号成
分が出力され、クランプ回路20に与えられる。
【0015】クランプ回路20は、ペデスタルレベルで
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。ペデスタルレベ
ルが一定に整えられたビデオ信号(輝度信号)は、A/
D変換器22に与えられ、そこにおいてPLL12に含
まれる電圧制御発振器24からの4FSCの周波数をもつ
サンプリングクロックに従ってディジタル変換される。
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。ペデスタルレベ
ルが一定に整えられたビデオ信号(輝度信号)は、A/
D変換器22に与えられ、そこにおいてPLL12に含
まれる電圧制御発振器24からの4FSCの周波数をもつ
サンプリングクロックに従ってディジタル変換される。
【0016】ディジタル変換されたビデオ信号(ビデオ
デ−タ)は、DSP14に含まれる3次元Y/C分離回
路26に与えられるとともに、同じDSP14内のサン
プル回路28および帯域消去フィルタ(BEF)30に
与えられる。3次元Y/C分離回路26において、ビデ
オデ−タは電圧制御発振器24からのクロック信号(4
FSC=14.3MHz)に従ってY/C分離される。Y
/C分離回路26からの輝度信号(Y)および色信号
(C)は、D/A変換器31aおよび31bに与えら
れ、アナログ変換される。
デ−タ)は、DSP14に含まれる3次元Y/C分離回
路26に与えられるとともに、同じDSP14内のサン
プル回路28および帯域消去フィルタ(BEF)30に
与えられる。3次元Y/C分離回路26において、ビデ
オデ−タは電圧制御発振器24からのクロック信号(4
FSC=14.3MHz)に従ってY/C分離される。Y
/C分離回路26からの輝度信号(Y)および色信号
(C)は、D/A変換器31aおよび31bに与えら
れ、アナログ変換される。
【0017】サンプル回路28に入力されたディジタル
ビデオ信号は、副搬送波周期(FSC)でサンプリングさ
れ、サンプル回路28からは、比較器32に対して、サ
ンプルデータ(SI)が出力される。比較器32におい
て、このサンプルデータ(SI)と、ペデスタルデ−タ
発生回路34から出力される基準のペデスタルデ−タ
(REF)とが比較される。
ビデオ信号は、副搬送波周期(FSC)でサンプリングさ
れ、サンプル回路28からは、比較器32に対して、サ
ンプルデータ(SI)が出力される。比較器32におい
て、このサンプルデータ(SI)と、ペデスタルデ−タ
発生回路34から出力される基準のペデスタルデ−タ
(REF)とが比較される。
【0018】ペデスタルデ−タ(REF)は、ペデスタ
ルデ−タ発生回路34のROMに予め設定された固定
(基準)のデ−タであって、比較器32および36に与
えられる。比較器36には、このペデスタルデ−タ(R
EF)の他に、帯域消去フィルタ(BEF)30からの
輝度信号デ−タが入力され、これら2つのデ−タが比較
される。そして、比較器36からは、輝度信号デ−タと
基準のペデスタルデ−タ(REF)との差分に応答した
信号が出力される。
ルデ−タ発生回路34のROMに予め設定された固定
(基準)のデ−タであって、比較器32および36に与
えられる。比較器36には、このペデスタルデ−タ(R
EF)の他に、帯域消去フィルタ(BEF)30からの
輝度信号デ−タが入力され、これら2つのデ−タが比較
される。そして、比較器36からは、輝度信号デ−タと
基準のペデスタルデ−タ(REF)との差分に応答した
信号が出力される。
【0019】比較器36からの信号は帰還回路38に与
えられ、バ−スト期間に限り、比較器36からの出力が
クランプ回路20に与えられる。つまり、帰還回路38
は、バ−ストゲ−トパルス発生回路46からのバ−スト
ゲ−トパルス(BGP)と比較器36からの信号の反転
を入力とするANDゲ−ト40aと、ANDゲ−ト40
aの出力で3状態が切り換えられる3状態スイッチ42
aを含み、輝度信号デ−タと基準のペデスタルデ−タ
(REF)との間に差が生じたときのバ−スト期間に限
り、3状態スイッチ42aは導通状態となる。そして、
比較器36からの出力信号がクランプ回路20に負帰還
される。
えられ、バ−スト期間に限り、比較器36からの出力が
クランプ回路20に与えられる。つまり、帰還回路38
は、バ−ストゲ−トパルス発生回路46からのバ−スト
ゲ−トパルス(BGP)と比較器36からの信号の反転
を入力とするANDゲ−ト40aと、ANDゲ−ト40
aの出力で3状態が切り換えられる3状態スイッチ42
aを含み、輝度信号デ−タと基準のペデスタルデ−タ
(REF)との間に差が生じたときのバ−スト期間に限
り、3状態スイッチ42aは導通状態となる。そして、
比較器36からの出力信号がクランプ回路20に負帰還
される。
【0020】より詳しく説明すると、比較器36におい
て、帯域消去フィルタ30からの輝度信号デ−タとペデ
スタルデ−タ(REF)が比較され、両デ−タ間に差
(電圧差)を生じた場合には、比較器36はその差分に
応答した、たとえばハイレベルまたはロ−レベルの信号
を出力する。この信号は3状態スイッチ42aを介し
て、クランプ回路20に与えられる。この信号によっ
て、クランプ回路20のコンデンサは充電または放電さ
れる。すなわち、クランプ回路20は、図1に示すよう
に、コンデンサを含み、このような負帰還によりクラン
プ回路20のクランプレベルが変化する。したがって、
A/D変換後のビデオデ−タのペデスタルデ−タは、基
準のペデスタルデ−タ(REF)に固定化される。この
ように、ディジタル変換後のペデスタルレベルを正確に
設定できるため、クロック発生回路の大部分をディジタ
ル化でき、サンプリングクロックの再生位相が厳密に設
定できる。
て、帯域消去フィルタ30からの輝度信号デ−タとペデ
スタルデ−タ(REF)が比較され、両デ−タ間に差
(電圧差)を生じた場合には、比較器36はその差分に
応答した、たとえばハイレベルまたはロ−レベルの信号
を出力する。この信号は3状態スイッチ42aを介し
て、クランプ回路20に与えられる。この信号によっ
て、クランプ回路20のコンデンサは充電または放電さ
れる。すなわち、クランプ回路20は、図1に示すよう
に、コンデンサを含み、このような負帰還によりクラン
プ回路20のクランプレベルが変化する。したがって、
A/D変換後のビデオデ−タのペデスタルデ−タは、基
準のペデスタルデ−タ(REF)に固定化される。この
ように、ディジタル変換後のペデスタルレベルを正確に
設定できるため、クロック発生回路の大部分をディジタ
ル化でき、サンプリングクロックの再生位相が厳密に設
定できる。
【0021】また、帯域消去フィルタ30で処理された
輝度信号デ−タは、同期分離回路44に与えられる。同
期分離回路44からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路46がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路46
は、水平同期信号からの時間をカウントするカウンタ
(図示せず)と、このカウンタからの出力をデコ−ドす
るデコ−ダ(図示せず)とを含む。
輝度信号デ−タは、同期分離回路44に与えられる。同
期分離回路44からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路46がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路46
は、水平同期信号からの時間をカウントするカウンタ
(図示せず)と、このカウンタからの出力をデコ−ドす
るデコ−ダ(図示せず)とを含む。
【0022】バーストゲートパルス発生回路46から出
力されるバーストゲートパルス(BGP)は、上述した
ように帰還回路38に与えられるとともに、制御信号発
生回路39に与えられる。これにより比較器32からの
出力がバ−スト期間にのみPLL12に与えられる。つ
まり、制御信号発生回路39は、帰還回路38と同様の
回路構成であって、比較器32からの出力信号の反転と
バーストゲートパルス発生回路46からのバーストゲー
トパルスとを入力とするANDゲート40bと、3状態
スイッチ42bとを含む。サンプル回路28からのサン
プルデータ(SI)と、ペデスタルデ−タ発生回路34
からのペデスタルデ−タ(REF)との間に差(位相
差)があるときのバースト期間中に限り、3状態スイッ
チ42bが導通状態となる。そのとき、比較器32から
の出力信号が、3状態スイッチ42bを介して、ローパ
スフィルタ48に与えられる。
力されるバーストゲートパルス(BGP)は、上述した
ように帰還回路38に与えられるとともに、制御信号発
生回路39に与えられる。これにより比較器32からの
出力がバ−スト期間にのみPLL12に与えられる。つ
まり、制御信号発生回路39は、帰還回路38と同様の
回路構成であって、比較器32からの出力信号の反転と
バーストゲートパルス発生回路46からのバーストゲー
トパルスとを入力とするANDゲート40bと、3状態
スイッチ42bとを含む。サンプル回路28からのサン
プルデータ(SI)と、ペデスタルデ−タ発生回路34
からのペデスタルデ−タ(REF)との間に差(位相
差)があるときのバースト期間中に限り、3状態スイッ
チ42bが導通状態となる。そのとき、比較器32から
の出力信号が、3状態スイッチ42bを介して、ローパ
スフィルタ48に与えられる。
【0023】ローパスフィルタ48は、コンデンサ(図
示せず)を含み、比較器32からの両信号デ−タ(S
I,REF)間の位相誤差に応じた電圧を出力し、電圧
制御発振器24に与える。より詳しく説明すると、図2
(A)は入力バ−スト信号を示す。そして、比較器32
において、図2(D)に示すペデスタルデ−タ発生回路
34からのペデスタルデ−タ(REF)と、サンプル回
路28からのサンプルデ−タ(SI)とが比較される。
そして、基準のペデスタルデ−タ(REF)が、図2
(B)に示すように、サンプルデ−タ(SI)よりも大
きいとき(SI−REF=−ΔE)、つまりサンプルデ
−タ(SI)に対してペデスタルデ−タ(REF)が進
相している場合には、比較器32からは、3状態スイッ
チ42bに対して、たとえばハイレベルの信号(H)が
出力される。
示せず)を含み、比較器32からの両信号デ−タ(S
I,REF)間の位相誤差に応じた電圧を出力し、電圧
制御発振器24に与える。より詳しく説明すると、図2
(A)は入力バ−スト信号を示す。そして、比較器32
において、図2(D)に示すペデスタルデ−タ発生回路
34からのペデスタルデ−タ(REF)と、サンプル回
路28からのサンプルデ−タ(SI)とが比較される。
そして、基準のペデスタルデ−タ(REF)が、図2
(B)に示すように、サンプルデ−タ(SI)よりも大
きいとき(SI−REF=−ΔE)、つまりサンプルデ
−タ(SI)に対してペデスタルデ−タ(REF)が進
相している場合には、比較器32からは、3状態スイッ
チ42bに対して、たとえばハイレベルの信号(H)が
出力される。
【0024】このとき、比較器32からは、また、AN
Dゲ−ト40bに対して、たとえばロ−レベルの切換信
号(L′)が出力される。この切換信号(L′)は、比
較器32に入力された両デ−タ(SIおよびREF)間
に位相誤差がある場合(SI≠REF)に出力される。
この切換信号(L′)とバ−ストゲ−トパルス発生回路
46からのバ−ストゲ−トパルス(BGP)とによっ
て、3状態スイッチ42bは導通状態となり、比較器3
2からのハイレベルの信号(H)がロ−パスフィルタ4
8に与えられる。この信号(H)によって、ローパスフ
ィルタ48のコンデンサ(図示せず)は充電される。し
たがって、ローパスフィルタ48からは、電圧制御発振
器24の発振周波数を小さくする制御信号が出力され
る。
Dゲ−ト40bに対して、たとえばロ−レベルの切換信
号(L′)が出力される。この切換信号(L′)は、比
較器32に入力された両デ−タ(SIおよびREF)間
に位相誤差がある場合(SI≠REF)に出力される。
この切換信号(L′)とバ−ストゲ−トパルス発生回路
46からのバ−ストゲ−トパルス(BGP)とによっ
て、3状態スイッチ42bは導通状態となり、比較器3
2からのハイレベルの信号(H)がロ−パスフィルタ4
8に与えられる。この信号(H)によって、ローパスフ
ィルタ48のコンデンサ(図示せず)は充電される。し
たがって、ローパスフィルタ48からは、電圧制御発振
器24の発振周波数を小さくする制御信号が出力され
る。
【0025】一方、図2(C)に示すように、基準のペ
デスタルデ−タ(REF)がサンプルデ−タ(SI)よ
り小さい(遅相している)場合(SI−REF=ΔE)
には、比較器32からはたとえばロ−レベルの信号
(L)が出力される。先に述べたように、制御信号発生
回路39は、比較器32に入力される両信号(SIおよ
びREF)に位相差がある(SI≠REF)場合のバー
スト期間中に導通状態となり、比較器32からのロ−レ
ベルの信号(L)がロ−パスフィルタ48に与えられ、
ロ−パスフィルタ48のコンデンサが放電される。した
がって、ロ−パスフィルタ48からは、電圧制御発振器
24の発振周波数を大きくする制御信号が出力される。
デスタルデ−タ(REF)がサンプルデ−タ(SI)よ
り小さい(遅相している)場合(SI−REF=ΔE)
には、比較器32からはたとえばロ−レベルの信号
(L)が出力される。先に述べたように、制御信号発生
回路39は、比較器32に入力される両信号(SIおよ
びREF)に位相差がある(SI≠REF)場合のバー
スト期間中に導通状態となり、比較器32からのロ−レ
ベルの信号(L)がロ−パスフィルタ48に与えられ、
ロ−パスフィルタ48のコンデンサが放電される。した
がって、ロ−パスフィルタ48からは、電圧制御発振器
24の発振周波数を大きくする制御信号が出力される。
【0026】ロ−パスフィルタ48から出力される制御
信号によって、電圧制御発振器24からは、位相誤差デ
−タに応じて発振周波数が変化したクロック信号が出力
される。つまり、ロ−パスフィルタ48によって、両信
号(SIおよびREF)間に生じた位相誤差デ−タが平
均化される。したがって、電圧制御発振器24からは、
基準周波数信号(入力バ−スト信号)に対して常に固定
された位相関係にあるクロック信号が、A/D変換器2
2に対して出力される。
信号によって、電圧制御発振器24からは、位相誤差デ
−タに応じて発振周波数が変化したクロック信号が出力
される。つまり、ロ−パスフィルタ48によって、両信
号(SIおよびREF)間に生じた位相誤差デ−タが平
均化される。したがって、電圧制御発振器24からは、
基準周波数信号(入力バ−スト信号)に対して常に固定
された位相関係にあるクロック信号が、A/D変換器2
2に対して出力される。
【0027】上述の実施例によれば,クロック再生回路
を構成するコンポ−ネントの大部分をディジタル信号処
理回路で実施できるので、これらのディジタル信号処理
回路を1つのDSP14内に組み込んで1チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ(BEF)
30に限らず、ローパスフィルタ(LPF)を用いても
よい。
を構成するコンポ−ネントの大部分をディジタル信号処
理回路で実施できるので、これらのディジタル信号処理
回路を1つのDSP14内に組み込んで1チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ(BEF)
30に限らず、ローパスフィルタ(LPF)を用いても
よい。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図である。
【図2】図1実施例の比較器における位相比較を示す波
形図である。
形図である。
【図3】従来技術を示すブロック図である。
【図4】従来技術を示すブロック図である。
10 …クロック再生回路 12 …PLL 14 …DSP 20 …クランプ回路 22 …A/D変換器 24 …電圧制御発振器 28 …サンプル回路 30 …帯域消去フィルタ(BEF) 32,36 …比較器 38 …帰還回路 39 …制御信号発生回路 48 …ローパスフィルタ
Claims (4)
- 【請求項1】制御信号によってそのクランプレベルが変
化され、そのクランプレベルに従って入力ビデオ信号の
ペデスタルレベルを調整するクランプ回路、 前記クランプ回路から出力されるテレビジョン信号の少
なくとも間欠的な基準周波数信号を可変周波数発振器か
らの発振信号に基づいてA/D変換するA/D変換器、 少なくとも比較期間において一定レベルである比較信号
デ−タを発生する比較信号デ−タ発生手段、 基準のペデスタルデ−タを発生するペデスタルデ−タ発
生手段、 前記比較信号デ−タと前記ペデスタルデ−タとを比較す
る比較手段、および前記比較手段の出力に基づいて前記
制御信号を前記基準周波数信号期間中に前記クランプ回
路に与える制御信号発生手段を備える、直流再生回路。 - 【請求項2】前記比較信号デ−タ発生手段は前記A/D
変換器の出力から色信号成分を除去するフィルタを含
む、請求項1記載の直流再生回路。 - 【請求項3】前記基準周波数は前記テレビジョン信号の
副搬送波周波数である、請求項1または2記載の直流再
生回路。 - 【請求項4】前記制御信号発生手段は、前記比較手段の
出力と前記クランプ回路との間に介挿される3状態スイ
ッチと、前記基準周波数信号の期間中前記比較手段の出
力に応じて前記3状態スイッチを制御するスイッチ制御
手段とを含む、請求項1ないし3のいずれかに記載の直
流再生回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7312108A JPH09154040A (ja) | 1995-11-30 | 1995-11-30 | 直流再生回路 |
EP96119124A EP0777391B1 (en) | 1995-11-30 | 1996-11-28 | Apparatus with A/D converter for processing television signal |
DE69621313T DE69621313T2 (de) | 1995-11-30 | 1996-11-28 | Fernsehsignalverarbeitungsvorrichtung mit A/D-Wandler |
KR1019960059394A KR100430742B1 (ko) | 1995-11-30 | 1996-11-29 | 텔레비전신호를처리하는a/d변환기를갖는장치 |
US08/757,598 US6201578B1 (en) | 1995-11-30 | 1996-11-29 | Apparatus with A/D converter for processing television signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7312108A JPH09154040A (ja) | 1995-11-30 | 1995-11-30 | 直流再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09154040A true JPH09154040A (ja) | 1997-06-10 |
Family
ID=18025343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7312108A Pending JPH09154040A (ja) | 1995-11-30 | 1995-11-30 | 直流再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09154040A (ja) |
-
1995
- 1995-11-30 JP JP7312108A patent/JPH09154040A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
KR930011590B1 (ko) | Pll 회로 | |
JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
JPH08237518A (ja) | 適応型同期信号分離器 | |
JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
KR940013256A (ko) | 영상처리 장치 있어서 화질 열화방지 및 회로 | |
JP2001095005A (ja) | クロック発生回路 | |
EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
JP2001095005A5 (ja) | ||
JP3249363B2 (ja) | クロック再生回路 | |
JPH09154040A (ja) | 直流再生回路 | |
JP3249362B2 (ja) | クロック再生回路 | |
JP3249364B2 (ja) | クロック再生回路 | |
JPH09154041A (ja) | 直流再生回路 | |
JP3249365B2 (ja) | サンプリングクロック再生回路 | |
EP0906701A1 (en) | Color decoding | |
JP3026695B2 (ja) | クロックパルス発生装置 | |
JP2001094821A (ja) | サンプリングクロック生成回路 | |
JP3378733B2 (ja) | 直流再生回路 | |
JP3253482B2 (ja) | 色信号復調回路 | |
JP3263596B2 (ja) | 色信号復調回路 | |
JP3244398B2 (ja) | Pal方式の色信号復調回路 | |
WO1994030020A1 (en) | Digital subcarrier regeneration apparatus for use in video signal processing | |
JP3186547B2 (ja) | サンプリング装置 | |
JPH01175480A (ja) | ディジタルテレビジョン受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011127 |