JP2503619B2 - フエ―ズロツクル―プ装置 - Google Patents
フエ―ズロツクル―プ装置Info
- Publication number
- JP2503619B2 JP2503619B2 JP1005924A JP592489A JP2503619B2 JP 2503619 B2 JP2503619 B2 JP 2503619B2 JP 1005924 A JP1005924 A JP 1005924A JP 592489 A JP592489 A JP 592489A JP 2503619 B2 JP2503619 B2 JP 2503619B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- phase
- burst
- subcarrier
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、量子化されたビデオ信号のカラーバースト
に同期したサブキヤリアの整数倍のクロツク信号を得る
ためのフエーズロツクループ装置に関するものである。
に同期したサブキヤリアの整数倍のクロツク信号を得る
ためのフエーズロツクループ装置に関するものである。
従来、この種のフエーズロツクループ装置としては第
２図に示すようなものがある。すなわち、入力端子101
より入力したビデオ信号121をバツフアアンプ102に通し
て低インピーダンスのビデオ信号122とし、このビデオ
信号122をバンドパスフイルタ103に通してクロマ信号12
3とし、さらに、コンパレータ104においてパルス化して
クロマパルス124を得る。次いで、このクロマパルス124
よりカラーバーストの位相の安定した中央部の任意の１
サイクルをゲート回路105によつて抜き取りスタートパ
ルス125を得る。そして、このスタートパルス125のエツ
ヂとサブキヤリアのＮ（N:正の整数）倍の周波数（以下
Nfsc）を発振させる発振器108の出力であるクロツクパ
ルス126をカウンタ109において1/Nに分周して得た再生
サブキヤリア127のエツジを位相比較器106において位相
比較して、その出力となるエラー信号128をループフイ
ルタ107を通して、前記発振器108にフイードバツクして
クロツクパルス126の周波数を制御してカラーバースト
に同期させるものである。
２図に示すようなものがある。すなわち、入力端子101
より入力したビデオ信号121をバツフアアンプ102に通し
て低インピーダンスのビデオ信号122とし、このビデオ
信号122をバンドパスフイルタ103に通してクロマ信号12
3とし、さらに、コンパレータ104においてパルス化して
クロマパルス124を得る。次いで、このクロマパルス124
よりカラーバーストの位相の安定した中央部の任意の１
サイクルをゲート回路105によつて抜き取りスタートパ
ルス125を得る。そして、このスタートパルス125のエツ
ヂとサブキヤリアのＮ（N:正の整数）倍の周波数（以下
Nfsc）を発振させる発振器108の出力であるクロツクパ
ルス126をカウンタ109において1/Nに分周して得た再生
サブキヤリア127のエツジを位相比較器106において位相
比較して、その出力となるエラー信号128をループフイ
ルタ107を通して、前記発振器108にフイードバツクして
クロツクパルス126の周波数を制御してカラーバースト
に同期させるものである。
この時、バツフアアンプ102を通して得られた低イン
ピーダンスのビデオ信号122はA/Dコンバータ110とバン
ドパスフイルタ103と同期分離回路112とに入力される
が、同期分離回路112において同期信号129を得て、これ
よりパルス発生回路113において遅延したバーストフラ
グパルス130を発生させ、このバーストフラグパルス130
によりゲート回路105で、カラーバーストの中央部付近
でカラーバーストの１サイクルを抜き取る。
ピーダンスのビデオ信号122はA/Dコンバータ110とバン
ドパスフイルタ103と同期分離回路112とに入力される
が、同期分離回路112において同期信号129を得て、これ
よりパルス発生回路113において遅延したバーストフラ
グパルス130を発生させ、このバーストフラグパルス130
によりゲート回路105で、カラーバーストの中央部付近
でカラーバーストの１サイクルを抜き取る。
また、A/Dコンバータ110ではクロツクパルス126によ
り低インピーダンスのビデオ信号122の量子化を行な
い、この出力をラツチ回路111でクロツクパルス126によ
りラツチしてPCMビデオ信号131とする。クロツクパルス
126はビデオ信号122より分離したカラーバーストと位相
ロツクしているので、ビデオ信号122を量子化したPCMビ
デオ信号131中のカラーバーストにも位置ロツクしてい
る。なお、第２図中114,115は各々の出力端子である。
り低インピーダンスのビデオ信号122の量子化を行な
い、この出力をラツチ回路111でクロツクパルス126によ
りラツチしてPCMビデオ信号131とする。クロツクパルス
126はビデオ信号122より分離したカラーバーストと位相
ロツクしているので、ビデオ信号122を量子化したPCMビ
デオ信号131中のカラーバーストにも位置ロツクしてい
る。なお、第２図中114,115は各々の出力端子である。
しかしながら、上述した従来のフエーズロツクループ
装置においては、バンドパスフイルタ103は一般的に遅
延時間がドリフトする。またコンパレータ104ではクロ
マ信号123とコンパレータ104の基準電圧がオフセツト電
圧やバイアス電流の温度ドリフトによつて差異を生じ、
これがパルス化後のクロマパルス124の位相変化とな
り、ループ以前のスタートパルス125が既に位相変化を
持つことになり不都合である。また、位相の急変に対し
てはループ特性に依存するため、追従性にも限度がある
という問題がある。
装置においては、バンドパスフイルタ103は一般的に遅
延時間がドリフトする。またコンパレータ104ではクロ
マ信号123とコンパレータ104の基準電圧がオフセツト電
圧やバイアス電流の温度ドリフトによつて差異を生じ、
これがパルス化後のクロマパルス124の位相変化とな
り、ループ以前のスタートパルス125が既に位相変化を
持つことになり不都合である。また、位相の急変に対し
てはループ特性に依存するため、追従性にも限度がある
という問題がある。
このような問題点を解決するため、本発明のフエーズ
ロツクループ装置は、入力されるビデオ信号を量子化し
PCMビデオ信号を得る手段と、入力ビデオ信号から同期
信号を分離しバーストフラグを得る手段と、入力ビデオ
信号中のカラーバーストに同期したクロツクパルスを発
生する手段と、該クロツクパルスをカウントダウンして
サブキヤリアを作る手段と、該サブキヤリアを遅延して
遅延サブキヤリアを得る遅延手段と、入力ビデオ信号中
のカラーバーストと遅延サブキヤリアとの位相差を検出
する位相比較手段と、この位相差を前記クロツクパルス
を発生する手段へフイードバツクする手段と、前記位相
差と固定値を前記バーストフラグにより切り替えてバー
スト期間中は固定値によつて前記遅延手段を制御し、こ
れ以外の期間は位相差によつて前記遅延手段を制御する
手段を有するものである。
ロツクループ装置は、入力されるビデオ信号を量子化し
PCMビデオ信号を得る手段と、入力ビデオ信号から同期
信号を分離しバーストフラグを得る手段と、入力ビデオ
信号中のカラーバーストに同期したクロツクパルスを発
生する手段と、該クロツクパルスをカウントダウンして
サブキヤリアを作る手段と、該サブキヤリアを遅延して
遅延サブキヤリアを得る遅延手段と、入力ビデオ信号中
のカラーバーストと遅延サブキヤリアとの位相差を検出
する位相比較手段と、この位相差を前記クロツクパルス
を発生する手段へフイードバツクする手段と、前記位相
差と固定値を前記バーストフラグにより切り替えてバー
スト期間中は固定値によつて前記遅延手段を制御し、こ
れ以外の期間は位相差によつて前記遅延手段を制御する
手段を有するものである。
本発明においては、PCMビデオ信号中のカラーバース
トとクロツクパルスの位相差を直接検出し、その検出結
果に基いてクロツクパルスを発生する発振手段をフイー
ドバツク制御するとともに、位相引戻しを行なうことに
より、入力ビデオ信号の位相急変にも瞬時に追従するこ
とが可能になる。
トとクロツクパルスの位相差を直接検出し、その検出結
果に基いてクロツクパルスを発生する発振手段をフイー
ドバツク制御するとともに、位相引戻しを行なうことに
より、入力ビデオ信号の位相急変にも瞬時に追従するこ
とが可能になる。
以下、本発明の一実施例を第１図に基づいて説明す
る。ここで、クロツクパルスの周波数は説明の簡便を期
すためサブキヤリア周波数の４倍とする。
る。ここで、クロツクパルスの周波数は説明の簡便を期
すためサブキヤリア周波数の４倍とする。
第１図において、入力端子１より入力されたビデオ信
号51は、バツフアアンプ２でインピーダンス変換されて
低インピーダンスのビデオ信号となる。そして、低イン
ピーダンスのビデオ信号はクランプ回路３と同期分離回
路５へ供給される。この同期分離回路５ではそのビデオ
信号中の同期信号を抽出してからバーストフラグ発生回
路６へ送り、バーストフラグ52へ得ている。このバース
トフラグ52はクランプ回路３と第２のラツチ回路12およ
びデータセレクタ18へ供給され、クランプ回路３では低
インピーダンスのビデオ信号のペデスタル部を固定した
後にA/Dコンバータ４へ送り、ここでPCMビデオ信号53を
得る。この時、A/Dコンバータ４で用いられる変換パル
スは、クリスタル発振器14の出力に可変遅延回路15を通
して位相変調した変調クロツクパルス54であり、その変
調範囲は１クロツク周期である。この変調クロツクパル
ス54はカウンタ16で1/4に分周されてから可変長シフト
レジスタ17を通り変調サブキヤリア55となり、４相展開
回路7,第２のラツチ回路12,出力端子21へ供給される。
また、PCMビデオ信号53中のカラーバーストと変調サブ
キヤリア55との位相比較は論理的に処理されており、ま
ず４相展開回路７にて90゜ずつ位相のシフトした信号を
得ており、それらのデータは、ペデスタル電位をB,カラ
ーバーストの波高値をAm,サンプリング位相のずれをθ
とすれば、それぞれ となる。そして、第１の減算回路８と第２の減算回路９
は、上記データを交互に減算しているため、位相演算RO
M10の入力は2Amsinθと2Amcosθとなり、あらかじめア
ークタンジエントのテーブルを焼き込んでおけば、この
位相演算ROM10の出力はθとなる。このとき、θの検出
はカラーバーストが存在する位置に限定しなければなら
ないので、第２のラツチ回路12で変調サブキヤリア55に
てバーストフラグ52を同期化したパルスにより、第１の
ラツチ回路11でホールドし位相誤差信号56を得ている。
この位相誤差信号56はD/Aコンバータ13でアナログ信号
に戻されてから、クリスタル発振器14へフイードバツク
され、かつデータセレクタ18を通してアラーバーストが
無い部分では可変長シフトレジスタ17と可変遅延回路15
を制御する。
号51は、バツフアアンプ２でインピーダンス変換されて
低インピーダンスのビデオ信号となる。そして、低イン
ピーダンスのビデオ信号はクランプ回路３と同期分離回
路５へ供給される。この同期分離回路５ではそのビデオ
信号中の同期信号を抽出してからバーストフラグ発生回
路６へ送り、バーストフラグ52へ得ている。このバース
トフラグ52はクランプ回路３と第２のラツチ回路12およ
びデータセレクタ18へ供給され、クランプ回路３では低
インピーダンスのビデオ信号のペデスタル部を固定した
後にA/Dコンバータ４へ送り、ここでPCMビデオ信号53を
得る。この時、A/Dコンバータ４で用いられる変換パル
スは、クリスタル発振器14の出力に可変遅延回路15を通
して位相変調した変調クロツクパルス54であり、その変
調範囲は１クロツク周期である。この変調クロツクパル
ス54はカウンタ16で1/4に分周されてから可変長シフト
レジスタ17を通り変調サブキヤリア55となり、４相展開
回路7,第２のラツチ回路12,出力端子21へ供給される。
また、PCMビデオ信号53中のカラーバーストと変調サブ
キヤリア55との位相比較は論理的に処理されており、ま
ず４相展開回路７にて90゜ずつ位相のシフトした信号を
得ており、それらのデータは、ペデスタル電位をB,カラ
ーバーストの波高値をAm,サンプリング位相のずれをθ
とすれば、それぞれ となる。そして、第１の減算回路８と第２の減算回路９
は、上記データを交互に減算しているため、位相演算RO
M10の入力は2Amsinθと2Amcosθとなり、あらかじめア
ークタンジエントのテーブルを焼き込んでおけば、この
位相演算ROM10の出力はθとなる。このとき、θの検出
はカラーバーストが存在する位置に限定しなければなら
ないので、第２のラツチ回路12で変調サブキヤリア55に
てバーストフラグ52を同期化したパルスにより、第１の
ラツチ回路11でホールドし位相誤差信号56を得ている。
この位相誤差信号56はD/Aコンバータ13でアナログ信号
に戻されてから、クリスタル発振器14へフイードバツク
され、かつデータセレクタ18を通してアラーバーストが
無い部分では可変長シフトレジスタ17と可変遅延回路15
を制御する。
したがつて、入力ビデオ信号51の位相が急変したとき
には直後のカラーバーストで位相誤差検出が行なわれ、
可変長シフトレジスタ17ではクロツク単位、可変遅延回
路15では１クロツク周期以内の位相引戻しが動作するた
め、カラーバーストと変調サブキヤリア55は瞬時にクロ
ツクし、定常状態ではクリスタル発振器14への制御が重
きを成し、位相引戻しはほぼ固定値となる。なお、デー
タセレクタ18は入力される位相誤差56,固定値57の信号
をバーストフラグ52により切り替えるものであり、同図
中19,20は各々の出力端子である。
には直後のカラーバーストで位相誤差検出が行なわれ、
可変長シフトレジスタ17ではクロツク単位、可変遅延回
路15では１クロツク周期以内の位相引戻しが動作するた
め、カラーバーストと変調サブキヤリア55は瞬時にクロ
ツクし、定常状態ではクリスタル発振器14への制御が重
きを成し、位相引戻しはほぼ固定値となる。なお、デー
タセレクタ18は入力される位相誤差56,固定値57の信号
をバーストフラグ52により切り替えるものであり、同図
中19,20は各々の出力端子である。
以上説明したように本発明は、PCMビデオ信号中のカ
ラーバーストとクロツクパルスの位相差を直接検出し、
その検出結果に基いてクロツクパルスを発生する発振器
をフイードバツク制御して位相引戻しを行なうことによ
り、入力ビデオ信号の位相急変にも瞬時に追従できると
ともに、温度変化やドリフトの要因をもつ回路をループ
中に入れているため、高安定なものとなり、実用上の効
果は頗る大である。
ラーバーストとクロツクパルスの位相差を直接検出し、
その検出結果に基いてクロツクパルスを発生する発振器
をフイードバツク制御して位相引戻しを行なうことによ
り、入力ビデオ信号の位相急変にも瞬時に追従できると
ともに、温度変化やドリフトの要因をもつ回路をループ
中に入れているため、高安定なものとなり、実用上の効
果は頗る大である。
第１図は本発明の一実施例を示すブロツク図、第２図は
従来例のブロツク図である。 ４……A/Dコンバータ、５……同期分離回路、６……バ
ーストフラグ発生回路、７……４相展開回路、8,9……
減算回路、10……位相演算ROM、11,12……ラツチ回路、
13……D/Aコンバータ、14……クリスタル発振器、15…
…可変遅延回路、16……カウンタ、17……可変長シフト
レジスタ、18……データセレクタ、51……入力ビデオ信
号、52……バーストフラグ、53……RCMビデオ信号、54
……変調クロツクパルス、55……変調サブキヤリア、56
……位相誤差信号。
従来例のブロツク図である。 ４……A/Dコンバータ、５……同期分離回路、６……バ
ーストフラグ発生回路、７……４相展開回路、8,9……
減算回路、10……位相演算ROM、11,12……ラツチ回路、
13……D/Aコンバータ、14……クリスタル発振器、15…
…可変遅延回路、16……カウンタ、17……可変長シフト
レジスタ、18……データセレクタ、51……入力ビデオ信
号、52……バーストフラグ、53……RCMビデオ信号、54
……変調クロツクパルス、55……変調サブキヤリア、56
……位相誤差信号。
Claims (1)
- 【請求項１】入力されるビデオ信号を量子化しPCMビデ
オ信号を得る手段と、前記入力ビデオ信号から同期信号
を分離しバーストフラグを得る手段と、前記入力ビデオ
信号中のカラーバーストに同期したクロツクパルスを発
生する手段と、前記クロツクパルスをカウントダウンし
てサブキヤリアを作る手段と、前記サブキヤリアを遅延
して遅延サブキヤリアを得る遅延手段と、前記入力ビデ
オ信号中のカラーバーストと遅延サブキヤリアとの位相
差を検出する位相比較手段と、前記位相差を前記クロツ
クパルスを発生する手段へフイードバツクする手段と、
前記位相差と固定値を前記バーストフラグにより切り替
えてバースト期間中は固定値によつて前記遅延手段を制
御しこれ以外の期間は位相差によつて前記遅延手段を制
御する手段を有することを特徴とするフエーズロツクル
ープ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005924A JP2503619B2 (ja) | 1989-01-17 | 1989-01-17 | フエ―ズロツクル―プ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005924A JP2503619B2 (ja) | 1989-01-17 | 1989-01-17 | フエ―ズロツクル―プ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02188086A JPH02188086A (ja) | 1990-07-24 |
| JP2503619B2 true JP2503619B2 (ja) | 1996-06-05 |
Family
ID=11624444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005924A Expired - Lifetime JP2503619B2 (ja) | 1989-01-17 | 1989-01-17 | フエ―ズロツクル―プ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503619B2 (ja) |
-
1989
- 1989-01-17 JP JP1005924A patent/JP2503619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02188086A (ja) | 1990-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
| JP2503619B2 (ja) | フエ―ズロツクル―プ装置 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JPS6143086A (ja) | Ｐｌｌ装置 | |
| JP3695252B2 (ja) | 映像信号処理装置 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPS647556B2 (ja) | ||
| JPS5833735B2 (ja) | Ｆｍステレオ復調回路 | |
| EP0228413A1 (en) | Injection-locked video frequency oscillator | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPH0349509Y2 (ja) | ||
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPH0422575Y2 (ja) | ||
| JPH06261224A (ja) | Ｐｌｌ回路 | |
| JPH07336711A (ja) | バーストロックｐｌｌ回路 | |
| JPH01175481A (ja) | ディジタルテレビジョン受像機 | |
| JPS6238665B2 (ja) | ||
| JPS63108875A (ja) | 映像信号同期装置 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH03210892A (ja) | Ｓｅｃａｍ方式ライン識別回路 | |
| JPS60235598A (ja) | セカムエンコ−ダ用ｖｃｏ | |
| JPH11308631A (ja) | 画像信号処理装置 | |
| JPS63203064A (ja) | ビデオカメラの同期信号発生装置 | |
| JPS63219287A (ja) | 自動周波数・位相制御回路 |