JPS5833735B2 - Ｆｍステレオ復調回路 - Google Patents
Ｆｍステレオ復調回路Info
- Publication number
- JPS5833735B2 JPS5833735B2 JP10221278A JP10221278A JPS5833735B2 JP S5833735 B2 JPS5833735 B2 JP S5833735B2 JP 10221278 A JP10221278 A JP 10221278A JP 10221278 A JP10221278 A JP 10221278A JP S5833735 B2 JPS5833735 B2 JP S5833735B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- sample
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
- H04B1/1653—Detection of the presence of stereo signals and pilot signal regeneration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
この発明はＦＭステレオ復調回路、特にサンプルホール
ド方式のＦＭステレオ復調回路に関する。
ド方式のＦＭステレオ復調回路に関する。
周知のように一般のスイッチング方式ステレオ復調回路
は、受信した複合信号を、繰返し周波数が３８ＫＨ２で
、副搬送波と同期したパルスでスイッチングすることに
より、Ｌ信号とＲ信号とを直接分離して得るようにした
ものである。
は、受信した複合信号を、繰返し周波数が３８ＫＨ２で
、副搬送波と同期したパルスでスイッチングすることに
より、Ｌ信号とＲ信号とを直接分離して得るようにした
ものである。
ところでこのような復調回路において、復調効率及び分
離度を高めるために、複合信号を３８ＫＨ２のピーク時
にこれをサンプリングし、これを次のサンプリング時ま
でホールドし、そのホールド値の平均値からＬ信号及び
Ｒ信号をとり出すようにした構成が提案されている（特
開昭５３−６９５０２号公報参照。
離度を高めるために、複合信号を３８ＫＨ２のピーク時
にこれをサンプリングし、これを次のサンプリング時ま
でホールドし、そのホールド値の平均値からＬ信号及び
Ｒ信号をとり出すようにした構成が提案されている（特
開昭５３−６９５０２号公報参照。
）。これによれば所期の目的は達成できるにしても、既
提案の構成によると、スイッチングパルスを得るために
、７８ＫＨ２のパルスを微分する微分回路及び前記微分
パルスによってトリガされる単安定回路を必要とし、検
波回路からの入力信号を前記単安定回路の出力パルス巾
に相当する時間だけ遅延させるための遅延回路を必要と
し、それだけ回路が複雑になるばかりでなく、遅延時間
を単安定回路の出力パルス幅に一致スるように設定する
のは極めて面倒な調整を必要とする。
提案の構成によると、スイッチングパルスを得るために
、７８ＫＨ２のパルスを微分する微分回路及び前記微分
パルスによってトリガされる単安定回路を必要とし、検
波回路からの入力信号を前記単安定回路の出力パルス巾
に相当する時間だけ遅延させるための遅延回路を必要と
し、それだけ回路が複雑になるばかりでなく、遅延時間
を単安定回路の出力パルス幅に一致スるように設定する
のは極めて面倒な調整を必要とする。
そしてもしこの調整が不完全であると、３８ＫＨ２のピ
ーク時からずれた値をサンプリングすることになってし
まう。
ーク時からずれた値をサンプリングすることになってし
まう。
この発明は複合信号をサンフルホールドするための構成
を簡易化することを目的とする。
を簡易化することを目的とする。
この発明の実施例を図によって説明すると、１はＦＭ検
波出力を入力とするＦＭ増幅器、２はＰＰＬ （フェ
イズ、ロックド、ループ）であり、ＦＭ検波出力中の１
９ＫＨ２のステレオパイロット信号を比較基準入力とし
、１９ＫＨ２の出力周波数に制御するものであり、周知
のように位相比較器３、ローパスフィルタ４、電圧制御
発振器（ＶＣＯ） ５、及び分周器６，７，８から構成
される装そしてこの例では電圧制御発振器５の発振周波
数はステレオ受信時は１５２ＫＨ２とされ、これを分周
器６，７．８によってそれぞれ二分周された結果、分局
器８からの１９ＫＨ２の周波数信号（これはパイロット
信号と同期する。
波出力を入力とするＦＭ増幅器、２はＰＰＬ （フェ
イズ、ロックド、ループ）であり、ＦＭ検波出力中の１
９ＫＨ２のステレオパイロット信号を比較基準入力とし
、１９ＫＨ２の出力周波数に制御するものであり、周知
のように位相比較器３、ローパスフィルタ４、電圧制御
発振器（ＶＣＯ） ５、及び分周器６，７，８から構成
される装そしてこの例では電圧制御発振器５の発振周波
数はステレオ受信時は１５２ＫＨ２とされ、これを分周
器６，７．８によってそれぞれ二分周された結果、分局
器８からの１９ＫＨ２の周波数信号（これはパイロット
信号と同期する。
）が位相比較器３に与えられる。
前記の説明から理解されるように、分周器６，７の各出
力の周波数は７６ＫＨ２，３８ＫＨ２となる。
力の周波数は７６ＫＨ２，３８ＫＨ２となる。
この発明では前記した１５２に杷、７６幻屹、３８ＫＨ
２の周波数信号を論理処理してサンプルタイミングパル
スを得ようとするものである。
２の周波数信号を論理処理してサンプルタイミングパル
スを得ようとするものである。
そのためにナンド回路１１，１２を用意し、ナンド回路
１１は電圧制御発振器５、分局器６，７の出力を入力と
し、ナンド回路１２は電圧制御発振器５、分周器６の出
力及び分周器７０反転出力Ｑを入力とする。
１１は電圧制御発振器５、分局器６，７の出力を入力と
し、ナンド回路１２は電圧制御発振器５、分周器６の出
力及び分周器７０反転出力Ｑを入力とする。
各ナンド回路ｌＬ１２の出力はサンプル用のタイミング
パルスとしてサンプルホールド回路１３．１４に与えら
れる。
パルスとしてサンプルホールド回路１３．１４に与えら
れる。
１５゜１６はデエンファシス回路１７．１８は増巾器で
、増巾器１７の出力はＬ信号として、又増巾器１８の出
力はＲ信号としてスピーカに与えられる。
、増巾器１７の出力はＬ信号として、又増巾器１８の出
力はＲ信号としてスピーカに与えられる。
サンプルホールド回路１３．１４はＦＭ検波出力を入力
とする増巾器１９の出力が入力として与えられる。
とする増巾器１９の出力が入力として与えられる。
そして各ナンド回路１１，１２からのタイミングパルス
が与えられたとき、そのときの増巾器１９の出力をサン
プルし、次にサンプルされるまでホールドする。
が与えられたとき、そのときの増巾器１９の出力をサン
プルし、次にサンプルされるまでホールドする。
なお後記するようにタイミングパルスが出る時期はＦＭ
検波出力中の・３８ＫＨ２のピーク時に同期する。
検波出力中の・３８ＫＨ２のピーク時に同期する。
更に厳密に言えばタイミングパルスが立下がる時期と３
８ＫＨ２のパルスのピーク位相とが一致する。
８ＫＨ２のパルスのピーク位相とが一致する。
第２図は第１図に示す構成のうちの主要部分からの信号
を示すもので、ａは電圧制御発振器５の出力（１５２Ｋ
Ｈ２）、ｂは分周器６の出力（７６ＫＨ２）、ｃは分周
器７の出力（Ｑ出力）（３８ＫＨ２）、ｄは分周器７の
出力（Ｑ出力）、ｅ、ｆはナンド回路ｌＬ１２の出力、
ｇは増巾器１９の出力、ｈ、ｉはサンプルホールド回路
１３，１４の出力を示す。
を示すもので、ａは電圧制御発振器５の出力（１５２Ｋ
Ｈ２）、ｂは分周器６の出力（７６ＫＨ２）、ｃは分周
器７の出力（Ｑ出力）（３８ＫＨ２）、ｄは分周器７の
出力（Ｑ出力）、ｅ、ｆはナンド回路ｌＬ１２の出力、
ｇは増巾器１９の出力、ｈ、ｉはサンプルホールド回路
１３，１４の出力を示す。
出力ａ−ｄから理解されるように出力ａの立下がりに同
期して各出力ｂ−ｄが分周されている。
期して各出力ｂ−ｄが分周されている。
又出力ａのパルス幅はそのパルス間隔より狭まく設定さ
れである。
れである。
以上の構成において、ステレオ放送の場合、増巾器１の
出力（複合信号）中に１９ＫＨ２のパイロット信号が含
まれており、このとき出力ａ、ｂ。
出力（複合信号）中に１９ＫＨ２のパイロット信号が含
まれており、このとき出力ａ、ｂ。
Ｃ，ｄは１５２ＫＨ２，７６ＫＨ２，３８ＫＨ２になり
、これらすべてがパイロット信号に同期する。
、これらすべてがパイロット信号に同期する。
そして出力ｃ、ｄの立上がり又は立下がり時期が複合信
号中の副搬送波の正負のピーク位相と一致するようにな
る。
号中の副搬送波の正負のピーク位相と一致するようにな
る。
一方ナンド回路１１の出力ｅは出力す、ｃがともに立上
がっている期間中に出力ａが立上がったときに立下がり
、その出力ａが立下がったときに立上がる。
がっている期間中に出力ａが立上がったときに立下がり
、その出力ａが立下がったときに立上がる。
又ナンド回路１２の出力ｆは出力す、ｄがともに立上が
っている期間中に出力ａが立上がったときに立下がり、
その出力ａが立下がったときに立上がる。
っている期間中に出力ａが立上がったときに立下がり、
その出力ａが立下がったときに立上がる。
この出力ｅ、ｆの立下がり期間中のパルスをサンプル用
のタイミングパルスとすれば、このパルスの立上がり時
期が副搬送波の正負のピーク位相と一致することになる
。
のタイミングパルスとすれば、このパルスの立上がり時
期が副搬送波の正負のピーク位相と一致することになる
。
前記パルスｅ、ｆが立下がったときに、各サンプルホー
ルド回路１３，１４は増巾器１９の出力をサンプルする
。
ルド回路１３，１４は増巾器１９の出力をサンプルする
。
したがってこのホールド値は副搬送波のピーク位相のＬ
信号、Ｒ信号をホールドすることになる。
信号、Ｒ信号をホールドすることになる。
その値は次にパルスｅ、ｆが出るまでホールドされ、そ
こで又新たにサンプルする。
こで又新たにサンプルする。
以上のようにして複合信号をサンプルホールドしたとき
のサンプルホールド回路１３，１４の出力り、ｉ（第２
図参照。
のサンプルホールド回路１３，１４の出力り、ｉ（第２
図参照。
）はローパスフィルタを通して平均化され、デエンファ
シス回路１５゜１６を経て増巾器１７．１８によって増
巾され、スピーカに送られる。
シス回路１５゜１６を経て増巾器１７．１８によって増
巾され、スピーカに送られる。
図の例では増巾器１７の出力はＬ信号、増巾器１８の出
力はＲ信号となる。
力はＲ信号となる。
以上のようにこの発明によれば副搬送波に同期して複合
信号をサンプルホールドするに際し、従来のような単安
定回路この準安定時間と同じ時間だけ複合信号を遅延さ
せる遅延回路などを全く不用とすることができ、したが
ってそれだけ回路構成を簡略化し、及び両者の時間調整
が不用となるといった効果を奏する。
信号をサンプルホールドするに際し、従来のような単安
定回路この準安定時間と同じ時間だけ複合信号を遅延さ
せる遅延回路などを全く不用とすることができ、したが
ってそれだけ回路構成を簡略化し、及び両者の時間調整
が不用となるといった効果を奏する。
【図面の簡単な説明】
第１図はこの発明の実施例を示すブロック線図、第２図
は動作説明用の波形図である。 ２・・・・・・フェイズロックドループ、５・・・・・
・電圧制御発振器、６，７，８・・・・・・分周器、ｌ
Ｌ１２・・・・・・ナンド回路、１３，１４・・・・・
・サンプルホールド回路。
は動作説明用の波形図である。 ２・・・・・・フェイズロックドループ、５・・・・・
・電圧制御発振器、６，７，８・・・・・・分周器、ｌ
Ｌ１２・・・・・・ナンド回路、１３，１４・・・・・
・サンプルホールド回路。
Claims (1)
- １ ステレオ複合信号中の１９ＫＨｚパイロット信号を
比較基準入力とするフェイズロックドループ中に、出力
周波数が１５２ＫＨ２に周波数ロックされる一定のデユ
ーティ比をもった電圧制御発振器、前記電圧制御発振器
の出力を７６ＫＨ２に分周する第１０分周器、前記第１
０分周器の出力を３８ ＫＨ２に分周する第２０分周器
を備え、前記各分周器による分周を前記１５２ＫＨ２の
出力パルスの狭デユーティパルス終り時に同期せしめて
あり、更に前記電圧制御発振器第１及び第２０分周器の
出力を入力とし、全入力が与えられたとき第１のサンプ
ル用のタイミングパルスを出力する第１のゲートと、電
圧制御発振器、第１０分周器の出力と第２０分周器の反
転出力を入力とし、全入力が与えられたとき第２のサン
プル用のタイミングパルスを出力する第２のゲートと、
前記第１、第２のタイミングパルスによって複合信号を
サンプルして次のタイミングパルスによってサンプリン
グされるまでホールドするサンプルホールド回路と、前
記サンプルホールド回路によるサンプルホールド値から
り、Ｒ信号を得る回路とを設けてなるＦＭステレオ復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10221278A JPS5833735B2 (ja) | 1978-08-21 | 1978-08-21 | Ｆｍステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10221278A JPS5833735B2 (ja) | 1978-08-21 | 1978-08-21 | Ｆｍステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5528661A JPS5528661A (en) | 1980-02-29 |
| JPS5833735B2 true JPS5833735B2 (ja) | 1983-07-21 |
Family
ID=14321344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10221278A Expired JPS5833735B2 (ja) | 1978-08-21 | 1978-08-21 | Ｆｍステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833735B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171834U (ja) * | 1985-04-12 | 1986-10-25 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4433433A (en) * | 1981-05-15 | 1984-02-21 | Trio Kabushiki Kaisha | Sampling pulse forming circuit for FM stereo demodulator |
-
1978
- 1978-08-21 JP JP10221278A patent/JPS5833735B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171834U (ja) * | 1985-04-12 | 1986-10-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5528661A (en) | 1980-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| JPS5833735B2 (ja) | Ｆｍステレオ復調回路 | |
| US4774577A (en) | Analog-to-digital conversion apparatus for video signal | |
| US5404230A (en) | Color burst phase correcting color signal reproducing circuit | |
| US4433433A (en) | Sampling pulse forming circuit for FM stereo demodulator | |
| JPS5833734B2 (ja) | Ｆｍステレオ復調回路 | |
| JPS6244604Y2 (ja) | ||
| JPS5926124B2 (ja) | 位相同期回路 | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPS6143086A (ja) | Ｐｌｌ装置 | |
| JPH0528829Y2 (ja) | ||
| JPS647556B2 (ja) | ||
| JPS6223284A (ja) | 水平同期回路 | |
| JPH07336219A (ja) | 適応型ｐｌｌ回路 | |
| JPS6346614B2 (ja) | ||
| JPS5919499B2 (ja) | Ｆｍステレオ復調方式 | |
| JPH0432821Y2 (ja) | ||
| JPS58148568A (ja) | 同期信号ゲ−ト回路 | |
| JPH0382291A (ja) | 位相同期装置 | |
| JPS5766558A (en) | Recorder for video signal | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPH01149512A (ja) | 自動周波数制御回路 | |
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPH02188086A (ja) | フエーズロツクループ装置 |