JP2001112016A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2001112016A JP2001112016A JP28649099A JP28649099A JP2001112016A JP 2001112016 A JP2001112016 A JP 2001112016A JP 28649099 A JP28649099 A JP 28649099A JP 28649099 A JP28649099 A JP 28649099A JP 2001112016 A JP2001112016 A JP 2001112016A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- circuit
- digital
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 映像信号記録機器に使用される映像信号処理
装置において、従来、非同期クロックの混在により、映
像信号にビートが発生するといった課題があった。 【解決手段】 映像信号処理装置全体を27MHzの単一ク
ロックで動作させるために、バーストロック補間回路を
設け、バーストロックした4fscサンプリングのデータに
変換し、ＹＣ分離及びクロマ信号のデコードを行い、Ｙ
信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を生成する。さらに、こ
の３つの信号を、ラインロック補間回路により、それぞ
れラインロックした13.5MHzサンプリングのデータに変
換する。
装置において、従来、非同期クロックの混在により、映
像信号にビートが発生するといった課題があった。 【解決手段】 映像信号処理装置全体を27MHzの単一ク
ロックで動作させるために、バーストロック補間回路を
設け、バーストロックした4fscサンプリングのデータに
変換し、ＹＣ分離及びクロマ信号のデコードを行い、Ｙ
信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を生成する。さらに、こ
の３つの信号を、ラインロック補間回路により、それぞ
れラインロックした13.5MHzサンプリングのデータに変
換する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンポジット映像
信号をＹ、Ｒ−Ｙ、Ｂ−Ｙにデコードする映像信号処理
装置に関する。
信号をＹ、Ｒ−Ｙ、Ｂ−Ｙにデコードする映像信号処理
装置に関する。
【０００２】
【従来の技術】従来、映像信号処理装置は、特開平１０
−１６４６１８号公報に記載されたものが知られてい
る。
−１６４６１８号公報に記載されたものが知られてい
る。
【０００３】以下に従来の映像信号処理装置について説
明する。図３は、従来の映像信号処理装置の構成を示す
ものである。図３において、４１は、アナログ映像信号
入力端子で、ＮＴＳＣコンポジット映像信号が入力され
る。４２は、Ａ／Ｄ変換回路で、アナログ映像信号入力
端子４１からのアナログ信号をディジタル信号に変換す
る。４３はＹＣ分離回路で、Ａ／Ｄ変換回路４２からの
ＮＴＳＣコンポジット映像信号をＹ信号とＣ信号に分離
する。４６はクロマデコード回路で、ＹＣ分離回路４３
からのＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を
生成する。４７はラインロック補間回路で、ＹＣ分離回
路４３からのＹ信号とクロマデコード回路４６からのＲ
−Ｙ信号、Ｂ−Ｙ信号をラインロックすると同時にサン
プリング周波数の変換も行う。４５は、バースト位相検
出回路で、ＹＣ分離回路４３のＣ信号からバーストの位
相を検出する。４４はバーストロッククロック発生回路
で、バースト位相検出回路４５からのデータに応じてバ
ーストロックしたクロックを発生する。４８はフリーラ
ンクロック発生回路で、フリーランクロックを発生す
る。ラインロック補間回路４７は、フリーランクロック
発生回路４８からのフリーランクロックに同期して、Ｙ
信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力し、それぞれＹ信
号出力端子４９、Ｒ−Ｙ信号出力端子５０、Ｂ−Ｙ信号
出力端子５１から出力される。
明する。図３は、従来の映像信号処理装置の構成を示す
ものである。図３において、４１は、アナログ映像信号
入力端子で、ＮＴＳＣコンポジット映像信号が入力され
る。４２は、Ａ／Ｄ変換回路で、アナログ映像信号入力
端子４１からのアナログ信号をディジタル信号に変換す
る。４３はＹＣ分離回路で、Ａ／Ｄ変換回路４２からの
ＮＴＳＣコンポジット映像信号をＹ信号とＣ信号に分離
する。４６はクロマデコード回路で、ＹＣ分離回路４３
からのＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を
生成する。４７はラインロック補間回路で、ＹＣ分離回
路４３からのＹ信号とクロマデコード回路４６からのＲ
−Ｙ信号、Ｂ−Ｙ信号をラインロックすると同時にサン
プリング周波数の変換も行う。４５は、バースト位相検
出回路で、ＹＣ分離回路４３のＣ信号からバーストの位
相を検出する。４４はバーストロッククロック発生回路
で、バースト位相検出回路４５からのデータに応じてバ
ーストロックしたクロックを発生する。４８はフリーラ
ンクロック発生回路で、フリーランクロックを発生す
る。ラインロック補間回路４７は、フリーランクロック
発生回路４８からのフリーランクロックに同期して、Ｙ
信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力し、それぞれＹ信
号出力端子４９、Ｒ−Ｙ信号出力端子５０、Ｂ−Ｙ信号
出力端子５１から出力される。
【０００４】以上のように構成された映像信号処理装置
について、以下その動作について説明する。まず、この
映像信号処理装置は、ＮＴＳＣコンポジット映像信号の
入力に対し、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力す
る。この３つの出力信号は、サンプリング周波数が13.5
MHzでラインロックしたディジタル信号である。ＮＴＳ
Ｃコンポジット映像信号は、アナログ映像信号入力端子
４１から入力され、Ａ／Ｄ変換回路４２で、副搬送波周
波数の４倍(4fsc=14.31818...MHz,以下4fscという)のサ
ンプリング周波数でディジタル信号に変換される。Ａ／
Ｄ変換回路４２からのディジタル信号は、ＹＣ分離回路
４３でＹ信号とＣ信号に分離される。バースト位相検出
回路４５は、ＹＣ分離回路４３から出力されるＣ信号の
バースト信号の位相と、Ｃ信号のサンプリング位相の差
を検出する。バーストロッククロック発生回路４４は、
バースト位相検出回路４５からの位相差検出結果がゼロ
になるように4fscのクロックを発生し、Ａ／Ｄ変換回路
４２のサンプリングポイントをコントロールする。
について、以下その動作について説明する。まず、この
映像信号処理装置は、ＮＴＳＣコンポジット映像信号の
入力に対し、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力す
る。この３つの出力信号は、サンプリング周波数が13.5
MHzでラインロックしたディジタル信号である。ＮＴＳ
Ｃコンポジット映像信号は、アナログ映像信号入力端子
４１から入力され、Ａ／Ｄ変換回路４２で、副搬送波周
波数の４倍(4fsc=14.31818...MHz,以下4fscという)のサ
ンプリング周波数でディジタル信号に変換される。Ａ／
Ｄ変換回路４２からのディジタル信号は、ＹＣ分離回路
４３でＹ信号とＣ信号に分離される。バースト位相検出
回路４５は、ＹＣ分離回路４３から出力されるＣ信号の
バースト信号の位相と、Ｃ信号のサンプリング位相の差
を検出する。バーストロッククロック発生回路４４は、
バースト位相検出回路４５からの位相差検出結果がゼロ
になるように4fscのクロックを発生し、Ａ／Ｄ変換回路
４２のサンプリングポイントをコントロールする。
【０００５】４６のクロマデコード回路は４３で分離さ
れたＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を生
成する。ここまでの処理で、ＹＣ分離回路４３からのＹ
信号とクロマデコード回路４６からのＲ−Ｙ信号、Ｂ−
Ｙ信号は、サンプリング周波数が4fscでバーストロック
した信号になっている。ラインロック補間回路４７は、
バーストロックしているＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信
号をラインロックした信号に変換すると同時に、4fscの
サンプリング周波数を13.5MHzのサンプリング周波数に
変換し、フリーランクロック発生回路４８からの13.5MH
zクロックに同期させてＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信
号を出力する。
れたＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を生
成する。ここまでの処理で、ＹＣ分離回路４３からのＹ
信号とクロマデコード回路４６からのＲ−Ｙ信号、Ｂ−
Ｙ信号は、サンプリング周波数が4fscでバーストロック
した信号になっている。ラインロック補間回路４７は、
バーストロックしているＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信
号をラインロックした信号に変換すると同時に、4fscの
サンプリング周波数を13.5MHzのサンプリング周波数に
変換し、フリーランクロック発生回路４８からの13.5MH
zクロックに同期させてＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信
号を出力する。
【０００６】
【発明が解決しようとする課題】しかしながら上記の構
成では、サンプリング周波数が4fscのＡ／Ｄ変換に、1
3.5MHzのクロックが妨害として乗ってしまい、映像信号
にビート（非同期クロック間の干渉によるビート）が発
生するという問題点を有していた。
成では、サンプリング周波数が4fscのＡ／Ｄ変換に、1
3.5MHzのクロックが妨害として乗ってしまい、映像信号
にビート（非同期クロック間の干渉によるビート）が発
生するという問題点を有していた。
【０００７】本発明は上記従来の問題点を解決するもの
で、ビートが発生しない映像信号処理装置を提供する事
を目的とする。
で、ビートが発生しない映像信号処理装置を提供する事
を目的とする。
【０００８】
【課題を解決するための手段】この課題を解決するため
に、本発明の第１の映像信号処理装置は、フリーランク
ロックを発生するフリーランクロック発生手段と、フリ
ーランクロックに同期してアナログ映像信号をディジタ
ル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段か
らのディジタル信号のサンプリング位相及びサンプリン
グ周波数を変換する第１のディジタル補間フィルタ手段
と、第１の補間フィルタ手段からの信号のバースト位相
を検出し、第１のディジタル補間フィルタ手段をコント
ロールするバースト検出手段と、第１のディジタル補間
フィルタからの信号をＹ信号とＣ信号に分離するＹＣ分
離手段と、ＹＣ分離手段からのＣ信号をＲ−Ｙ信号とＢ
−Ｙ信号にデコードするクロマ信号デコード手段と、Ｙ
Ｃ分離手段からのＹ信号とクロマ信号デコード手段から
のＲ−Ｙ信号及びＢ−Ｙ信号の時間軸及びサンプリング
周波数を変換する第２のディジタル補間フィルタ手段の
構成を有している。
に、本発明の第１の映像信号処理装置は、フリーランク
ロックを発生するフリーランクロック発生手段と、フリ
ーランクロックに同期してアナログ映像信号をディジタ
ル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段か
らのディジタル信号のサンプリング位相及びサンプリン
グ周波数を変換する第１のディジタル補間フィルタ手段
と、第１の補間フィルタ手段からの信号のバースト位相
を検出し、第１のディジタル補間フィルタ手段をコント
ロールするバースト検出手段と、第１のディジタル補間
フィルタからの信号をＹ信号とＣ信号に分離するＹＣ分
離手段と、ＹＣ分離手段からのＣ信号をＲ−Ｙ信号とＢ
−Ｙ信号にデコードするクロマ信号デコード手段と、Ｙ
Ｃ分離手段からのＹ信号とクロマ信号デコード手段から
のＲ−Ｙ信号及びＢ−Ｙ信号の時間軸及びサンプリング
周波数を変換する第２のディジタル補間フィルタ手段の
構成を有している。
【０００９】また、この目的を達成するために本発明の
第２の映像信号処理装置は、アナログ映像信号をディジ
タル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段
からのディジタル信号のサンプリング周波数を変換する
第１のディジタル補間フィルタ手段と、第１の補間フィ
ルタ手段からの信号のバースト位相を検出するバースト
検出手段と、バースト検出手段からの信号で発振周波数
及び発振位相が変化するクロックを発生し、Ａ／Ｄ変換
手段のサンプリングタイミングをコントロールするクロ
ック発生手段と、第１のディジタル補間フィルタからの
信号をＹ信号とＣ信号に分離するＹＣ分離手段と、ＹＣ
分離手段からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコ
ードするクロマ信号デコード手段と、ＹＣ分離手段から
のＹ信号とクロマ信号デコード手段からのＲ−Ｙ信号及
びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換す
る第２のディジタル補間フィルタ手段の構成を有してい
る。
第２の映像信号処理装置は、アナログ映像信号をディジ
タル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段
からのディジタル信号のサンプリング周波数を変換する
第１のディジタル補間フィルタ手段と、第１の補間フィ
ルタ手段からの信号のバースト位相を検出するバースト
検出手段と、バースト検出手段からの信号で発振周波数
及び発振位相が変化するクロックを発生し、Ａ／Ｄ変換
手段のサンプリングタイミングをコントロールするクロ
ック発生手段と、第１のディジタル補間フィルタからの
信号をＹ信号とＣ信号に分離するＹＣ分離手段と、ＹＣ
分離手段からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコ
ードするクロマ信号デコード手段と、ＹＣ分離手段から
のＹ信号とクロマ信号デコード手段からのＲ−Ｙ信号及
びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換す
る第２のディジタル補間フィルタ手段の構成を有してい
る。
【００１０】
【発明の実施の形態】以下本発明の実施の形態につい
て、図１、図２、図４を用いて説明する。
て、図１、図２、図４を用いて説明する。
【００１１】（実施の形態１）図１は、本発明の映像信
号処理装置の第１の実施の形態を示している。図１にお
いて、１はアナログ映像信号入力端子で、ＮＴＳＣコン
ポジット映像信号が入力される。５はフリーランクロッ
ク発生回路で、フリーランの27MHzのクロックを発生す
る。２はＡ／Ｄ変換回路で、アナログ映像信号入力端子
１から入力されたアナログ信号をフリーランクロック発
生回路５のクロックに同期してディジタルデータに変換
する。３はバーストロック補間回路で、Ａ／Ｄ変換回路
２からのデータを、バーストロックした4fscサンプリン
グのデータに変換する。４はバースト位相検出回路で、
バーストロック補間回路３のデータからバーストの位相
を検出し、バーストロック補間回路３にバースト位相の
データをフィードバックする。６はＹＣ分離回路で、バ
ーストロック補間回路３からのデータをＹ信号とＣ信号
に分離する。７はクロマデコード回路で、ＹＣ分離回路
６からのＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号
を生成する。８はラインロック補間回路で、ＹＣ分離回
路６からのＹ信号と、クロマデコード回路７からのＲ−
Ｙ信号、Ｂ−Ｙ信号をラインロックすると同時に13.5MH
zサンプリングのデータに変換する。９、１０、１１は
それぞれＹ信号出力端子、Ｒ−Ｙ信号出力端子、Ｂ−Ｙ
信号出力端子で、ラインロック補間回路８からのＹ信
号、Ｒ−Ｙ信号、Ｂ−Ｙ信号をそれぞれ出力する。
号処理装置の第１の実施の形態を示している。図１にお
いて、１はアナログ映像信号入力端子で、ＮＴＳＣコン
ポジット映像信号が入力される。５はフリーランクロッ
ク発生回路で、フリーランの27MHzのクロックを発生す
る。２はＡ／Ｄ変換回路で、アナログ映像信号入力端子
１から入力されたアナログ信号をフリーランクロック発
生回路５のクロックに同期してディジタルデータに変換
する。３はバーストロック補間回路で、Ａ／Ｄ変換回路
２からのデータを、バーストロックした4fscサンプリン
グのデータに変換する。４はバースト位相検出回路で、
バーストロック補間回路３のデータからバーストの位相
を検出し、バーストロック補間回路３にバースト位相の
データをフィードバックする。６はＹＣ分離回路で、バ
ーストロック補間回路３からのデータをＹ信号とＣ信号
に分離する。７はクロマデコード回路で、ＹＣ分離回路
６からのＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号
を生成する。８はラインロック補間回路で、ＹＣ分離回
路６からのＹ信号と、クロマデコード回路７からのＲ−
Ｙ信号、Ｂ−Ｙ信号をラインロックすると同時に13.5MH
zサンプリングのデータに変換する。９、１０、１１は
それぞれＹ信号出力端子、Ｒ−Ｙ信号出力端子、Ｂ−Ｙ
信号出力端子で、ラインロック補間回路８からのＹ信
号、Ｒ−Ｙ信号、Ｂ−Ｙ信号をそれぞれ出力する。
【００１２】以上のように構成された映像信号処理装置
について図１及び図４を用いてその動作を説明する。ま
ず、波形６１がＮＴＳＣコンポジット映像信号のバース
ト信号部の波形である。波形６１は、アナログ映像信号
入力端子１から入力される。フリーランクロック発生回
路５から発生された27MHzのクロックが波形６４であ
る。Ａ／Ｄ変換回路２は、波形６４の27MHzクロックに
同期して波形６１をサンプリングするので、波形６１の
○点が波形６５のディジタルデータに変換される。バー
ストロック補間回路３は、27MHzでサンプリングされた
データ（波形６１の○データ）を、4fscサンプリングの
バーストロックデータ（波形６１の×データ）に、ディ
ジタル補間フィルタを用いて変換し、波形６６のデータ
を出力する。この波形６６と同時にデータイネーブル信
号６７も出力する。この時、データの補間位置（波形６
１の×データの位置）は、バースト位相検出回路４から
フィードバックされるバースト位相情報に応じてコント
ロールされる。バースト位相検出回路４は、バーストロ
ック補間回路３の出力データから、バースト信号部を抜
き出し、サンプリングポイントが、バースト信号の０
゜、９０゜、１８０゜、２７０゜のポイントに対しどの
程度ずれているかを検出し、バースト位相情報として出
力する。このバースト位相情報がゼロになるように、バ
ーストロック補間回路３は、補間データの生成位置を調
整する。
について図１及び図４を用いてその動作を説明する。ま
ず、波形６１がＮＴＳＣコンポジット映像信号のバース
ト信号部の波形である。波形６１は、アナログ映像信号
入力端子１から入力される。フリーランクロック発生回
路５から発生された27MHzのクロックが波形６４であ
る。Ａ／Ｄ変換回路２は、波形６４の27MHzクロックに
同期して波形６１をサンプリングするので、波形６１の
○点が波形６５のディジタルデータに変換される。バー
ストロック補間回路３は、27MHzでサンプリングされた
データ（波形６１の○データ）を、4fscサンプリングの
バーストロックデータ（波形６１の×データ）に、ディ
ジタル補間フィルタを用いて変換し、波形６６のデータ
を出力する。この波形６６と同時にデータイネーブル信
号６７も出力する。この時、データの補間位置（波形６
１の×データの位置）は、バースト位相検出回路４から
フィードバックされるバースト位相情報に応じてコント
ロールされる。バースト位相検出回路４は、バーストロ
ック補間回路３の出力データから、バースト信号部を抜
き出し、サンプリングポイントが、バースト信号の０
゜、９０゜、１８０゜、２７０゜のポイントに対しどの
程度ずれているかを検出し、バースト位相情報として出
力する。このバースト位相情報がゼロになるように、バ
ーストロック補間回路３は、補間データの生成位置を調
整する。
【００１３】このように、バーストロック補間回路３と
バースト位相検出回路４のループにより、フリーラン27
MHzサンプリングのデータをバーストロック4fscサンプ
リングのデータに変換する。これは、通常、ＹＣ分離
が、バーストロック4fscサンプリングで行われるためで
ある。バーストロック補間回路３から出力された信号
は、ＹＣ分離回路６で、Ｙ信号とＣ信号に分離され、Ｃ
信号は、クロマデコード回路７でＲ−Ｙ信号とＢ−Ｙ信
号にデコードされる。ラインロック補間回路８は、バー
ストロック4fscサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ
−Ｙ信号を、ラインロック13.5MHzサンプリングのＹ信
号、Ｒ−Ｙ信号、Ｂ−Ｙ信号に変換する。
バースト位相検出回路４のループにより、フリーラン27
MHzサンプリングのデータをバーストロック4fscサンプ
リングのデータに変換する。これは、通常、ＹＣ分離
が、バーストロック4fscサンプリングで行われるためで
ある。バーストロック補間回路３から出力された信号
は、ＹＣ分離回路６で、Ｙ信号とＣ信号に分離され、Ｃ
信号は、クロマデコード回路７でＲ−Ｙ信号とＢ−Ｙ信
号にデコードされる。ラインロック補間回路８は、バー
ストロック4fscサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ
−Ｙ信号を、ラインロック13.5MHzサンプリングのＹ信
号、Ｒ−Ｙ信号、Ｂ−Ｙ信号に変換する。
【００１４】本実施の形態の映像信号処理装置は、27MH
zの単一クロックのみで、ＮＴＳＣコンポジット信号
を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラ
インロックした13.5MHzサンプリングのディジタルデー
タに変換する。従って、非同期クロックの混在によるビ
ートが発生しないので、高画質化の効果が得られる。
zの単一クロックのみで、ＮＴＳＣコンポジット信号
を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラ
インロックした13.5MHzサンプリングのディジタルデー
タに変換する。従って、非同期クロックの混在によるビ
ートが発生しないので、高画質化の効果が得られる。
【００１５】以上のように、本実施の形態によれば、フ
リーランクロックを発生するフリーランクロック発生回
路５と、フリーランクロック発生回路５からのフリーラ
ンクロックに同期してアナログ映像信号をディジタル信
号に変換するＡ／Ｄ変換回路２と、Ａ／Ｄ変換回路２か
らのディジタル信号のサンプリング位相及びサンプリン
グ周波数を変換するバーストロック補間回路３と、バー
ストロック補間回路３からの信号のバースト位相を検出
し、バーストロック補間回路３をコントロールするバー
スト位相検出回路４と、バーストロック補間回路３から
の信号をＹ信号とＣ信号に分離するＹＣ分離回路６と、
ＹＣ分離回路からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号に
デコードするクロマデコード回路７と、ＹＣ分離回路６
からのＹ信号とクロマデコード回路７からのＲ−Ｙ信号
及びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換
するラインロック補間回路８を設けることにより、27MH
zの単一クロックのみで、ＮＴＳＣコンポジット信号
を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラ
インロックした13.5MHzサンプリングのディジタルデー
タとして出力できる。従って、非同期クロックの混在に
よるビートが発生しないという高画質化の効果が得られ
る。
リーランクロックを発生するフリーランクロック発生回
路５と、フリーランクロック発生回路５からのフリーラ
ンクロックに同期してアナログ映像信号をディジタル信
号に変換するＡ／Ｄ変換回路２と、Ａ／Ｄ変換回路２か
らのディジタル信号のサンプリング位相及びサンプリン
グ周波数を変換するバーストロック補間回路３と、バー
ストロック補間回路３からの信号のバースト位相を検出
し、バーストロック補間回路３をコントロールするバー
スト位相検出回路４と、バーストロック補間回路３から
の信号をＹ信号とＣ信号に分離するＹＣ分離回路６と、
ＹＣ分離回路からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号に
デコードするクロマデコード回路７と、ＹＣ分離回路６
からのＹ信号とクロマデコード回路７からのＲ−Ｙ信号
及びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換
するラインロック補間回路８を設けることにより、27MH
zの単一クロックのみで、ＮＴＳＣコンポジット信号
を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラ
インロックした13.5MHzサンプリングのディジタルデー
タとして出力できる。従って、非同期クロックの混在に
よるビートが発生しないという高画質化の効果が得られ
る。
【００１６】（実施の形態２）図２は、本発明の映像信
号処理装置の一実施の形態を示している。図２におい
て、２１はアナログ映像信号入力端子、２２はＡ／Ｄ変
換回路、２４はバースト位相検出回路、２６はＹＣ分離
回路、２７はクロマデコード回路、２８はラインロック
補間回路、２９はＹ信号出力端子、３０はＲ−Ｙ信号出
力端子、３１はＢ−Ｙ信号出力端子で、以上は図１の構
成と同様なものである。図１の構成と異なるのは、３の
バーストロック補間回路を、２３のサンプリング周波数
変換回路にした点と、フリーランクロック発生回路５を
２５のバーストロッククロック発生回路に変更した点
と、バースト位相検出回路２４のバースト位相情報をバ
ーストロッククロック発生回路２５にフィードバックし
ている点である。
号処理装置の一実施の形態を示している。図２におい
て、２１はアナログ映像信号入力端子、２２はＡ／Ｄ変
換回路、２４はバースト位相検出回路、２６はＹＣ分離
回路、２７はクロマデコード回路、２８はラインロック
補間回路、２９はＹ信号出力端子、３０はＲ−Ｙ信号出
力端子、３１はＢ−Ｙ信号出力端子で、以上は図１の構
成と同様なものである。図１の構成と異なるのは、３の
バーストロック補間回路を、２３のサンプリング周波数
変換回路にした点と、フリーランクロック発生回路５を
２５のバーストロッククロック発生回路に変更した点
と、バースト位相検出回路２４のバースト位相情報をバ
ーストロッククロック発生回路２５にフィードバックし
ている点である。
【００１７】上記のように構成された映像信号処理装置
について、以下その動作を説明する。第１の実施の形態
では、バーストロック補間回路３とバースト位相検出回
路４のフィードバックループによって、フリーラン27MH
zサンプリングのデータを、バーストロック4fscサンプ
リングのデータに変換しているが、第２の実施の形態で
は、Ａ／Ｄ変換回路２２とサンプリング周波数変換回路
２３とバースト位相検出回路２４とバーストロッククロ
ック発生回路２５のループによって同様の動作を行う。
アナログ映像信号入力端子２１からは、ＮＴＳＣコンポ
ジット映像信号が入力され、Ａ／Ｄ変換回路２２で27MH
zサンプリングのディジタルデータに変換される。この
時、Ａ／Ｄ変換回路２２は、バーストロッククロック発
生回路２５からの27MHzクロックに同期してサンプリン
グを行う。Ａ／Ｄ変換回路２２からの27MHzサンプリン
グのデータは、サンプリング周波数変換回路２３で4fsc
サンプリングのデータに変換される。バースト位相検出
回路２４は、サンプリング周波数変換回路２３の出力デ
ータから、バースト信号部を抜き出し、サンプリングポ
イントが、バースト信号の０゜、９０゜、１８０゜、２
７０゜のポイントに対しどの程度ずれているかを検出
し、バースト位相情報として出力する。バーストロック
クロック発生回路２５は、このバースト位相情報が０に
なるように、27MHzのクロックを生成する。
について、以下その動作を説明する。第１の実施の形態
では、バーストロック補間回路３とバースト位相検出回
路４のフィードバックループによって、フリーラン27MH
zサンプリングのデータを、バーストロック4fscサンプ
リングのデータに変換しているが、第２の実施の形態で
は、Ａ／Ｄ変換回路２２とサンプリング周波数変換回路
２３とバースト位相検出回路２４とバーストロッククロ
ック発生回路２５のループによって同様の動作を行う。
アナログ映像信号入力端子２１からは、ＮＴＳＣコンポ
ジット映像信号が入力され、Ａ／Ｄ変換回路２２で27MH
zサンプリングのディジタルデータに変換される。この
時、Ａ／Ｄ変換回路２２は、バーストロッククロック発
生回路２５からの27MHzクロックに同期してサンプリン
グを行う。Ａ／Ｄ変換回路２２からの27MHzサンプリン
グのデータは、サンプリング周波数変換回路２３で4fsc
サンプリングのデータに変換される。バースト位相検出
回路２４は、サンプリング周波数変換回路２３の出力デ
ータから、バースト信号部を抜き出し、サンプリングポ
イントが、バースト信号の０゜、９０゜、１８０゜、２
７０゜のポイントに対しどの程度ずれているかを検出
し、バースト位相情報として出力する。バーストロック
クロック発生回路２５は、このバースト位相情報が０に
なるように、27MHzのクロックを生成する。
【００１８】このように、Ａ／Ｄ変換回路２２とサンプ
リング周波数変換回路２３とバースト位相検出回路２４
とバーストロッククロック発生回路２５のループによ
り、バーストロックした4fscサンプリングのデータを生
成する。つまり、27MHzの単一クロックのみでバースト
ロック4fscサンプリングのデータが生成される。
リング周波数変換回路２３とバースト位相検出回路２４
とバーストロッククロック発生回路２５のループによ
り、バーストロックした4fscサンプリングのデータを生
成する。つまり、27MHzの単一クロックのみでバースト
ロック4fscサンプリングのデータが生成される。
【００１９】サンプリング周波数変換回路２３からのバ
ーストロック4fscサンプリングのデータは、ＹＣ分離回
路２６でＹ信号とＣ信号に分離され、Ｃ信号はクロマデ
コード回路２７でＲ−Ｙ信号とＢ−Ｙ信号にデコードさ
れる。ラインロック補間回路２８は、バーストロック4f
scサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を、
ラインロック13.5MHzサンプリングのＹ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号に変換する。
ーストロック4fscサンプリングのデータは、ＹＣ分離回
路２６でＹ信号とＣ信号に分離され、Ｃ信号はクロマデ
コード回路２７でＲ−Ｙ信号とＢ−Ｙ信号にデコードさ
れる。ラインロック補間回路２８は、バーストロック4f
scサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を、
ラインロック13.5MHzサンプリングのＹ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号に変換する。
【００２０】本実施の形態の映像信号処理装置は、27MH
zの単一クロックのみで、ＮＴＳＣコンポジット信号
を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラ
インロックした13.5MHzサンプリングのディジタルデー
タに変換する。従って、非同期クロックの混在によるビ
ートが発生しないので、高画質化の効果が得られる。
zの単一クロックのみで、ＮＴＳＣコンポジット信号
を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラ
インロックした13.5MHzサンプリングのディジタルデー
タに変換する。従って、非同期クロックの混在によるビ
ートが発生しないので、高画質化の効果が得られる。
【００２１】以上のように、本実施の形態によれば、ア
ナログ映像信号をディジタル信号に変換するＡ／Ｄ変換
回路２２と、Ａ／Ｄ変換回路２２からのディジタル信号
のサンプリング周波数を変換するサンプリング周波数変
換回路２３と、サンプリング周波数変換回路２３からの
信号のバースト位相を検出するバースト位相検出回路２
４と、バースト位相検出回路２４からの信号で発振周波
数及び発振位相が変化するクロックを発生し、Ａ／Ｄ変
換回路２２のサンプリングタイミングをコントロールす
るバーストロッククロック発生回路２５と、サンプリン
グ周波数変換回路２３からの信号をＹ信号とＣ信号に分
離するＹＣ分離回路２６と、ＹＣ分離回路からのＣ信号
をＲ−Ｙ信号とＢ−Ｙ信号にデコードするクロマデコー
ド回路２７と、ＹＣ分離回路２６からのＹ信号とクロマ
デコード回路２７からのＲ−Ｙ信号及びＢ−Ｙ信号の時
間軸及びサンプリング周波数を変換するラインロック補
間回路２８を設けることにより、27MHzの単一クロック
のみで、ＮＴＳＣコンポジット信号を、Ｙ信号、Ｒ−Ｙ
信号、Ｂ−Ｙ信号にデコードし、ラインロックした13.5
MHzサンプリングのディジタルデータに変換できる。従
って、非同期クロックの混在によるビートが発生しない
という高画質化の効果が得られる。
ナログ映像信号をディジタル信号に変換するＡ／Ｄ変換
回路２２と、Ａ／Ｄ変換回路２２からのディジタル信号
のサンプリング周波数を変換するサンプリング周波数変
換回路２３と、サンプリング周波数変換回路２３からの
信号のバースト位相を検出するバースト位相検出回路２
４と、バースト位相検出回路２４からの信号で発振周波
数及び発振位相が変化するクロックを発生し、Ａ／Ｄ変
換回路２２のサンプリングタイミングをコントロールす
るバーストロッククロック発生回路２５と、サンプリン
グ周波数変換回路２３からの信号をＹ信号とＣ信号に分
離するＹＣ分離回路２６と、ＹＣ分離回路からのＣ信号
をＲ−Ｙ信号とＢ−Ｙ信号にデコードするクロマデコー
ド回路２７と、ＹＣ分離回路２６からのＹ信号とクロマ
デコード回路２７からのＲ−Ｙ信号及びＢ−Ｙ信号の時
間軸及びサンプリング周波数を変換するラインロック補
間回路２８を設けることにより、27MHzの単一クロック
のみで、ＮＴＳＣコンポジット信号を、Ｙ信号、Ｒ−Ｙ
信号、Ｂ−Ｙ信号にデコードし、ラインロックした13.5
MHzサンプリングのディジタルデータに変換できる。従
って、非同期クロックの混在によるビートが発生しない
という高画質化の効果が得られる。
【００２２】なお、以上の説明では、バーストロックを
フィードバックループで構成した例で示したが、フィー
ドフォワードでバーストロックを行うことも同様に可能
である。
フィードバックループで構成した例で示したが、フィー
ドフォワードでバーストロックを行うことも同様に可能
である。
【００２３】
【発明の効果】以上のように、本発明は、フリーランク
ロックを発生するフリーランクロック発生手段と、前記
フリーランクロック発生手段からのフリーランクロック
に同期してアナログ映像信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジ
タル信号のサンプリング位相及びサンプリング周波数を
変換する第１のディジタル補間フィルタ手段と、前記第
１の補間フィルタ手段からの信号のバースト位相を検出
し、前記第１のディジタル補間フィルタ手段をコントロ
ールするバースト検出手段と、前記第１のディジタル補
間フィルタ手段からの信号をＹ信号とＣ信号に分離する
ＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ−
Ｙ信号とＢ−Ｙ信号にデコードするクロマ信号デコード
手段と、前記ＹＣ分離手段からのＹ信号と前記クロマ信
号デコード手段からのＲ−Ｙ信号及びＢ−Ｙ信号の時間
軸及びサンプリング周波数を変換する第２のディジタル
補間フィルタ手段を設けるか、もしくは、アナログ映像
信号をディジタル信号に変換するＡ／Ｄ変換手段と、前
記Ａ／Ｄ変換手段からのディジタル信号のサンプリング
周波数を変換する第１のディジタル補間フィルタ手段
と、前記第１の補間フィルタ手段からの信号のバースト
位相を検出するバースト検出手段と、前記バースト検出
手段からの信号で発振周波数及び発振位相が変化するク
ロックを発生し、前記Ａ／Ｄ変換手段のサンプリングタ
イミングをコントロールするクロック発生手段と、前記
第１のディジタル補間フィルタ手段からの信号をＹ信号
とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段
からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコードする
クロマ信号デコード手段と、前記ＹＣ分離手段からのＹ
信号と前記クロマ信号デコード手段からのＲ−Ｙ信号及
びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換す
る第２のディジタル補間フィルタ手段を設ける事によ
り、バーストロックで行う信号処理と、ラインロックで
行う信号処理を、単一クロックもしくは、同期した数種
類のクロックのみで行う事ができる。従って、非同期ク
ロックの混在によるビートが発生しないという顕著な効
果が得られる。
ロックを発生するフリーランクロック発生手段と、前記
フリーランクロック発生手段からのフリーランクロック
に同期してアナログ映像信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジ
タル信号のサンプリング位相及びサンプリング周波数を
変換する第１のディジタル補間フィルタ手段と、前記第
１の補間フィルタ手段からの信号のバースト位相を検出
し、前記第１のディジタル補間フィルタ手段をコントロ
ールするバースト検出手段と、前記第１のディジタル補
間フィルタ手段からの信号をＹ信号とＣ信号に分離する
ＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ−
Ｙ信号とＢ−Ｙ信号にデコードするクロマ信号デコード
手段と、前記ＹＣ分離手段からのＹ信号と前記クロマ信
号デコード手段からのＲ−Ｙ信号及びＢ−Ｙ信号の時間
軸及びサンプリング周波数を変換する第２のディジタル
補間フィルタ手段を設けるか、もしくは、アナログ映像
信号をディジタル信号に変換するＡ／Ｄ変換手段と、前
記Ａ／Ｄ変換手段からのディジタル信号のサンプリング
周波数を変換する第１のディジタル補間フィルタ手段
と、前記第１の補間フィルタ手段からの信号のバースト
位相を検出するバースト検出手段と、前記バースト検出
手段からの信号で発振周波数及び発振位相が変化するク
ロックを発生し、前記Ａ／Ｄ変換手段のサンプリングタ
イミングをコントロールするクロック発生手段と、前記
第１のディジタル補間フィルタ手段からの信号をＹ信号
とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段
からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコードする
クロマ信号デコード手段と、前記ＹＣ分離手段からのＹ
信号と前記クロマ信号デコード手段からのＲ−Ｙ信号及
びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換す
る第２のディジタル補間フィルタ手段を設ける事によ
り、バーストロックで行う信号処理と、ラインロックで
行う信号処理を、単一クロックもしくは、同期した数種
類のクロックのみで行う事ができる。従って、非同期ク
ロックの混在によるビートが発生しないという顕著な効
果が得られる。
【図１】本発明の第１の実施の形態に係る映像信号処理
装置を示す構成図
装置を示す構成図
【図２】本発明の第２の実施の形態に係る映像信号処理
装置を示す構成図
装置を示す構成図
【図３】従来の映像信号処理装置を示す構成図
【図４】本発明の一実施の形態に係る映像信号処理装置
の動作を説明するための波形図
の動作を説明するための波形図
１ アナログ映像信号入力端子 ２ Ａ／Ｄ変換回路 ３ バーストロック補間回路 ４ バースト位相検出回路 ５ フリーランクロック発生回路 ６ ＹＣ分離回路 ７ クロマデコード回路 ８ ラインロック補間回路 ９ Ｙ信号出力端子 １０ Ｒ−Ｙ信号出力端子 １１ Ｂ−Ｙ信号出力端子 ２１ アナログ映像信号入力端子 ２２ Ａ／Ｄ変換回路 ２３ サンプリング周波数変換回路 ２４ バースト位相検出回路 ２５ バーストロッククロック発生回路 ２６ ＹＣ分離回路 ２７ クロマデコード回路 ２８ ラインロック補間回路 ２９ Ｙ信号出力端子 ３０ Ｒ−Ｙ信号出力端子 ３１ Ｂ−Ｙ信号出力端子
Claims (2)
- 【請求項１】 フリーランクロックを発生するフリーラ
ンクロック発生手段と、前記フリーランクロック発生手
段からのフリーランクロックに同期してアナログ映像信
号をディジタル信号に変換するＡ／Ｄ変換手段と、前記
Ａ／Ｄ変換手段からのディジタル信号のサンプリング位
相及びサンプリング周波数を変換する第１のディジタル
補間フィルタ手段と、前記第１の補間フィルタ手段から
の信号のバースト位相を検出し、前記第１のディジタル
補間フィルタ手段をコントロールするバースト検出手段
と、前記第１のディジタル補間フィルタ手段からの信号
をＹ信号とＣ信号に分離するＹＣ分離手段と、前記ＹＣ
分離手段からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコ
ードするクロマ信号デコード手段と、前記ＹＣ分離手段
からのＹ信号と前記クロマ信号デコード手段からのＲ−
Ｙ信号及びＢ−Ｙ信号の時間軸及びサンプリング周波数
を変換する第２のディジタル補間フィルタ手段とを備え
たことを特徴とする映像信号処理装置。 - 【請求項２】 アナログ映像信号をディジタル信号に変
換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのデ
ィジタル信号のサンプリング周波数を変換する第１のデ
ィジタル補間フィルタ手段と、前記第１の補間フィルタ
手段からの信号のバースト位相を検出するバースト検出
手段と、前記バースト検出手段からの信号で発振周波数
及び発振位相が変化するクロックを発生し、前記Ａ／Ｄ
変換手段のサンプリングタイミングをコントロールする
クロック発生手段と、前記第１のディジタル補間フィル
タ手段からの信号をＹ信号とＣ信号に分離するＹＣ分離
手段と、前記ＹＣ分離手段からのＣ信号をＲ−Ｙ信号と
Ｂ−Ｙ信号にデコードするクロマ信号デコード手段と、
前記ＹＣ分離手段からのＹ信号と前記クロマ信号デコー
ド手段からのＲ−Ｙ信号及びＢ−Ｙ信号の時間軸及びサ
ンプリング周波数を変換する第２のディジタル補間フィ
ルタ手段とを備えたことを特徴とする映像信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28649099A JP3695252B2 (ja) | 1999-10-07 | 1999-10-07 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28649099A JP3695252B2 (ja) | 1999-10-07 | 1999-10-07 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001112016A true JP2001112016A (ja) | 2001-04-20 |
| JP3695252B2 JP3695252B2 (ja) | 2005-09-14 |
Family
ID=17705086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28649099A Expired - Lifetime JP3695252B2 (ja) | 1999-10-07 | 1999-10-07 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3695252B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336595B2 (en) | 2002-04-19 | 2008-02-26 | Victor Company Of Japan, Ltd. | Reproducing system and corresponding information recording medium having wobbled land portions |
| US7515211B2 (en) | 2003-08-29 | 2009-04-07 | Mitsubishi Denki Kabushiki Kaisha | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus |
-
1999
- 1999-10-07 JP JP28649099A patent/JP3695252B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336595B2 (en) | 2002-04-19 | 2008-02-26 | Victor Company Of Japan, Ltd. | Reproducing system and corresponding information recording medium having wobbled land portions |
| US7349324B2 (en) | 2002-04-19 | 2008-03-25 | Victor Company Of Japan, Limited | Reproducing system and corresponding information recording medium having wobbled land portions |
| US7656781B2 (en) | 2002-04-19 | 2010-02-02 | Victor Company Of Japan, Limited | Reproducing system and corresponding information recording medium having wobbled land portions |
| US7668072B2 (en) | 2002-04-19 | 2010-02-23 | Victor Company Of Japan, Limited | Producing system and corresponding information recording medium having wobbled land portions |
| US7907504B2 (en) | 2002-04-19 | 2011-03-15 | Victor Company Of Japan Limited | Optical recording medium having auxiliary information and reference clock |
| US8179773B2 (en) | 2002-04-19 | 2012-05-15 | JVC Kenwood Corporation | Optical recording medium having auxiliary information and reference clock |
| US8189451B2 (en) | 2002-04-19 | 2012-05-29 | JVC Kenwood Corporation | Optical recording medium having auxiliary information and reference clock |
| US7515211B2 (en) | 2003-08-29 | 2009-04-07 | Mitsubishi Denki Kabushiki Kaisha | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus |
| DE112004001627B4 (de) * | 2003-08-29 | 2010-07-29 | Mitsubishi Denki K.K. | Videosignal-Verarbeitungsschaltung, Videosignal-Anzeigevorrichtung und Videosignal-Aufzeichnungsvorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3695252B2 (ja) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890006090A (ko) | 디지탈 비디오 신호처리회로 | |
| KR100717236B1 (ko) | 영상 신호 처리 회로 | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| JP2001112016A (ja) | 映像信号処理装置 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| WO2004080085A1 (ja) | 映像信号処理回路、映像信号処理方法 | |
| JP2001094821A (ja) | サンプリングクロック生成回路 | |
| JP2773863B2 (ja) | 映像信号合成装置 | |
| KR0167997B1 (ko) | 시간축 보정을 위한 전처리회로 | |
| JP3932164B2 (ja) | 映像信号処理装置 | |
| JPS6143086A (ja) | Ｐｌｌ装置 | |
| JP2503619B2 (ja) | フエ―ズロツクル―プ装置 | |
| JPH1093986A (ja) | テレビジョン受信装置 | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH05219522A (ja) | Ｙｃ分離回路 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP2529469B2 (ja) | テレビジョン方式変換装置 | |
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JP2006109029A (ja) | 映像信号処理回路 | |
| JPH11308631A (ja) | 画像信号処理装置 | |
| JPH06113201A (ja) | 同期切換回路 | |
| JP2005303857A (ja) | 同期信号発生回路及びこれを備えるカラーテレビジョンカメラ | |
| JP2003125421A (ja) | ビデオ信号デコーダ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |