JPH01136473A - 水平同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＭＵ８Ｆ；方式の高品位映像信号に含まれ
た毎水平ラインの水平同期波形部分を検出する水平同期
検出回路に関する。

〔従来の技術〕

従来、ハイビジョン（１（ＤＴＶ　）放送は日本放送協
会（ＮＨＫ）によって開発されたＭＵＳＥ方式の高品位
映像信号、すなわちハイビジョン信号を用いて実施する
ことが予定されている。　　・そして、ＭＵｉ！３Ｅ方
式のハイビジョン信号は、日経マグロウとル社発行の雑
誌　日経エレクトロニツク　１９８４年３月１２日号の
第１１２〜１１６頁、ＮＨＫ総合技術研究所、放送科学
基礎研究所発行の創立記念講演予稿「高品位テレビの新
しい伝送方式」（昭和５９年６月６日付）などに記載さ
れているように、４フイールドで一巡するサブナイキス
トサンプリングの処理、および色信号の時間圧縮。

線順次処理などにもとづき、いわゆる２：１インタレ一
ス方式のＴＣＩ信号に形成されている。

ところで、ハイビジョン信号の規格では毎フレームがラ
イン番号１〜１１２５の１１２５水平ツインからなると
ともに、各水平ラインが伝送りロック（＝　１６．２Ｍ
Ｈｚ　）の間隔のサンプル点番号１ないし４８０の４８
０サンプル点からなる。

そして、ハイビジョン信号には従来のＮＴＳＣ方式の映
像信号などに含まれている垂直、水平同期信号に相当す
るデータとして、つぎに説明するデジタル形式の正極性
の垂直、水平同期波形のデータが挿入されている。

すなわち、垂直同期波形（以下ＦＰ波形と称する）のデ
ータは、毎フレームのフレームパノ鴎インとして割当て
られたライン番号６０５　、６０６　（Ｎａ６０ｊ、　
Ｎｕ　６０６　’）の連続する２水平ラインを用いて挿
入され、このとき、２水平ラインの波形は第７図のＦＰ
＋　、　ＦＰ２それぞれに示すように、１４０ｃｋ（ｃ
ｋは１６，２ＮＨ４の伝送りロック）の間に４ｃｋ周期
でレベル反転（レベル差１００％）シ、その後１６ｃｋ
の長さのハイレベｌｖまたはローレベルが続いてフレー
ータは、フィールド毎の各水平ラインのほぼ第２ないし
第１２（■、・・・、■）の１１サンプル点を用いて挿
入され、このときｌｌ＆１　ｎ　、　ｌ１ｈｎ＋１　（
−ｎ　”　１　＋　２　ｓ３、・・・）の水平ラインの
ＨＤ波形部分の波形は、第８図のＨＤＩ　、　ＨＤ２そ
れぞれに示すように、１００％レベルの１９２／２５６
　、６４ン２５６のレベルをハイレベル、ローレヘルト
シ、ほぼ中央の第６サンプル点■の付近で、ライン毎に
逆方向にレベル変化する特有の波形となっている。

そして受信などによって得られたハイビジョン信号の再
生処理を行なう際には、前記ＦＰ波形部分、ｆ（Ｄ波形
部分のデータにもとづき、再生処理の動作クロックを入
力されたハイビジョン信号に同期させる必要、すなわち
同期を確立する必要があり、たとえば１９８５年テレビ
ジョン学会全国大会講演予稿集（昭和６０年７月１日　
テレビジョン学会発行）の１３−１６　（３４７〜８３
８頁）の「ＭＵＳＥ受信機用クロック同期回路」には、
ほぼ第９図に示す構成のクロック同期回路を用いて同期
を確立することが記載されている。

そして、第９図のクロック同期回路の場合、たとえば受
信されたハイビジョン信号が入力端子（１）を介してク
ランプ回路（２）に入力され、このとき、後述のカウン
タ回路から出力されたクランプパルスにもとづき、毎水
平ラインのハイビジョンｉ号が直流クランプされる。

さらに、クランプ回路（２）を介したハイビジョン信号
はアナログ／デジタル変換器（以下Ａ／Ｄ変換器と称す
る）Ｃ３）に入力され、該Ａ／Ｄ変換器（３１によって
デジタル変換される。

そして、Ａ／Ｄ変換器（３）から後段の再生処理用のＭ
ＵＩ−デコーダ（図示せず）およびＦＰ検出回路（４１
，ＨＤ位相比較器１５）に、１６．２　Ｍｆ（ｚのサン
プル点間隔でハイビジョン信号の９ビツトデータが順次
に出力される。

なお、検出回路（４１にはレベル反転によって変化する
データの最上位（Ｍ２Ｒ）の符号ビットのみが出力され
る。

そして、位相比較器＋５１は入力されたＨＤ波形部分の
データにもとづく波形パターンの位相と前記カウンタ回
路から出力された位相比較パルスの位相とを比較し、位
相差に比例した周波数信号をループフィルタ（６）に出
力する。

数の制御電圧信号として電圧制御型水晶発振器すナワチ
■ＣＸ０Ｃ７）ニ供給すレ、ＶＣＸＯ（７）　（７）発
振［波数がＰＬＬ制御される。

そして、ＶＣＸＯ（７）の発振信号が基準クロックの信
号としてカウンタ回路（８）に入力され、該カウンタ回
路【８）により、基準クロックの信号が分周され、ＭＵ
ＳＥデコーダなどに供給される３５，２１１ｉ１ｚのサ
ン７’　ＩＶ　点間隔のクロック、および前記クランプ
パルス、位相比較パルスのクロックなどの種々の動作ク
ロックの信号が形成される。

なお、カウンタ回路ｔ８）１位相比較器Ｃ５）、フィル
ｐ　（６１、ＶＣＸＯ（７）（７）　ｙｖ　−７’Ｋ　
Ｊ：、　り、ＶＣＸＯ（７１）Ｆ　Ｌ　Ｌが形成されて
いる。

また、カウンタ回路（８）は１フレ一ム分のサンプル点
の個数の基準クロックを１周期として動作する。

一方、検出回路Ｔ４）はＡ／Ｄ変換器（３）から入力さ
れた符号ビットにもとづき、ハイビジョンｉ＋のＦＰ波
形部分のくり返しパターン、すなわち第７図の［”ＰＩ
　、　ＦＰ２のくり返しパターンを検出するとともに、
検出したくシ返しパターンと、カウンタ回路（８１から
のＦＰ波形部分検出用のクロックのくシ返しパターン、
すなわちＶＣＸＯ（７）の基準クロックにもとづいて内
部生成された検出用のクロック信号のくり返しパターン
とを比較し、両パターンがずれるとき、すなわち垂直同
期がとれていないときに、カウンタ回路（８）を瞬時リ
セットする。

そして、検出回路（４）のリセットにもとづく垂直同期
のずれの補正と、位相比較器１５＋の位相差の信号にも
とづく水平同期のずれの補正とによシ、ＶＣＸ　Ｏ（１
１の発振周波数がハイビジョン信号に同期するように引
込まれ、カウンタ回路（８）の各動作クロックの信号が
ハイビジョン信号に同期し、同期が確立する。

なお、前記クランプパルス、位相比較パルスのクロック
は、ＶＣＸＯｍの基準クロックの信号にもとづくほぼＨ
Ｄ波形部分のタイミングでカウンタ回路（８１から出力
される。

〔発明が解決しようとする問題点〕

ところで、前記第９図のクロック同期回路の場合、ｌフ
レームに１回だけ入力されるＦＰ波形部分のデータ、す
なわち垂直同期データが検出回路（４）で検出されてカ
ウンタ回路（８）がリセットされる丑での初期には、カ
ウンタ回路（８）が完全な非同期状態で動作し、このと
き、クランプ回路１２）のクランプタイミングが適正な
タイミングからずれ、Ａ／Ｄ変換器（３）の出力データ
が変動して位相比較器（５１などが誤動作する。

そして、レベル変化の大きなＦＰ波形部分の検出にもと
づき、検出回路（４１によるカウンタ回路（８）のリセ
ットが１回または複数回行なわれることにより、クラン
プ回路（２；のクランプタイミングのずれが小さくなっ
て位相比較器（５）などが正常に動作し始め、ＨＤ波形
部分の検出にもとづ（ＰＬＬ制御がかかり始めてカウン
タ回路＋８１の各動作クロックの信号のタイミングずれ
が補正され、クランプ回路（２１のクランプタイミング
のずれなどが一層小さくなり、ｖｃｘｏ　ｒ７）の発振
周波数がハイビジョン信号に同期した周波数に引込まれ
、同期が確立する。

そのため、第９図のクロック同期回路の場合は、ＦＰ波
形部分の検出によってカウンタ回路（８）が１回または
複数回リセットされ、クランプ回路（２１のクランプタ
イミングのずれがある程度補正されてから、ＰＬＬ制御
による引込みが開始されて受信同期が確立されることに
なり、同期の確立に１フレ一ム以上の長時間を要し、と
ぐに、クランプ回路（８１のクランプタイミングのずれ
が大きく、検出回路（４１のＦＰ波形部分の検出が困難
になるときには、同期がとれなくなる事態も発生する。

そのため、ＭＵＳＥ方式のハイビジョン放送の分野では
、受信機などの同期を迅速かつ確実に確立することが望
まれている。

そして、この発明は前記の点に留意してなされたもので
あシ、同期が確立される以前にもＨＤ波形部分の正確な
検出が行なえるようにし、その検出にもとづいて同期の
引込み特性の改善などが図れるようにすることを技術的
課題とする。

〔問題点を解決するための手段〕

前記問題点を解決するための手段を、実施例に対応する
第１図を用いて以下に説明する。

この発明は、毎水平ラインの正極性の水平同期波形部分
のレベルがほぼ中央の所定サンプル点付近でライン毎に
逆方向にレベル変化す′るＭＵ８Ｅ方式の高品位映像信
号をデジタル変換し、該映像信号のサンプル点間隔でデ
ジタルデータを出力するアナログ／デジタル変換器（９
）と、 前記変換器（９）の出力データを１ライン遅延して一夕
との加算、減算それぞれを前記サンプル点間隔で行なう
加算器ＯＢおよび減算器ａのと、前記加算器（１１１の
演算結果がほぼ前記水平同期波形部分の個数の連続する
サンプル点にわたってほぼ一定に保持されたときに第１
判定信号を出力する加算結果判定回路ａ３と、 ほぼ前記連続するサンプル点のうちの所定数以上のサン
プル点の前記減算器＠の演算結果の絶対値がほぼ一定値
になったときに第２判定信号を出力する減算結果判定回
路α４と、 前記減算器ａ２の演算結果の正、負の符号変化点を判定
し、前記第１．第２判定信号とほぼ同一のタイミングで
第３判定信号を出力する変化点判定回路αＱと、 前記各判定回路０３〜ｌ′Ｉ９の出力信号をアンドゲー
ト処理し、前記各判定信号の同時入力によって前記水平
同期波形部分の検出信号を出力する検出信号ゲートａＱ
と を備えるという技術的手段を講じている。

〔作用〕

したがって、この発明によると、ＭＵＳＥ方式の高品位
映像信号、すなわちハイビジョン信号の毎水平ラインの
ＨＤ波形部分が第８図に示したように、第２ないし第１
２サンプル点■〜＠に位置するとともに、ほぼ中央の第
６サンプル点■の近傍でライン毎に逆方向にレベル変化
し、ｌ！ｉｎの水平ラインでレベ／Ｖ　６４／２５６か
ら１９２／２５６に変化すると、つき゛のｔｈｎ＋１の
水プラインでレペ／Ｉ／１９２／２５６から６４７２５
６に変化するため、加算器０υの演算結果はＨＤ波形部
分でほぼレベル２５６１５１２の一定レベルに保持され
、減算器（２）の減算結果の絶対値はＨＤ波形部分の第
２ないし第５サンプル点■〜■、第７ないし第１１サン
プル点■〜■に相当するほぼ９サンプル点がルべｔｖ　
１２８／２５６　！の一定値になり、しかも、第６サン
プル点■に相当するサンプル点の減算器α力の減算結果
が必らず正から負あるいは負から正に変化する。

そのため、判定回路０３〜αＱは毎水平ラインのほぼ）
ＩＤ波形部分の入力直後に第１ないし第３判定信号それ
ぞれを出力し、このとき、各判定信号の同時入力にもと
づき、ゲートα力からｆ（ｒ）波形部分の検出信号が出
力される。

したがって、ハイビジョン信号が入力され始めると、た
とえば第９図のクロック同期回路によつ　。

て同期が確立されていなくても、毎水平ラインのＨＤ波
形部分の検出にもとづいてゲート（財）から検出信号が
出力され、このとき、３種の判定、すなわち加算結果の
レベル、減算結果のレベルの絶対値、および減算結果の
符号変化の判定にもとづいてＨＤ波形部分が検出される
ため、ＨＤ波形部分のみが確実に検出される。

そして、第９図のカウンタ回路＋８１のクランプパルス
の代わりにゲート（Ｌ１５の検出信号によって同図のク
ランプ回路（２＋の直流クランプを制御することにより
、ラレーム毎のＦＰ波形部分の検出以前から、クランプ
回路（２１によって適正なタイミングでハイビジョン信
号が直流クランプされ、ＦＰ波形部分の検出が確実に行
なえるとともに、該検出にもとづきカウンタ回路＋８１
がリセットされると、このとき、クランプ回路＋２１の
クランプタイミングがすでに適正であるため、直ちにＰ
ＬＬ制御による同図のＶＣＸＯ（７）の引込みが開始さ
れて迅速に同期が確立され、受信機などの同期の引込み
特性が改善されて技術的課題が解決される。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図ない
し第６図とともに詳細に説明する。

第１図において、（９）は受信あるいは記録媒体の再生
などによって得られたＭＵＳＥ方式のハイビジョン信号
が入力されるＡ／Ｄ変換器であり、入力されたハイビジ
ョン信号を１６．２ＭＨ２の伝送りロック周期でデジタ
ル受梁し、ハイビジョン（ｌのサンプル点の間隔で９ビ
ツトのデジタルデータを出力する。

ｏｃｔは変換器（ｆ９の出力データを１水平ライン（＝
４８０ｃｋ　）遅延するラインメモリであり、変換器（
りから出力される現サンプル点の１ライン前のサンプル
点のデータを出力する。

（１１１およびα２はＡ／Ｄ変換器埒）の出力データと
メモリαＯの出力データとの加算、減算それぞれを行な
う加算器および減算器であり、Ａ／Ｄ変換器（７２から
出力された現サンプル点のデータとメモリ００から出力
された１ライン前の同一サンプル点のデータとの和、差
それぞれを演算し、両サンプル点の和。

差レベルそれぞれのデータＡ、Ｂを出力する。

ａＪは加算器ＯＤの演算結果のデータＡが入力される加
算結果判定回路であり、連続する隣接２ラインのＨＤ波
形部分の同一サンプル点の和のレベルが、第８図からも
明らかなように第２ないし第１１サンプル点■〜■にわ
たって２５６１５１２の一定しベ個程度の連続するサン
プル点にわたってほぼ一定に保持されたときに、ハイレ
ベｐの第１判定倍号８ａを出力する。

０４）は減算器α２の演算結果のデータＢ（以下減算デ
ータＢと称する）が入力される減算結果判定回路であり
、隣接２ツインのＨＤ波形部分の同一サングル点のレベ
ル差の絶対値が、第３図からも明らかなように第６サン
プル点■前の第２ないし第５サンプル点■〜■、および
第６サンプル点■後の第７ないし第１１サンプル点■〜
０の９サンプル点で＋　１２８／２５６　＋の一定値に
なシ、しかも、第１゜第１２サンプル点■、■それぞれ
のレベル差の絶対値もｌ　１２８／２５６　＋の一定値
になることが多いため、減算データＢの絶対値がほぼＨ
Ｄ波形部分の長さに相当する１０程度の連続するサンプ
ル点のうちの８個以上のサンプル点に対してほぼ１−１
２８／２５６　＋の一定値になったときにハイレベルの
第２判電信号ｓｂを出力する。

Ｉ′Ｉ９は減算データＢのＭＳＢの符号ピッ）Ｂが入力
される変化点判定回路であり、隣接２ラインのＨｌ）波
形部分のレベルが第６サンプル点■の付近で進度化し、
第６サンプル点■前、後、実際には第６または第７サン
プル点■または■で減算器（６）の出力データが正から
負あるいは負から正に必らず変化するため、減算データ
Ｂの符号ピッ）ＢからＨＤ波形部分のほぼ中央のレベル
変化点を判定し、処理回路α］、α→の処理時間との整
合用の時間。

すなわち４サンプル点程度の時間だけ遅れた第１゜第２
判定倍号８ａ　、　８ｈとほぼ同一のタイミングでハイ
レベルの第３判定倍号Ｓｃを出力する。

０Ｑは判定回路ａ３〜Ｉ’１５の出力信号が入力される
検出信号ゲートであシ、第１ないし第３判定倍号８ａル
の検出信号を出力する。

なお、第１図の各回路（９）〜０Ｑはサンプル点間隔（
＝１６．２ＭＨｚ　）　ツクａ　ツク、　タ、！：ｔハ
９ＪＸ　９図ノＶＣＸＯ（７）の基準クロックの信号の
分周によって形成されたクロックにもとづいて動作する
。

また、同期の引込み特性を改善する場合は、第９図のク
ロック同期回路に第１図の検出回路が付加され、このと
き、Ａ／Ｄ変換器（９）が第９図のＡ／Ｄ変換器（３）
に相当し、Ａ／Ｄ変換器（９）に第９図のクランプ回路
（２）を介したハイビジョン信号が入力されるとともに
、Ａ／Ｄ変換器（９）の出力データがメモリαＯ２加算
器０１１．減算器０の、および第９図の検出回路（４）
９位相比較器（５）などに出力され、かつ、ゲートＱＱ
の検出信号を１ライン程度遅延した信号が、同図のカウ
ンタ回路（８）のクランプパルスの代わりにクランプ回
路（２）に供給される。

そして、受信あるいは記録媒体の再生などにもとづき、
Ａ／Ｄ変換器（９）にハイビジョン信号が入力され始め
ると、Ａ／Ｄ変換器（９）により、伝送りロック間隔、
すなわちサンプル点の間隔でハイビジョン信号がデジタ
ル変換される。

このとき、Ａ／Ｄ変換器（９）は動作クロックのずれに
もとづき、サンプル位相にずれが生じるが、入力すれた
ハイビジョン信号がアナログ伝送波形の信号となるため
、Ａ／Ｄ変換器（９）からは、入力されたハイビジョン
信号のほぼ各サンプル点のデータが順次に出力される。

そして、メモリａＧによってＡ／Ｄ変換器（９）の出力
データがＩライン遅延され、Ａ／Ｄ変換器（９）の出力
データとメモリａＯの１ライン前の出力データが加算器
０１）、減算器ａのそれぞれに入力される。

そのため、加算器０υはＡ／Ｄ変換器（９１から出力さ
れた現サンプル点のデータのレベルとメモリ顛から出力
された１ライン前のほぼ同一サンプル点のデータのレベ
ルとを加算し、両サンプル点の和のレベルの加算データ
Ａを判定回路αＪに出力する。

また、減算器αりはＡ／Ｄ変換器（９）から出力された
現サンプル点のデータのレベルをメモリａＯから出力さ
れたｌライン前のほぼ同一サンプル点のデータのレベル
から減算し、両サンプル点のレベル差の減算データＢお
よび該データＢのＭＯＢの符号ピッ）Ｂを、判定回路α
４および龜９それぞれに出力する。

そして、加算データＡが入力される判定回路１１：４は
第２図に示すように構成され、加算データＡが縦列接続
された２個の遅延器（１３Ｂ）、（１８ｂ）によって１
クロツク（−１６，２ＭＦ（ｚ　）ずつ遅延されるとと
もに、加算データＡと遅延器（ｔａａ）の出力データの
差、および遅延器（１３ａ）の出力データと遅延器（１
３ｂ）の出力データの差が、減算器（１３０）、（ｌａ
ｄ）それぞれで演算される。

なお、遅延器（１３ａ）、（１３ｈ）はたとえば９ビッ
ト入、出力型のｌ）型フリップフロップからなる。

さらに、減算器（１３ｃ）、（１（ｄ）の演算結果のデ
ータＡＩ、Ａ２が比較器（１３ｅ）、（１８ｆ）それぞ
れに入力され、比較器（１３ｅ）、（１３ｆ）により、
ｆ’　−ｐ　Ａ＋　、Ａ２それぞれと基準値回路（ｌａ
ｇ）に設定された基準値のデータＣ１とが比較される。

このとき、データＡＩ　、　Ａ２が加算データＡの隣り
合うサンプル点間の差のデータそれぞれになり、ＨＤ波
形部分であれば、データＡ＋　、　Ａ２がほぼノイズの
影響による微小な変動を除いてほぼ０になるため、比較
器（１３ｅ）、（１３ｆ）は、ｙ’　−夕Ａ＋　、　Ａ
２の絶対値がノイズの影響にもとづく変動を予想して設
定された正レベルのデータＣ＋を超えるか否かを比較検
出する。

そして、データＡＩ　、　Ａ２の絶対値がデータ０２以
下であれば、比較器（１３ｅ）、（１３ｆ）はデータＡ
＋、Ａ２それぞれを加算器（ｌａｇ）に出力し、データ
ＡＩ、Ａ２の絶対値が０１より大きければ、比較器（１
３ｅ）、（１３「）はデータＡＩ　、　Ａ２それぞれの
代わシに、データＡ＋。

Ａ２よシ十分大きな固定レベルのデータを加算器（１３
ｇ）に出力する。

さらに、加算器（ｌａｇ）が比較器（１３ｅ）、（１８
ｆ）の出力データを加算し、このとき、データＡ＋　、
　Ａ２の和が遅延器（１３ｂ）の出力データから遅延器
（１３Ｂ）の入力データを減算したレベル差になるため
、ＨＤ波形部分などの比較器（１：１Ｓ６）、（１８ｆ
）でレベル変動が検出されなかった部分に対しては、加
算器（１確）の出力データＡ３が、検出されなかったレ
ベル変動をほぼ２倍に強調したデータになシ、比較器（
１３ｅ）。

（１８ｆ）でレベル変動が検出された部分に対しては、
データＡ３が異常に大きなデータたとえば最大レベルの
データになる。

そして、データＡ３が比較器（１８ｈ）に入力され、比
較器（１３ｈ）により、データＡ３の絶対値と基準値回
路（１３１）に設定された基準値のデータＣ２とが比較
され、このとき、データＣ２がデータＣ＋のほぼ２倍の
レベルに設定され、かつ、前述したように加算器（１３
ｇ）の加算によってレベル変動が２倍に強調されるため
、比較器（１３ｅ）、（１（「）で検出されなかったノ
イズの影響にもとづく微小変動よりわずかに大きな変動
も比較器（１３ｈ）で確実に検出され、データＡ３の絶
対値がデータ０２以下になるとき、すなわち加算データ
Ａがほぼ２５６１５１２の一定レベルに保持されるＨＤ
波形部分のときにのみ、比較器（１３ｈ）から８段構成
のシフトレジスタ（１３ｊ）にハイレベルの比較結果の
信号が出力される。

ところで、遅延器（１８ａ）　、　（１３ｂ）によって
加算器αＤの出力データが２サンプル点だけ遅延される
ため、ほぼ第８図の第４サンプル点■から前記比較結果
の信号が出力され始め、該信号がハイレベルに保持され
るのは、第４ないし第１１サンプル点■〜０の８サンプ
ル点になる。

そこで、シフトレジスタ（１３ｊ）により、比較器（１
３ｈ）の出力信号が連続８サンプル点について順次にシ
フトしながら保持され、連続８サンプル点に対して比較
器（１３ｈ）の出力信号がハイレベルになり、ほぼＨＤ
波形部分の長さの連続１０サンプル点にわたって加算デ
ータＡがほぼ一定レベルに保持され、シフトレジスタ（
１３ｊ）の各段カハイレベルになったときに、アンドゲ
ート（１３ｋ）からハイレベルの第１判定倍号Ｓａが出
力される。

一方、判定回路α４は第３図に示すように構成され、減
算データＢが比較器（１４ａ）に入力され、比較器（１
４ａ）によシ、減算データＢの絶対値と、基準値回路（
１４ｂ）、（１４０）の基準値のデータＥ＋　、　Ｂ２
とが比較される。

そして、ＨＤ波形部分であれば第２ないし第５サンプル
点■〜■および第７ないし第１１サンプル点■〜■の９
サンプル点での隣接２ラインのレベル差の絶対値がほぼ
ｌ　１２８／２５６　＋の一定値になるため、データＥ
＋　、　Ｂ２はノイズの影響によるレベル変動を考慮し
てＥ’　＜　ｌ　１２８／２５６１（Ｆ；２のｌＩ２８
／２５６１の近傍のレベルのデータそれぞれに設定され
、比較器（１４ａ）により、入力された各サンプル点の
減算データＢの絶対値がＥ１〜Ｅ２の範囲内のほぼ一定
値か否かが検出され、Ｅ１〜Ｅ２の範囲内のサンプル点
に対してハイレベルになる信号が比較器（１４ａ）から
１０段構成のシフトレジスタ（１４ｄ）に出力される。

さらに、シフトレジスタ（１４ｄ）の各段の信号。

すなわち連続する１０サンプル点の検出結果の信号が、
個数判定回路（１４ｅ）を形成する加算！　（１４ｆ）
に入力され、加算器（１４ｆ）から比較器（１４ｇ）に
、前記連続する１０サンプル点のうちの絶対値がＥｌ〜
Ｅ２の範囲内になった個数を示すデータＢ１が出力され
る。

そして、比較器（１４ｇ）により、データＢ１と基準値
回路（１４ｂ）の基準値のデータＥ３とが比較される。

ところで、Ｆ（Ｄ波形部分の場合、ノイズの影響による
比較器（１４Ｂ）の検出ミスなどを考慮すると、前記連
続１０サンプル点が第２ないし第１１サンプル点■〜■
の１０サンプル点になったときに、少なくとも８サンプ
ル点がＥ１〜Ｅ２の範囲内になるように、データＥｌ　
、　Ｂ２が設定されている。

そのため、データＦ；３が「８」のデータに設定され、
絶対値がＥ１〜Ｅ２の範囲内になるサンプル点として、
前記連続する１０サンプル点のうちの８サンプル点以上
が検出され、データＢ１が「８」以上のデータになった
ときＫのみ、比較器（１４ｇ）からハイレベルの第２判
定倍号ｓｈが出力される。

また、判定回路（Ｉっは、第４図に示すように構成され
、減算データＢの符号ピッ）Ｂが■）型フリップフロッ
プからなる２個の遅延器（＋５ｄ）、（ｔ５ｂ）によっ
て１クロツクずつ遅延され、排油的論理和ゲー　ト（１
５Ｇ）に、現サンプル点の符号ピッ）Ｂと遅延器（１５
ｂ）から出力された２クロツク前のサンプル点の符号ビ
ットＢとが入力される。

ところで、ＨＤ波形部分ではハイビジョン信号が第６サ
ンプル点■付近で必らずレベル変化し、このとき阻ｎの
水平ラインの入力であれば、減算データＢが第６サンプ
ル点■の前、後半に正、負それぞれになり、つぎの？ｈ
ｎ＋１の水平ラインの入力であれば、減算データＢが第
６サンプル点■の前、後半に負、正それぞれになる。

そして、符号ピットＢ′は減算データＢの正、負によっ
て２値レベル変化するとともに、減算器０２のしきい値
の設定などにもとづき、Ｆ（Ｄ波形部分での正規の変化
点が第６サンプル点■あるいは第７サンプル点■になる
。

したがって、ゲー）　（１５０）の出力信号は、ノイズ
の影響などによらず、Ｅ（ｒ）波形部分のときにはほぼ
中央の第６サンプル点■あるいは第７サンプル点■のタ
イミングで必ずハイレペ〜に変化する。

さらに、ゲート（１５８）の出力信号が４段構成のシフ
トレジスタ（１５ｄ）に入力され、レジスタ（１５ｄ）
により、ゲー）　（１５Ｃ）の出力信号が４クロツク遅
延され、このとき、第６サンプル点■あるいは第７サン
プル点■のゲート（Ｌ５Ｃ）の出力信号は、第１、第２
判定倍号Ｓａ　、　Ｓｂが出力される第１１サンプル点
■の前、後のタイミングで、第３判定倍号Ｓｃとしてレ
ジスタ（＋５ｄ）から出力される。

そして、判定回路ａ３のゲート（１３ｋ）の出力信号。

判定回路０４）の比較器（１４ｇ）の出力信号、および
判定回路Ｃｔ６のレジスタ（１５ｄ）の出力信号がゲー
）　（１４１９に入力されてアンドゲート処理される。

このとき、ハイビジョン信号の映像部分ではライン相関
が高く、隣接２ラインの同一サンプル点のデータがほぼ
等しくなるが、ＨＤ波形部分では第８図からも明らかな
ようにほとんどライン相関が低くなるため、ＨＤ波形部
分のときにのみ、ＨＤ波形部分の終端の第１１あるいは
１２サンプル点■。

＠のタイミングでゲート（１８ｋ）の出力信号、比較器
（１４ｇ）の出力信号がほぼ同時にハイレベルの第１、
第２判定倍号になるとともに、レジ２り（１５ｄ）の出
力信号もハイレベルの第８判定倍号になる。

そのため、ゲートαＱの出力信号は毎水平ラインのＨＩ
）波形部分の終端のときにローレベルからハイレベμの
検出信号に立上シ、１ないし２クロツク後には、第１な
いし第３判定倍号の少なくとも１つが出力されなくなる
ため、再びローレベルに戻υ、毎水平ラインのＨＤ波形
部分の終了前、後に、ゲートαＧからパルス状のＨＤ波
形部分の検出信号が出力される。

ソシて、ハイビジョン信号がアナログ信号状態で入力さ
れるとともに、第１図の各回路【９）〜０Ｑがサンプル
点間隔の動作クロックで動作し、このとき、各回路（９
１〜Ｑｅの動作クロックがハイビジョン信号に同期して
いなくても、動作クロックにサンプル点間隔以下の位相
ずれしか生じないため１．４／Ｄ変換器（９）によシ、
ほぼ正規の各サンプル点でハイビジョン信号がデジタル
データに変換され、しかも、加算器Ｑｌ）および減算器
＠の演算結果にもとづく判定回路α３〜ｎ９の３種の判
定、すなわち隣接２ラインの同一サンデル点の加算レベ
ル、減算レベｐの絶対値、および減算レベルの符号変化
点の判定にもとづき、毎水平ラインの［（Ｄ波形部分が
検出されてゲー）　（ＩＱから検出信号が出力されるた
め、同期が確立する以前であっても、毎水平ラインの１
（Ｄ波形部分のみが確実に検出され、毎水平ラインのｔ
（Ｄ波形部分の終了前、後にゲーートＱ０から検出信号
が出力される。

そのため、ゲートαＱの検出信号をほぼｌ水平ライン遅
延し、第９図のクランプ回路（２１にクランプパルスと
して供給すると、同期が確立する以前。

すなわちへ′イビジョン信号が入力され始めた直後カラ
、クランプ回路【２）が適正なりランプタイミングでハ
イビジョン信号を直流クランプし、同図の検出回路（４
：によってＦＰ波形部分が確実に検出されるとともに、
検出回路（４）の検出にもとづき同図のカウンタ回路（
８）がリセットされた後には、比較器（５１によってす
みやかに［（Ｄ波形部分の波形パターンが検出され、直
ちにＰＬＬ制御によって同図のＶＣＸＯ（７）の発振周
波数が制御され、迅速かつ確実に同期が確立し、受信機
などの同期の引込み特性が著しく改善される。

なお、同期の確立前、後それぞれのＮａｎ、ｔｈｎ＋１
ラインのＡｌ１）変換器（９）のサンプル点、加算デー
タＡ、減算データＢ、および減算データＢの符号特性を
模式的に示すと、第５図（ａ）〜（ｄ）、第６図（ａ）
〜（ｄ）それぞれに示すようになる。

そして、第５図（ａ）〜（ｄ）　ａ同期の確立前、すな
わｔ、Ａ／Ｄ変換器（９１のサンプル点が正規のサンプ
ル点から少しずれた場合を示し、図中のτは１６，２Ｍ
Ｈ２の間隔を示し、■、■は１ｌｋＬｎ　ｓ　ｋ　ｎ＋
１ラインの第２、第１１サンプル点を示す。

また、第６図（ａ）〜（ｄ）は同期の確立後、すなわち
Ａ／Ｄ変換器（９）のサンプル点が正規のサンプル点に
引込まれた場合を示す。

ところで、ゲート（２）の検出信号は、たとえば受信機
の種涜の回路部のタイミングパルス、制御信号として用
いることができるのは勿論である。

そして、各判定回路０３〜へ＄の内部構成などが実施例
と異なっていてよいのも勿論である。

〔発明の効果〕

以上のように、この発明の水平同期検出回路によると、
受信などによって入力されたＭＵＳＦＥ方式の高品位映
像信号の毎水平ラインの水平同期波形部分を、受信機な
どの同期が確立する以前にも正確に検出することができ
、たとえば、同期の引込み特性を著しく改善することが
できるものである。

【図面の簡単な説明】

第１図ないし第６図はこの発明の水平同期検出回路の１
実施例を示し、第１図はブロック図、第２図、第８図、
第４図は第１図の加算結果判定回路、減算結果判定回路
、符号変化判定回路それぞれの詳細なブロック図、第５
図（ａ）〜（ｄ）、第６図（ａ）〜（ｄ）は同期の確立
前、後それぞれの第１図の各部の動作説明用のタイミン
グチャート、第７図、第８図はＭＵＳＥ方式の高品位映
像信号の垂直同期波形部分、水平同期波形部分それぞれ
の説明用の波形図、第９図はクロック同期回路のブロッ
ク図である。 （９）・・・Ａ／Ｄ変換器、ａＯ・・・ラインメモリ、
０ト・・加算器、Ｑ３・・・減算器、α３・・・加算結
果判定回路、０荀・・・減算結果判定回路、１′１９・
・・変化点判定回路、０す・・・検出信号ゲート。

Claims (1)

【特許請求の範囲】
1. （１）毎水平ラインの正極性の水平同期波形部分のレベ
   ルがほぼ中央の所定サンプル点付近でライン毎に逆方向
   にレベル変化するＭＵＳＥ方式の高品位映像信号をデジ
   タル変換し、該映像信号のサンプル点間隔でデジタルデ
   ータを出力するアナログ／デジタル変換器と、 前記変換器の出力データを１ライン遅延して出力するツ
   インメモリと、 前記変換器の出力データと前記メモリの出力データとの
   加算、減算それぞれを前記サンプル点間隔で行なう加算
   器および減算器と、 前記加算器の演算結果がほぼ前記水平同期波形部分の個
   数の連続するサンプル点にわたつてほぼ一定に保持され
   たときに第１判定信号を出力する加算結果判定回路と、 ほぼ前記連続するサンプル点のうちの所定数以上のサン
   プル点の前記減算器の演算結果の絶対値がほぼ一定値に
   なつたときに第２判定信号を出力する減算結果判定回路
   と、 前記減算器の演算結果の正、負の符号変化点を判定し、
   前記第１、第２判定信号とほぼ同一のタイミングで第３
   判定信号を出力する変化点判定回路と、 前記各判定回路の出力信号をアンドゲート処理し、前記
   各判定信号の同時入力によつて前記水平同期波形部分の
   検出信号を出力する検出信号ゲートと を備えたことを特徴とする水平同期検出回路。