JPH0774977A - 偏向装置 - Google Patents
偏向装置Info
- Publication number
- JPH0774977A JPH0774977A JP5301238A JP30123893A JPH0774977A JP H0774977 A JPH0774977 A JP H0774977A JP 5301238 A JP5301238 A JP 5301238A JP 30123893 A JP30123893 A JP 30123893A JP H0774977 A JPH0774977 A JP H0774977A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- word
- phase
- pulse
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Paper (AREA)
- Electron Beam Exposure (AREA)
- Particle Accelerators (AREA)
- Radiation-Therapy Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Light Guides In General And Applications Therefor (AREA)
- Burglar Alarm Systems (AREA)
- Control Of Metal Rolling (AREA)
- Television Systems (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】テレビジョン装置などで用いることのできる、
入力同期パルスに同期した高周波パルス列を発生する回
路に関する。 【構成】周波数２×ｆH で動作する同期デジタル水平偏
向システムにおいて、デジタル位相固定ループ回路２０
が、水平同期パルスＨS に同期した第１の周波数ｆH 信
号ＣＭａと、この第１のｆH 信号から周期Ｈの２分の１
だけ遅延した第２の周波数ｆH 信号ＣＭｂを発生する。
デジタル位相制御ループ回路１２０がこれら第１と第２
の両ｆH 信号を受入れて、周波数２×ｆH を有し、偏向
回路の出力段４１のリトレース期間のタイミングを制御
する水平偏向制御信号ＨＯＲＤＲＩＶＥを発生する。上
記の第１のｆH 信号ＣＭａによって与えられる情報に従
って１つおきのリトレース期間で同期化が行われる。
入力同期パルスに同期した高周波パルス列を発生する回
路に関する。 【構成】周波数２×ｆH で動作する同期デジタル水平偏
向システムにおいて、デジタル位相固定ループ回路２０
が、水平同期パルスＨS に同期した第１の周波数ｆH 信
号ＣＭａと、この第１のｆH 信号から周期Ｈの２分の１
だけ遅延した第２の周波数ｆH 信号ＣＭｂを発生する。
デジタル位相制御ループ回路１２０がこれら第１と第２
の両ｆH 信号を受入れて、周波数２×ｆH を有し、偏向
回路の出力段４１のリトレース期間のタイミングを制御
する水平偏向制御信号ＨＯＲＤＲＩＶＥを発生する。上
記の第１のｆH 信号ＣＭａによって与えられる情報に従
って１つおきのリトレース期間で同期化が行われる。
Description
【０００１】
【発明の利用分野】この発明は、例えばテレビジョン装
置などで用いることのできる、入力同期パルスに同期し
た高周波パルス列を発生する回路に関する。
置などで用いることのできる、入力同期パルスに同期し
た高周波パルス列を発生する回路に関する。
【０００２】
【発明の背景】最近、ア−ティファクトの影響を少なく
するために、ＮＴＳＣ方式などの飛越型ビデオ信号を非
飛越し走査形式で表示しようとすることが行われてい
る。このような表示形式（フォーマット）は一般に、水
平同期パルスの水平周波数ｆH の何倍かの周波数で偏向
電流スイッチングを行うことを必要とする。例えば、水
平周波数の２倍で走査する形式を採用したテレビジョン
方式では、水平同期パルスの各々から水平偏向電流２サ
イクル分を発生させる必要がある。これに対して、標準
のテレビジョン方式では、各同期パルスから１サイクル
分だけ発生させればよい。
するために、ＮＴＳＣ方式などの飛越型ビデオ信号を非
飛越し走査形式で表示しようとすることが行われてい
る。このような表示形式（フォーマット）は一般に、水
平同期パルスの水平周波数ｆH の何倍かの周波数で偏向
電流スイッチングを行うことを必要とする。例えば、水
平周波数の２倍で走査する形式を採用したテレビジョン
方式では、水平同期パルスの各々から水平偏向電流２サ
イクル分を発生させる必要がある。これに対して、標準
のテレビジョン方式では、各同期パルスから１サイクル
分だけ発生させればよい。
【０００３】いくつかの従来回路では、水平周波数を２
倍にすることは電圧制御型発振器（ＶＣＯ）を含む位相
固定ループによって行われる。ＶＣＯの出力周波数は水
平周波数の倍数に等しい。例えば、デジタルテレビジョ
ンでは、偏向電流を、ＶＣＯではなく共通の装置クロッ
ク構成から取出した信号を用いて作ることが望ましい。
倍にすることは電圧制御型発振器（ＶＣＯ）を含む位相
固定ループによって行われる。ＶＣＯの出力周波数は水
平周波数の倍数に等しい。例えば、デジタルテレビジョ
ンでは、偏向電流を、ＶＣＯではなく共通の装置クロッ
ク構成から取出した信号を用いて作ることが望ましい。
【０００４】
【発明の概要】この発明の一つの特徴を具備する装置で
は、周期性の線周波数入力信号に応答する位相固定ルー
プ回路を用いて、この入力信号に対して同じ相対的時間
に、かつ、入力信号の各周期内において、同期した第１
と第２の周期的信号を生成する。この発明の一態様にお
いては、位相制御ループ回路が用いられており、この位
相制御ループ回路は偏向回路の偏向サイクル表示信号
と、上述した第１と第２の周期的信号の少なくとも一方
とに応答して、線周波数同期入力信号の各周期中に第１
と第２の偏向出力信号を生成するようにされている。
は、周期性の線周波数入力信号に応答する位相固定ルー
プ回路を用いて、この入力信号に対して同じ相対的時間
に、かつ、入力信号の各周期内において、同期した第１
と第２の周期的信号を生成する。この発明の一態様にお
いては、位相制御ループ回路が用いられており、この位
相制御ループ回路は偏向回路の偏向サイクル表示信号
と、上述した第１と第２の周期的信号の少なくとも一方
とに応答して、線周波数同期入力信号の各周期中に第１
と第２の偏向出力信号を生成するようにされている。
【０００５】この発明の１つの実施例においては、例え
ば、位相固定ループ回路は同期パルスの周波数を２倍に
して、出力段に２×ｆH の周波数の偏向電流を生成す
る。
ば、位相固定ループ回路は同期パルスの周波数を２倍に
して、出力段に２×ｆH の周波数の偏向電流を生成す
る。
【０００６】上述の第１と第２の周期的信号の各々のも
ののタイミングは、共通のクロック信号の周期の何分の
１（分数）かの分解能（レゾルーション）で規定される
同期入力信号の各周期に対応して、位相固定ループ回路
に一連の状態（状態のシーケンス）が生じる。各状態は
共通のクロック信号に同期して生成される。位相固定ル
ープ回路はそれぞれ第１と第２の周期的に生じる事象を
表わす上記第１と第２の周期的信号を、それから第１と
第２の偏向出力信号を生成する位相制御ループ回路に供
給する。
ののタイミングは、共通のクロック信号の周期の何分の
１（分数）かの分解能（レゾルーション）で規定される
同期入力信号の各周期に対応して、位相固定ループ回路
に一連の状態（状態のシーケンス）が生じる。各状態は
共通のクロック信号に同期して生成される。位相固定ル
ープ回路はそれぞれ第１と第２の周期的に生じる事象を
表わす上記第１と第２の周期的信号を、それから第１と
第２の偏向出力信号を生成する位相制御ループ回路に供
給する。
【０００７】この発明の別の態様においては、位相制御
ループ回路は偏向回路の出力段からリトレース信号を受
取って、出力信号のタイミングを、例えば、同期入力信
号のある与えられた期間中に１回だけ、第１と第２の信
号のうちの一方のもののタイミングに応じて修正する。
出力信号のタイミングの修正は、１つおきの偏向サイク
ルのタイミングがそれぞれ第１と第２の周期的事象に対
応するように行われる。
ループ回路は偏向回路の出力段からリトレース信号を受
取って、出力信号のタイミングを、例えば、同期入力信
号のある与えられた期間中に１回だけ、第１と第２の信
号のうちの一方のもののタイミングに応じて修正する。
出力信号のタイミングの修正は、１つおきの偏向サイク
ルのタイミングがそれぞれ第１と第２の周期的事象に対
応するように行われる。
【０００８】この発明の更に別の態様においては、位相
制御ル−プ回路中におけるリトレース信号の位相変動に
対するトラッキング応答時間は、位相固定ループ回路に
おける、同期パルスを含む同期入力信号の位相変動に対
する対応するトラッキング応答速度よりも速い。これ
は、位相制御ループ回路が、急速に変化するビーム電流
などのために生ずるような出力段中の急速なスイッチン
グ時間の変動に対処するに適するようにされているのに
対し、位相固定ループは同期パルスに伴う雑音やジッタ
を排除するに適するようにされているためである。
制御ル−プ回路中におけるリトレース信号の位相変動に
対するトラッキング応答時間は、位相固定ループ回路に
おける、同期パルスを含む同期入力信号の位相変動に対
する対応するトラッキング応答速度よりも速い。これ
は、位相制御ループ回路が、急速に変化するビーム電流
などのために生ずるような出力段中の急速なスイッチン
グ時間の変動に対処するに適するようにされているのに
対し、位相固定ループは同期パルスに伴う雑音やジッタ
を排除するに適するようにされているためである。
【０００９】
【実施例の説明】図１は位相固定ループ回路２０を含む
水平偏向回路のブロック回路図である。この回路は、従
来の位相固定ループ回路のＶＣＯに相当する機能を持っ
た順次カウンタ２１を備えている。カウンタ２１は図４
（ａ）のタイミング図に示す周期ｔCKを持ったクロック
パルスＣＫの各前縁の後で計数値が増加するプログラマ
ブルカウンタである。このカウンタは、初期値例えば１
から図１の入力端子２１ａに加えられるリセットパルス
ＲＥＳＥＴによって初期値にリセットされるまで計数す
る。リセットパルスＲＥＳＥＴは、カウンタ２１の対応
する周期即ちシーケンスＮに含まれるクロックパルスＣ
Ｋの周期ｔCKの数を制御する。カウンタ２１により生成
される一連のシーケンスＮが繰返し発生するシーケンス
を規定する。カウンタ２１の出力ポート２１ｂにおける
各語ＣＴが、与えられたシーケンスＮ中でカウンタ２１
のその時の計数値を供給する。
水平偏向回路のブロック回路図である。この回路は、従
来の位相固定ループ回路のＶＣＯに相当する機能を持っ
た順次カウンタ２１を備えている。カウンタ２１は図４
（ａ）のタイミング図に示す周期ｔCKを持ったクロック
パルスＣＫの各前縁の後で計数値が増加するプログラマ
ブルカウンタである。このカウンタは、初期値例えば１
から図１の入力端子２１ａに加えられるリセットパルス
ＲＥＳＥＴによって初期値にリセットされるまで計数す
る。リセットパルスＲＥＳＥＴは、カウンタ２１の対応
する周期即ちシーケンスＮに含まれるクロックパルスＣ
Ｋの周期ｔCKの数を制御する。カウンタ２１により生成
される一連のシーケンスＮが繰返し発生するシーケンス
を規定する。カウンタ２１の出力ポート２１ｂにおける
各語ＣＴが、与えられたシーケンスＮ中でカウンタ２１
のその時の計数値を供給する。
【００１０】例えば、ここではデジタル語は、整数、小
数（分数）および整数と小数の組合わせを含む２を底と
する数で表わされ、負の数は２の補数として表わされ
る。
数（分数）および整数と小数の組合わせを含む２を底と
する数で表わされ、負の数は２の補数として表わされ
る。
【００１１】周期Ｈを持った水平同期パルスＨS （１Ｈ
同期パルスＨS ）が、例えば、テレビジョン受像機の通
常の同期分離器６０から位相検波器２０２に供給され
る。位相固定ループ回路２０が同期パルスＨS に位相固
定され、同期パルスに付随する雑音レベルが低い場合に
は、位相検波器２０２に供給されるパルスＭＳの各々の
前縁は、対応する同期パルスＨS の中央よりも前に生じ
るクロックパルスＣＫの最後のものの前縁と実質的に一
致する。パルスＭＳは、語ＣＴの予め定められた値が検
知されるとデコーダ２３によって生成される。このよう
に、各同期パルスＨS の中央は、図１のパルスＭＳの前
縁の後、図４（ａ）に示すクロックＣＫの周期ｔCKの何
分の１（ｆ）かの時点で生じ、この分数ｆは可変であ
る。
同期パルスＨS ）が、例えば、テレビジョン受像機の通
常の同期分離器６０から位相検波器２０２に供給され
る。位相固定ループ回路２０が同期パルスＨS に位相固
定され、同期パルスに付随する雑音レベルが低い場合に
は、位相検波器２０２に供給されるパルスＭＳの各々の
前縁は、対応する同期パルスＨS の中央よりも前に生じ
るクロックパルスＣＫの最後のものの前縁と実質的に一
致する。パルスＭＳは、語ＣＴの予め定められた値が検
知されるとデコーダ２３によって生成される。このよう
に、各同期パルスＨS の中央は、図１のパルスＭＳの前
縁の後、図４（ａ）に示すクロックＣＫの周期ｔCKの何
分の１（ｆ）かの時点で生じ、この分数ｆは可変であ
る。
【００１２】可変分数ｆは同じく位相検波器２０２に供
給される１Ｈスキュー語ＳＫに含まれている。位相検波
器２０２は周期の長さを調整する語ＬＰＦＯを発生させ
る。この周期長調整語ＬＰＦＯは水平期間長発生器３３
中で定数語ＰＲと組合わされて語ＤＰＷが生成される。
定数語ＰＲは、例えば、値９１０と等しい。ここで、９
１０×ｔCKは位相固定ループ回路２０の規定周期（自走
周期）に等しい。さらに、ｆSCをＮＴＳＣカラー副搬送
波周波数とする時、クロックパルスＣＫの周期ｔCKは１
／４ｆSCに等しい。
給される１Ｈスキュー語ＳＫに含まれている。位相検波
器２０２は周期の長さを調整する語ＬＰＦＯを発生させ
る。この周期長調整語ＬＰＦＯは水平期間長発生器３３
中で定数語ＰＲと組合わされて語ＤＰＷが生成される。
定数語ＰＲは、例えば、値９１０と等しい。ここで、９
１０×ｔCKは位相固定ループ回路２０の規定周期（自走
周期）に等しい。さらに、ｆSCをＮＴＳＣカラー副搬送
波周波数とする時、クロックパルスＣＫの周期ｔCKは１
／４ｆSCに等しい。
【００１３】語ＤＰＷは、クロックパルスＣＫの周期ｔ
CK調整Ｍ個と周期ｔCKの分数分Ｋの形のパルスＨS の実
際の周期Ｈの概算２進値を含んでいる。語ＤＰＷは、１
Ｈスキュー語ＳＫと周期語ＰＥＲＩＯＤとを発生するカ
ウンタ周期語およびスキュー語発生器２０１に供給され
る。
CK調整Ｍ個と周期ｔCKの分数分Ｋの形のパルスＨS の実
際の周期Ｈの概算２進値を含んでいる。語ＤＰＷは、１
Ｈスキュー語ＳＫと周期語ＰＥＲＩＯＤとを発生するカ
ウンタ周期語およびスキュー語発生器２０１に供給され
る。
【００１４】語ＰＥＲＩＯＤは、カウンタ２１の与えら
れた期間Ｎ中のクロックパルスＣＫのサイクル数を含
み、語ＣＴとＰＥＲＩＯＤのその時の値を比較して語Ｃ
Ｔ＝語ＰＥＲＩＯＤの時にパルスＲＥＳＥＴを発生する
比較器２００に供給される。パルスＲＥＳＥＴは、カウ
ンタ２１のその時のシーケンスＮの終わりと次のシーケ
ンスＮの始めとを規定する次のクロックＣＫの端縁部と
時間的に一致してカウンタ２１を語ＣＴ＝１を含むよう
に初期設定する。
れた期間Ｎ中のクロックパルスＣＫのサイクル数を含
み、語ＣＴとＰＥＲＩＯＤのその時の値を比較して語Ｃ
Ｔ＝語ＰＥＲＩＯＤの時にパルスＲＥＳＥＴを発生する
比較器２００に供給される。パルスＲＥＳＥＴは、カウ
ンタ２１のその時のシーケンスＮの終わりと次のシーケ
ンスＮの始めとを規定する次のクロックＣＫの端縁部と
時間的に一致してカウンタ２１を語ＣＴ＝１を含むよう
に初期設定する。
【００１５】語ＣＴはプログラマブル時間シフタ、即
ち、プログラマブル遅延装置４２に与えられて、遅延し
た語Ｃａが生成される。このプログラマブル遅延装置４
２の遅延量は図に示されていない信号源から供給される
外部からの語ＮＰＷによって制御される。語ＣＭａ（こ
れはその分数部と整数部とをそれぞれ与える語ＳＫとＣ
ａとを含む）がプログラマブル遅延装置２０３へ供給さ
れる。
ち、プログラマブル遅延装置４２に与えられて、遅延し
た語Ｃａが生成される。このプログラマブル遅延装置４
２の遅延量は図に示されていない信号源から供給される
外部からの語ＮＰＷによって制御される。語ＣＭａ（こ
れはその分数部と整数部とをそれぞれ与える語ＳＫとＣ
ａとを含む）がプログラマブル遅延装置２０３へ供給さ
れる。
【００１６】語ＣＭａｏは語Ｃａ＝０の場合の語ＣＭａ
の状態と定義される。語ＣＭａｏは語ＤＰＷに従って表
わされた実際の期間Ｈの推定値に等しい周期を持った周
期的事象ｅCMaoを規定する。事象ｅCMaoは、後述するよ
うな語Ｃａを０にするクロックＣＫの前縁の後ｆ×ｔCK
で発生する。分数部ｆは１Ｈスキュー語ＳＫに含まれる
値である。
の状態と定義される。語ＣＭａｏは語ＤＰＷに従って表
わされた実際の期間Ｈの推定値に等しい周期を持った周
期的事象ｅCMaoを規定する。事象ｅCMaoは、後述するよ
うな語Ｃａを０にするクロックＣＫの前縁の後ｆ×ｔCK
で発生する。分数部ｆは１Ｈスキュー語ＳＫに含まれる
値である。
【００１７】水平周期長ＤＰＷは２分割（÷２）ユニッ
ト４６に供給される。この÷２のユニットは語ＤＰＷの
値を係数２で割って、水平周期長Ｈの２分の１を表わす
語ＨＤＰＷを生成する。語ＨＤＰＷはプログラマブル遅
延装置２０３の制御ポートに供給され、遅延装置２０３
はその制御語ＨＤＰＷに従って、語ＣＭａｏにより規定
される。事象ｅCMaoをＨ／２だけ遅延させる。
ト４６に供給される。この÷２のユニットは語ＤＰＷの
値を係数２で割って、水平周期長Ｈの２分の１を表わす
語ＨＤＰＷを生成する。語ＨＤＰＷはプログラマブル遅
延装置２０３の制御ポートに供給され、遅延装置２０３
はその制御語ＨＤＰＷに従って、語ＣＭａｏにより規定
される。事象ｅCMaoをＨ／２だけ遅延させる。
【００１８】プログラマブル遅延装置２０３の出力語Ｃ
Ｍｂはその分数部と整数部とを与えるスキュー語ＳＫＢ
と語Ｃｂとを含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時
の語ＣＭｂの状態と定義される。語ＣＭｂｏは連続する
事象ｅCMaoの各対間の期間の概算中心で生じる周期的事
象ｅCMboを規定する。
Ｍｂはその分数部と整数部とを与えるスキュー語ＳＫＢ
と語Ｃｂとを含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時
の語ＣＭｂの状態と定義される。語ＣＭｂｏは連続する
事象ｅCMaoの各対間の期間の概算中心で生じる周期的事
象ｅCMboを規定する。
【００１９】語ＣＭａとＣＭｂはマルチプレクサ（ＭＵ
Ｘ）４０のポート４０ａと４０ｂにそれぞれ供給され
る。マルチプレクサ４０は語ＣＭａとＣＭｂとを交互
に、位相制御ループ回路１２０のプログラマブル遅延装
置（プログラマブル時間シフタ）５１の入力ポート５１
ａに供給する。プログラマブル遅延装置５１の出力ポー
ト５１ｃに現われる語ＣＭＩとＣＭＰが図４（ａ）に示
すクロックＣＫの周期ｔCKの整数部と分数部とをそれぞ
れ表わしている。語ＣＭＩは水平駆動パルス発生器２５
３に供給される。
Ｘ）４０のポート４０ａと４０ｂにそれぞれ供給され
る。マルチプレクサ４０は語ＣＭａとＣＭｂとを交互
に、位相制御ループ回路１２０のプログラマブル遅延装
置（プログラマブル時間シフタ）５１の入力ポート５１
ａに供給する。プログラマブル遅延装置５１の出力ポー
ト５１ｃに現われる語ＣＭＩとＣＭＰが図４（ａ）に示
すクロックＣＫの周期ｔCKの整数部と分数部とをそれぞ
れ表わしている。語ＣＭＩは水平駆動パルス発生器２５
３に供給される。
【００２０】水平駆動パルス発生器２５３は語ＣＭＩ＝
０となる毎にパルスＰＧＰを発生する。パルスＰＧＰは
外部から与えられる語ＷＩＤＴＨにより制御される幅Ｗ
を持つ。このパルスＰＧＰはゲート遅延装置５４の入力
端子５４ａに供給される。ゲート遅延装置５４は、図４
（ａ）のクロックＣＫの周期ｔCKの分数分（一部）ｑ
（ｑは図１の語ＣＭＰの値に応じて決まる長さを持つ）
だけパルスＰＧＰを遅延させて、その出力端子５４ｂに
２ｆH の出力端子の信号ＨＯＲＤＲＩＶＥを発生させ
る。
０となる毎にパルスＰＧＰを発生する。パルスＰＧＰは
外部から与えられる語ＷＩＤＴＨにより制御される幅Ｗ
を持つ。このパルスＰＧＰはゲート遅延装置５４の入力
端子５４ａに供給される。ゲート遅延装置５４は、図４
（ａ）のクロックＣＫの周期ｔCKの分数分（一部）ｑ
（ｑは図１の語ＣＭＰの値に応じて決まる長さを持つ）
だけパルスＰＧＰを遅延させて、その出力端子５４ｂに
２ｆH の出力端子の信号ＨＯＲＤＲＩＶＥを発生させ
る。
【００２１】信号ＨＯＲＤＲＩＶＥはフリップフロップ
装置５５にも供給される。信号ＨＯＲＤＲＩＶＥの各パ
ルスはフリップフロップ装置５５の出力端子における信
号ＴＯＧＧＬＥをトグルする。信号ＴＯＧＧＬＥはマル
チプレクサ４０の選択（ＳＥＬＥＣＴ）端子４０ｃに供
給される。信号ＴＯＧＧＬＥはその論理状態に応じて、
語ＣＭａとＣＭｂとが交互にプログラマブル遅延装置５
１の入力ポート５１ａに供給されるようにする。このよ
うに、信号ＨＯＲＤＲＩＶＥのパルスのタイミングはマ
ルチプレクサ４０のポート４０ａと４０ｂにおける語に
よって交互に制御される。
装置５５にも供給される。信号ＨＯＲＤＲＩＶＥの各パ
ルスはフリップフロップ装置５５の出力端子における信
号ＴＯＧＧＬＥをトグルする。信号ＴＯＧＧＬＥはマル
チプレクサ４０の選択（ＳＥＬＥＣＴ）端子４０ｃに供
給される。信号ＴＯＧＧＬＥはその論理状態に応じて、
語ＣＭａとＣＭｂとが交互にプログラマブル遅延装置５
１の入力ポート５１ａに供給されるようにする。このよ
うに、信号ＨＯＲＤＲＩＶＥのパルスのタイミングはマ
ルチプレクサ４０のポート４０ａと４０ｂにおける語に
よって交互に制御される。
【００２２】図１の信号ＨＯＲＤＲＩＶＥと同様な信号
で、周波数ｆH の異なる倍数の周波数、例えば３ｆH と
か４ｆH を持った信号を発生させるために、図１と同様
の構成を持った装置を用いることができることは容易に
理解されよう。
で、周波数ｆH の異なる倍数の周波数、例えば３ｆH と
か４ｆH を持った信号を発生させるために、図１と同様
の構成を持った装置を用いることができることは容易に
理解されよう。
【００２３】信号ＨＯＲＤＲＩＶＥは２ｆH 水平偏向回
路出力段４１の入力端子４１ａに供給され、水平出力ト
ランジスタのスイッチングを制御する。リトレース期間
が信号ＨＯＲＤＲＩＶＥの対応するパルスに応じて形成
される。リトレース期間中に生じる、例えば、出力段４
１中のフライバック変成器（図１には図示せず）から得
られるようなパルスＦＬＹＢＡＣＫが位相検波器２０
２′に供給される。
路出力段４１の入力端子４１ａに供給され、水平出力ト
ランジスタのスイッチングを制御する。リトレース期間
が信号ＨＯＲＤＲＩＶＥの対応するパルスに応じて形成
される。リトレース期間中に生じる、例えば、出力段４
１中のフライバック変成器（図１には図示せず）から得
られるようなパルスＦＬＹＢＡＣＫが位相検波器２０
２′に供給される。
【００２４】位相制御ループ回路１２０がフライバック
パルスＦＬＹＢＡＣＫに完全に位相固定されていれば、
同じく位相検波器２０２′に供給されるパルスＭＳ′の
各々の前縁は各パルスＦＬＹＢＡＣＫの中心より前の最
後のクロックＣＫの端縁と実質的に同時に生じる。パル
スＭＳ′は語Ｃａの予め定められた値が検出されるデコ
ーダ２３′によって生成される。パルスＦＬＹＢＡＣＫ
の中心は図１のパルスＭＳ′の前縁から図４（ａ）のク
ロックＣＫの周期ｔCKの分数分ｆだけ後に生じる。この
分数分ｆは１Ｈスキュー語ＳＫ中に含まれている。
パルスＦＬＹＢＡＣＫに完全に位相固定されていれば、
同じく位相検波器２０２′に供給されるパルスＭＳ′の
各々の前縁は各パルスＦＬＹＢＡＣＫの中心より前の最
後のクロックＣＫの端縁と実質的に同時に生じる。パル
スＭＳ′は語Ｃａの予め定められた値が検出されるデコ
ーダ２３′によって生成される。パルスＦＬＹＢＡＣＫ
の中心は図１のパルスＭＳ′の前縁から図４（ａ）のク
ロックＣＫの周期ｔCKの分数分ｆだけ後に生じる。この
分数分ｆは１Ｈスキュー語ＳＫ中に含まれている。
【００２５】位相検波器２０２′はプログラマブル遅延
装置５１の遅延時間を制御する語ＬＰＦＯ′を発生す
る。プログラマブル遅延装置５１は後で述べるように、
正あるいは負の位相シフト即ち時間遅延を与えることが
できる。２ｆH パルスＦＬＹＢＡＣＫの中央は各対応す
る事象ｅCMaoまたはｅCMboに一致して生じる。前に述べ
たように、事象ｅCMaoは語Ｃａ＝０の時に生じ、事象ｅ
CMboは語Ｃｂ＝０の時に生じる。従って、図１の構成は
２ｆH の周波数のパルスＦＬＹＢＡＣＫを、対応する１
Ｈ同期パルスＨS に対して対応する一定遅延だけ遅らせ
て生成する。
装置５１の遅延時間を制御する語ＬＰＦＯ′を発生す
る。プログラマブル遅延装置５１は後で述べるように、
正あるいは負の位相シフト即ち時間遅延を与えることが
できる。２ｆH パルスＦＬＹＢＡＣＫの中央は各対応す
る事象ｅCMaoまたはｅCMboに一致して生じる。前に述べ
たように、事象ｅCMaoは語Ｃａ＝０の時に生じ、事象ｅ
CMboは語Ｃｂ＝０の時に生じる。従って、図１の構成は
２ｆH の周波数のパルスＦＬＹＢＡＣＫを、対応する１
Ｈ同期パルスＨS に対して対応する一定遅延だけ遅らせ
て生成する。
【００２６】図２は図１の構成を更に詳細に示すもので
ある。図１と図２で同じ参照番号、符号は同じ構成要素
あるいは機能を表わす。図４（ａ）〜（ｒ）は典型的な
定常状態の一例におけるタイミング図で、位相固定ルー
プ回路２０が図４（ｒ）の同期パルスＨS に位相固定さ
れている時の、図２のカウンタ２１の３つの連続する周
期、即ち、３つのシーケンスＮa 、Ｎb およびＮc を示
している。図１、図２および図４（ａ）〜（ｒ）で使用
されている参照番号および符号の中、同じものは同じ構
成要素または機能を示す。
ある。図１と図２で同じ参照番号、符号は同じ構成要素
あるいは機能を表わす。図４（ａ）〜（ｒ）は典型的な
定常状態の一例におけるタイミング図で、位相固定ルー
プ回路２０が図４（ｒ）の同期パルスＨS に位相固定さ
れている時の、図２のカウンタ２１の３つの連続する周
期、即ち、３つのシーケンスＮa 、Ｎb およびＮc を示
している。図１、図２および図４（ａ）〜（ｒ）で使用
されている参照番号および符号の中、同じものは同じ構
成要素または機能を示す。
【００２７】図２の加算器３４の入力ポート３４ａにお
ける語ＤＰＷが図４（ｒ）に示す水平同期パルスＨS の
周期Ｈの概算値を含んでいるものとする。図２の語ＤＰ
Ｗは、例えば、図４（ａ）に示すクロックＣＫの周期ｔ
CKの整数倍を表わす１０ビット数Ｍと、周期ｔCKの分数
を表わす５ビットの数ｋとを含んでいるものとする。値
（Ｍ＋ｋ）×ｔCKが周期Ｈの更新された概算値を規定す
る。
ける語ＤＰＷが図４（ｒ）に示す水平同期パルスＨS の
周期Ｈの概算値を含んでいるものとする。図２の語ＤＰ
Ｗは、例えば、図４（ａ）に示すクロックＣＫの周期ｔ
CKの整数倍を表わす１０ビット数Ｍと、周期ｔCKの分数
を表わす５ビットの数ｋとを含んでいるものとする。値
（Ｍ＋ｋ）×ｔCKが周期Ｈの更新された概算値を規定す
る。
【００２８】図２のラッチ３８の出力ポート３８ｂにお
ける、分数ｆを表わすスキュー語ＳＫは右寄せされて、
加算器３４の入力ポート３４ｂに供給され、そこで右寄
せされた語ＤＰＷに加算される。加算結果の整数部を表
わす語ＣＮＴＲＰが加算器３４の出力ポート３４ｃに現
われる。語ＣＮＴＲＰの各ビットは語ＤＰＷの整数部Ｍ
の対応ビットと同じ数値重みを持っている。語ＣＮＴＲ
Ｐはラッチ３５の入力ポート３５ａに供給される。
ける、分数ｆを表わすスキュー語ＳＫは右寄せされて、
加算器３４の入力ポート３４ｂに供給され、そこで右寄
せされた語ＤＰＷに加算される。加算結果の整数部を表
わす語ＣＮＴＲＰが加算器３４の出力ポート３４ｃに現
われる。語ＣＮＴＲＰの各ビットは語ＤＰＷの整数部Ｍ
の対応ビットと同じ数値重みを持っている。語ＣＮＴＲ
Ｐはラッチ３５の入力ポート３５ａに供給される。
【００２９】ラッチ３５は、図２のデコーダ２３のパル
スＣＬの制御の下に、図４（ｆ）の時間Ｔt において語
ＣＮＴＲＰの値を記憶し、減算器３６の入力ポート３６
ａに周期長語ＰＥＲＩＯＤを生成する。減算器３６はカ
ウンタ２１の所定期間Ｎ中の状態の総数を制御する。デ
コーダ２３はカウンタ２１からの語ＣＴを復号して、カ
ウンタ２１の所定の状態が生じると、パルスＣＬの如き
タイミング制御パルスおよび後述するような他のタイミ
ングパルスを生成する。
スＣＬの制御の下に、図４（ｆ）の時間Ｔt において語
ＣＮＴＲＰの値を記憶し、減算器３６の入力ポート３６
ａに周期長語ＰＥＲＩＯＤを生成する。減算器３６はカ
ウンタ２１の所定期間Ｎ中の状態の総数を制御する。デ
コーダ２３はカウンタ２１からの語ＣＴを復号して、カ
ウンタ２１の所定の状態が生じると、パルスＣＬの如き
タイミング制御パルスおよび後述するような他のタイミ
ングパルスを生成する。
【００３０】パルスＣＬは、図４（ｅ）の時間Ｔt にお
いて図２の語ＳＫＩＮを記憶して分数ｆを含む１Ｈスキ
ュー語ＳＫを発生するラッチ３８のクロック入力端子３
８ａにも供給される。分数ｆのビットは語ＤＰＷの分数
ｋの対応ビットと同じ数値スケール即ち重みで現われる
分数ｆは加算結果の分数部を表わす。このようにして、
加算器３４は、カウンタ２１の直前の期間Ｎ中にパルス
ＣＬによって形成されたラッチ３８の右寄せされた出力
語ＳＫを右寄せされた語ＤＰＷに加算して、図４（ｆ）
及び（ｅ）に示す時間Ｔt において語ＰＥＲＩＯＤおよ
びＳＫを更新する。
いて図２の語ＳＫＩＮを記憶して分数ｆを含む１Ｈスキ
ュー語ＳＫを発生するラッチ３８のクロック入力端子３
８ａにも供給される。分数ｆのビットは語ＤＰＷの分数
ｋの対応ビットと同じ数値スケール即ち重みで現われる
分数ｆは加算結果の分数部を表わす。このようにして、
加算器３４は、カウンタ２１の直前の期間Ｎ中にパルス
ＣＬによって形成されたラッチ３８の右寄せされた出力
語ＳＫを右寄せされた語ＤＰＷに加算して、図４（ｆ）
及び（ｅ）に示す時間Ｔt において語ＰＥＲＩＯＤおよ
びＳＫを更新する。
【００３１】図２のカウンタ２１の出力語ＣＴは減算器
３６の入力ポート３６ｂに加えられ、そこで、語ＰＥＲ
ＩＯＤから語ＣＴが減算されてポート３６ｃに語ＲＳが
形成される。語ＲＳはゼロ検出器３７に供給される。ゼ
ロ検出器３７は図４（ｊ）に示すように、図２の語ＲＳ
が０になった時にパルスＲＥＳＥＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２１の周期語ＰＥ
ＲＩＯＤに等しくなると、カウンタ２１はリセットさ
れ、次のカウンタ２１語ＣＴが計数初期状態の１とな
る。語ＰＥＲＩＯＤは、図４（ａ）のクロックＣＫの周
期ｔCKの倍数の形で図２のカウンタ２１の周期Ｎの長さ
を表わす。
３６の入力ポート３６ｂに加えられ、そこで、語ＰＥＲ
ＩＯＤから語ＣＴが減算されてポート３６ｃに語ＲＳが
形成される。語ＲＳはゼロ検出器３７に供給される。ゼ
ロ検出器３７は図４（ｊ）に示すように、図２の語ＲＳ
が０になった時にパルスＲＥＳＥＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２１の周期語ＰＥ
ＲＩＯＤに等しくなると、カウンタ２１はリセットさ
れ、次のカウンタ２１語ＣＴが計数初期状態の１とな
る。語ＰＥＲＩＯＤは、図４（ａ）のクロックＣＫの周
期ｔCKの倍数の形で図２のカウンタ２１の周期Ｎの長さ
を表わす。
【００３２】語Ｃａ（これは例えば１０ビットの幅を持
つ）が図１に示すプログラマブル遅延装置４２を代表す
る減算器中で、図２のカウンタ２１のその時の語ＣＴを
一定の語ＮＰＷから減算することにより得られる。図４
（ｃ）は語Ｃａによって代表される対応するシーケンス
の一例を示す。語ＣＴが語ＮＰＷに等しい時は、語Ｃａ
は０である。同様に、語ＣＴが語ＮＰＷを１だけ超過し
た時は、通常２の補数計算により、Ｃａは１０２３とな
る。カウンタ２１の各シーケンス中、図２のカウンタ２
１の計数が逐次増加するに従って状態Ｃａ＝１、Ｃａ＝
０およびＣａ＝１０２３がそれぞれ生じる。
つ）が図１に示すプログラマブル遅延装置４２を代表す
る減算器中で、図２のカウンタ２１のその時の語ＣＴを
一定の語ＮＰＷから減算することにより得られる。図４
（ｃ）は語Ｃａによって代表される対応するシーケンス
の一例を示す。語ＣＴが語ＮＰＷに等しい時は、語Ｃａ
は０である。同様に、語ＣＴが語ＮＰＷを１だけ超過し
た時は、通常２の補数計算により、Ｃａは１０２３とな
る。カウンタ２１の各シーケンス中、図２のカウンタ２
１の計数が逐次増加するに従って状態Ｃａ＝１、Ｃａ＝
０およびＣａ＝１０２３がそれぞれ生じる。
【００３３】図４（ｃ）の語Ｃａが０になる時間は時間
ｔCTJ と規定されている。時間ｔCTJ は、シーケンスＮ
の開始時点、例えば、周期Ｎa の時間Ｔ0 、からクロッ
クＣＫの（Ｊ−１）周期後である。時間Ｔ0 に続くクロ
ックＣＫの周期ｔCK中、カウンタ２１からの語ＣＴは１
に等しい。語ＣＭａｏは、前述したように、語Ｃａが０
の時の語ＣＭａの状態として規定されている。従って、
各語ＣＭａｏは、図４（ｄ）に対応する矢印で示したよ
うな時間ｔCMao＝ｔCTJ ＋ｆ×ｔCKで生じる周期的事象
ｅCMaoを規定する。
ｔCTJ と規定されている。時間ｔCTJ は、シーケンスＮ
の開始時点、例えば、周期Ｎa の時間Ｔ0 、からクロッ
クＣＫの（Ｊ−１）周期後である。時間Ｔ0 に続くクロ
ックＣＫの周期ｔCK中、カウンタ２１からの語ＣＴは１
に等しい。語ＣＭａｏは、前述したように、語Ｃａが０
の時の語ＣＭａの状態として規定されている。従って、
各語ＣＭａｏは、図４（ｄ）に対応する矢印で示したよ
うな時間ｔCMao＝ｔCTJ ＋ｆ×ｔCKで生じる周期的事象
ｅCMaoを規定する。
【００３４】ある与えられた語ＣＭａｏの語ＳＫはカウ
ンタ２１の対応する周期Ｎにおいて異なる値をとり得る
ことに注意する必要がある。例えば図４（ｅ）の時間ｔ
CTJの直後の期間ｔCK中、語ＳＫはｆ1 に等しい。従っ
て、図４（ｄ）の事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ
1 ×ｔCKで生じる。この場合、分数（端数）分ｆ1 は、
図２のカウンタ２１の周期Ｎa の直前の周期Ｎ（図４
（ａ）〜（ｒ）に示されていない）の間に計算されてい
る。
ンタ２１の対応する周期Ｎにおいて異なる値をとり得る
ことに注意する必要がある。例えば図４（ｅ）の時間ｔ
CTJの直後の期間ｔCK中、語ＳＫはｆ1 に等しい。従っ
て、図４（ｄ）の事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ
1 ×ｔCKで生じる。この場合、分数（端数）分ｆ1 は、
図２のカウンタ２１の周期Ｎa の直前の周期Ｎ（図４
（ａ）〜（ｒ）に示されていない）の間に計算されてい
る。
【００３５】図２の装置は図４（ｄ）の次の事象ｅCMao
のタイミング、例えば、時間ｔCTJに対する事象
ｅCMao′の時間ｔCMao′を、加算器３４中で図２の語３
４中で図２の語ＳＫの前の（古い）分数ｆ1 を語ＤＰＷ
の分数ｋに加えて新しい分数ｆ2 を形成して計算する。
このような加算によって２進桁上げＣが生じる可能性が
あり、対応する新しい周期語ＰＥＲＩＯＤは図４（ｆ）
の時間Ｔt においてＭ＋（桁上げＣの値）となる。図４
（ｄ）の連続する事象ｅCMao間の時間は、以下に述べる
例からわかるように、（Ｍ＋ｋ）×ｔCKに等しい。
のタイミング、例えば、時間ｔCTJに対する事象
ｅCMao′の時間ｔCMao′を、加算器３４中で図２の語３
４中で図２の語ＳＫの前の（古い）分数ｆ1 を語ＤＰＷ
の分数ｋに加えて新しい分数ｆ2 を形成して計算する。
このような加算によって２進桁上げＣが生じる可能性が
あり、対応する新しい周期語ＰＥＲＩＯＤは図４（ｆ）
の時間Ｔt においてＭ＋（桁上げＣの値）となる。図４
（ｄ）の連続する事象ｅCMao間の時間は、以下に述べる
例からわかるように、（Ｍ＋ｋ）×ｔCKに等しい。
【００３６】仮に、図４（ｅ）の時間Ｔt の前におい
て、分数結果、図２の語ＳＫＩＮ＝（ｆ1 ＋ｋ）が＜１
であるとする。桁上げＣが生じないから、語ＣＮＴＲＰ
はＭ、即ち、語ＤＰＷの整数部に等しい。図２のパルス
ＣＬが図４（ｅ）の時間Ｔt で生じると、語ＳＫはｆ2
＝（ｆ1 ＋ｋ）となり、図４（ｆ）の語ＰＥＲＩＯＤは
Ｍと等しくなる。図４（ｊ）のリセットパルスＲＥＳＥ
Ｔは図２の語ＣＴが語ＰＥＲＩＯＤと等しくなった時に
生じるので、カウンタ２１の周期Ｎa の長さは図４
（ａ）のクロックＣＫの周期ｔCKのＭ周期に等しくなろ
うとする。カウンタ２１の周期Ｎa 中の図４（ｄ）の時
間ｔCMaoで生じる対応事象ｅCMaoは、図４（ｂ）の周期
Ｎa の開始時点Ｔ0 から（Ｊ−１＋ｆ1 ）×ｔCK後に生
じる。
て、分数結果、図２の語ＳＫＩＮ＝（ｆ1 ＋ｋ）が＜１
であるとする。桁上げＣが生じないから、語ＣＮＴＲＰ
はＭ、即ち、語ＤＰＷの整数部に等しい。図２のパルス
ＣＬが図４（ｅ）の時間Ｔt で生じると、語ＳＫはｆ2
＝（ｆ1 ＋ｋ）となり、図４（ｆ）の語ＰＥＲＩＯＤは
Ｍと等しくなる。図４（ｊ）のリセットパルスＲＥＳＥ
Ｔは図２の語ＣＴが語ＰＥＲＩＯＤと等しくなった時に
生じるので、カウンタ２１の周期Ｎa の長さは図４
（ａ）のクロックＣＫの周期ｔCKのＭ周期に等しくなろ
うとする。カウンタ２１の周期Ｎa 中の図４（ｄ）の時
間ｔCMaoで生じる対応事象ｅCMaoは、図４（ｂ）の周期
Ｎa の開始時点Ｔ0 から（Ｊ−１＋ｆ1 ）×ｔCK後に生
じる。
【００３７】２番目の仮定として、図４（ｅ）の時間Ｔ
t ′の前で、分数計算結果、即ち、図２の語ＳＫＩＮ＝
（ｆ1 ＋ｋ）が＞１であるとする。この場合は桁上げＣ
が加算器３４で生成され、従って、語ＣＮＴＲＰは（Ｍ
＋１）となる。その結果、図４（ｅ）の時間Ｔt ′でパ
ルスＣＬが生じると、図４（ｅ）の語ＳＫによって表わ
される分数ｆ3 は（ｆ1 ＋ｋ）＋ｋ−１に等しくなり、
図４（ｆ）の語ＰＥＲＩＯＤは（Ｍ＋１）に等しくな
る。
t ′の前で、分数計算結果、即ち、図２の語ＳＫＩＮ＝
（ｆ1 ＋ｋ）が＞１であるとする。この場合は桁上げＣ
が加算器３４で生成され、従って、語ＣＮＴＲＰは（Ｍ
＋１）となる。その結果、図４（ｅ）の時間Ｔt ′でパ
ルスＣＬが生じると、図４（ｅ）の語ＳＫによって表わ
される分数ｆ3 は（ｆ1 ＋ｋ）＋ｋ−１に等しくなり、
図４（ｆ）の語ＰＥＲＩＯＤは（Ｍ＋１）に等しくな
る。
【００３８】従って、図４（ｂ）のカウンタ２１の周期
Ｎb の長さはクロックＣＫの周期ｔCKの（Ｍ＋１）個分
に等しくなろうとする。カウンタ２１の周期Ｎb 期間
中、対応する事象ｅCMao′は、図４（ｂ）の周期Ｎb の
開始時点Ｔ0 ′から（Ｊ−１＋ｆ1 ＋ｋ）×ｔCK後に生
じる。
Ｎb の長さはクロックＣＫの周期ｔCKの（Ｍ＋１）個分
に等しくなろうとする。カウンタ２１の周期Ｎb 期間
中、対応する事象ｅCMao′は、図４（ｂ）の周期Ｎb の
開始時点Ｔ0 ′から（Ｊ−１＋ｆ1 ＋ｋ）×ｔCK後に生
じる。
【００３９】次に、３番目の仮定として時間Ｔt ″の前
に、分数計算結果、即ち、図２の語ＳＫＩＮ＝（ｆ1 ＋
２ｋ−１）＋ｋが＜１であるとする。桁上げＣは生成さ
れないから、語ＣＮＴＲＰはＭに等しい。従って、図４
（ｅ）の時間Ｔt ″においてパルスＣＬが生じると、図
４（ｆ）の対応する語ＰＥＲＩＯＤはＭとなる。従っ
て、図４（ｂ）のカウンタ２１の周期Ｎc の長さはクロ
ックＣＫの周期ｔCKのＭ個分となる。対応する事象ｅ
CMao″は、図４（ｂ）の周期Ｎc の開始時点Ｔ0 ″から
（Ｊ−１＋ｆ1 ＋２ｋ−１）×ｔCK後に生起する。
に、分数計算結果、即ち、図２の語ＳＫＩＮ＝（ｆ1 ＋
２ｋ−１）＋ｋが＜１であるとする。桁上げＣは生成さ
れないから、語ＣＮＴＲＰはＭに等しい。従って、図４
（ｅ）の時間Ｔt ″においてパルスＣＬが生じると、図
４（ｆ）の対応する語ＰＥＲＩＯＤはＭとなる。従っ
て、図４（ｂ）のカウンタ２１の周期Ｎc の長さはクロ
ックＣＫの周期ｔCKのＭ個分となる。対応する事象ｅ
CMao″は、図４（ｂ）の周期Ｎc の開始時点Ｔ0 ″から
（Ｊ−１＋ｆ1 ＋２ｋ−１）×ｔCK後に生起する。
【００４０】以上のことから、次のような結論がでる。
即ち、連続する事象ｅCMaoの図４（ｄ）に示す期間、ｔ
CMao′−ｔCMaoはクロックＣＫの周期ｔCKの〔Ｔ0 ′−
ｔCMao〕＋〔ｔCMao′−Ｔ0 ′〕＝〔Ｍ−（Ｊ−１＋ｆ
1 ）〕＋〔Ｊ−１＋ｆ1 ＋ｋ〕＝（Ｍ＋ｋ）個分とな
る。同様に、期間ｔCMao″−ｔCMao′は、クロックＣＫ
の周期ｔCKの、〔Ｔ0 ″−ｔCMao′〕＋〔ｔCMao″−Ｔ
0 ″〕＝〔（Ｍ＋１）−（Ｊ−１＋ｆ1 ＋ｋ）〕＋〔Ｊ
−１＋ｆ1 ＋２ｋ−１〕＝（Ｍ＋ｋ）個分となる。
即ち、連続する事象ｅCMaoの図４（ｄ）に示す期間、ｔ
CMao′−ｔCMaoはクロックＣＫの周期ｔCKの〔Ｔ0 ′−
ｔCMao〕＋〔ｔCMao′−Ｔ0 ′〕＝〔Ｍ−（Ｊ−１＋ｆ
1 ）〕＋〔Ｊ−１＋ｆ1 ＋ｋ〕＝（Ｍ＋ｋ）個分とな
る。同様に、期間ｔCMao″−ｔCMao′は、クロックＣＫ
の周期ｔCKの、〔Ｔ0 ″−ｔCMao′〕＋〔ｔCMao″−Ｔ
0 ″〕＝〔（Ｍ＋１）−（Ｊ−１＋ｆ1 ＋ｋ）〕＋〔Ｊ
−１＋ｆ1 ＋２ｋ−１〕＝（Ｍ＋ｋ）個分となる。
【００４１】従って、図４（ｄ）の連続する事象ｅCMao
間の間隔の長さは、図２の語ＤＰＷの内容（Ｍ＋ｋ）で
表わされる。図４（ｂ）のある与えられた周期Ｎの長さ
は、例えば、クロックＣＫの周期ｔCKのＭ個分または
（Ｍ＋１）個分となろう。しかし、周期Ｎの平均長は、
後述するように、図４（ｒ）に示す水平同期パルスＨS
の周期Ｈに等しい。
間の間隔の長さは、図２の語ＤＰＷの内容（Ｍ＋ｋ）で
表わされる。図４（ｂ）のある与えられた周期Ｎの長さ
は、例えば、クロックＣＫの周期ｔCKのＭ個分または
（Ｍ＋１）個分となろう。しかし、周期Ｎの平均長は、
後述するように、図４（ｒ）に示す水平同期パルスＨS
の周期Ｈに等しい。
【００４２】周期Ｎa の時間Ｔt より前の図４（ｇ）に
おける時間ｔCHにおいて、図２のラッチ３８中の分数ｆ
がラッチ４５に保持（セーブ）されて、語ＳＫＤが形成
される。語ＳＫの保持（セービング）はデコーダ２３か
らのパルスＣＨによって行われる。語ＳＫＤは右寄せさ
れて、加算器３４と同様の加算器４７の入力ポート４７
ｂに供給される。（Ｍ＋ｋ）を含んだ語ＤＰＷは、例え
ばライトシフタを含む２分割（÷２）ユニット４６を通
して、加算器４７の他方の入力ポートに供給され、そこ
で、（１／２）×（Ｍ＋ｋ）に等しい右寄せされた語Ｈ
ＤＰＷが形成される。
おける時間ｔCHにおいて、図２のラッチ３８中の分数ｆ
がラッチ４５に保持（セーブ）されて、語ＳＫＤが形成
される。語ＳＫの保持（セービング）はデコーダ２３か
らのパルスＣＨによって行われる。語ＳＫＤは右寄せさ
れて、加算器３４と同様の加算器４７の入力ポート４７
ｂに供給される。（Ｍ＋ｋ）を含んだ語ＤＰＷは、例え
ばライトシフタを含む２分割（÷２）ユニット４６を通
して、加算器４７の他方の入力ポートに供給され、そこ
で、（１／２）×（Ｍ＋ｋ）に等しい右寄せされた語Ｈ
ＤＰＷが形成される。
【００４３】加算器４７における加算結果の整数部であ
るＩＨＰが加算器４９の入力ポート４９ａに供給され
る。プログラマブル遅延装置４２からの語Ｃａが加算器
４９の入力ポート４９ｂに供給されて、語ＩＨＰと加算
され、語Ｃｂが形成される。図４（ｇ）および図２に示
すスキュー語ＳＫＢに、加算器４７における各分数の加
算結果の分数部ｇが含まれている。
るＩＨＰが加算器４９の入力ポート４９ａに供給され
る。プログラマブル遅延装置４２からの語Ｃａが加算器
４９の入力ポート４９ｂに供給されて、語ＩＨＰと加算
され、語Ｃｂが形成される。図４（ｇ）および図２に示
すスキュー語ＳＫＢに、加算器４７における各分数の加
算結果の分数部ｇが含まれている。
【００４４】図４（ｈ）に示す時間ｔCTB におけるクロ
ックＣＫの端縁の直後の周期ｔCKの期間中、語Ｃｂは０
である。語Ｃｂ＝０の時の語ＣＭｂの状態と定義される
第２図の語ＣＭｂｏは、前に語ＣＭａｏについて述べた
と同様にして規定される。語ＣＭａｏと同様に語ＣＭｂ
ｏは、図４（ｄ）の事象ｅCMaoと同様な図４（ｉ）に示
す対応する周期的事象ｅCMboを規定する。同じように、
図４（ｉ）事象ｅCMboは、例えば、図４（ｈ）の時間ｔ
CTB からｇ×ｔCK後に生起する。
ックＣＫの端縁の直後の周期ｔCKの期間中、語Ｃｂは０
である。語Ｃｂ＝０の時の語ＣＭｂの状態と定義される
第２図の語ＣＭｂｏは、前に語ＣＭａｏについて述べた
と同様にして規定される。語ＣＭａｏと同様に語ＣＭｂ
ｏは、図４（ｄ）の事象ｅCMaoと同様な図４（ｉ）に示
す対応する周期的事象ｅCMboを規定する。同じように、
図４（ｉ）事象ｅCMboは、例えば、図４（ｈ）の時間ｔ
CTB からｇ×ｔCK後に生起する。
【００４５】前述したように、語ＨＤＰＷによって制御
される図１のプログラマブル遅延装置２０３は、図４
（ｄ）の事象ｅCMaoの発生を、図４（ｉ）の事象ｅCMbo
を規定する図２の語ＨＤＰＷの値に従って決まる量だけ
遅らせる。事象ｅCMboは図４（ｄ）の対応する事象ｅ
CMaoに対してＨ／２だけ遅延される。図４（ｉ）の各事
象ｅCMboは、次に説明する例からも分かるように、図４
（ｄ）の連続する事象ｅCMao間にある対応する期間の中
央で生起する。
される図１のプログラマブル遅延装置２０３は、図４
（ｄ）の事象ｅCMaoの発生を、図４（ｉ）の事象ｅCMbo
を規定する図２の語ＨＤＰＷの値に従って決まる量だけ
遅らせる。事象ｅCMboは図４（ｄ）の対応する事象ｅ
CMaoに対してＨ／２だけ遅延される。図４（ｉ）の各事
象ｅCMboは、次に説明する例からも分かるように、図４
（ｄ）の連続する事象ｅCMao間にある対応する期間の中
央で生起する。
【００４６】図４（ｇ）に示すカウンタ２１の周期Ｎa
の間で、時間ｔCHより前では、図２のラッチ４５は分数
ｆ1 を保持している。語ＨＤＰＷは（１／２）×（Ｍ＋
ｋ）に等しいから、加算器４７のポート４７ｃに現われ
る加算結果は（１／２）×（Ｍ＋ｋ）＋ｆ1 に等しい。
仮に、Ｍが奇数で（２Ａ＋１）とすると、この整数Ａは
（Ｍ−１）／２に等しい。従って、（１／２）×（Ｍ＋
ｋ）＋ｆ1 は（Ａ＋１／２＋ｋ／２＋ｆ1 ）となる。更
に、図４（ｇ）の語ＳＫＢの分数ｇ1 、これは（１／２
＋ｋ／２＋ｆ1 ）に等しい、が１より小さいと仮定す
る。従って、語ＩＨＰは、語ＨＤＰＷの整数部Ａに等し
い。
の間で、時間ｔCHより前では、図２のラッチ４５は分数
ｆ1 を保持している。語ＨＤＰＷは（１／２）×（Ｍ＋
ｋ）に等しいから、加算器４７のポート４７ｃに現われ
る加算結果は（１／２）×（Ｍ＋ｋ）＋ｆ1 に等しい。
仮に、Ｍが奇数で（２Ａ＋１）とすると、この整数Ａは
（Ｍ−１）／２に等しい。従って、（１／２）×（Ｍ＋
ｋ）＋ｆ1 は（Ａ＋１／２＋ｋ／２＋ｆ1 ）となる。更
に、図４（ｇ）の語ＳＫＢの分数ｇ1 、これは（１／２
＋ｋ／２＋ｆ1 ）に等しい、が１より小さいと仮定す
る。従って、語ＩＨＰは、語ＨＤＰＷの整数部Ａに等し
い。
【００４７】語ＩＨＰとＣａが加算器４９で加算される
ので、図４（ｃ）の時間ｔCTJ からクロックＣＫの周期
ｔCKのＡ個分が経過すると、図４（ｈ）の語Ｃｂは０に
なる。従って図４（ｉ）の時間ｔCMboにおける事象ｅ
CMboは図４（ｃ）の時間ｔCTJからＡ×ｔCK＋（１／２
＋ｋ／２＋ｆ1 ）×ｔCKで生起する。時間ｔCTJ から対
応する時間ｔCMboまでの全遅延時間、即ち図４（ｉ）の
ＴH ／２は〔（Ｍ−１）／２＋（１／２＋ｋ／２＋
ｆ1 ）〕×ｔCK＝〔（Ｍ＋ｋ）／２＋ｆ1 〕×ｔCKに等
しい。事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ1 ×ｔCKで
生起するから、図４（ｉ）の事象ｅCMboは図４（ｄ）に
示す直前の事象ｅCMaoから（Ｍ＋ｋ）／２×ｔCK後に生
起する。
ので、図４（ｃ）の時間ｔCTJ からクロックＣＫの周期
ｔCKのＡ個分が経過すると、図４（ｈ）の語Ｃｂは０に
なる。従って図４（ｉ）の時間ｔCMboにおける事象ｅ
CMboは図４（ｃ）の時間ｔCTJからＡ×ｔCK＋（１／２
＋ｋ／２＋ｆ1 ）×ｔCKで生起する。時間ｔCTJ から対
応する時間ｔCMboまでの全遅延時間、即ち図４（ｉ）の
ＴH ／２は〔（Ｍ−１）／２＋（１／２＋ｋ／２＋
ｆ1 ）〕×ｔCK＝〔（Ｍ＋ｋ）／２＋ｆ1 〕×ｔCKに等
しい。事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ1 ×ｔCKで
生起するから、図４（ｉ）の事象ｅCMboは図４（ｄ）に
示す直前の事象ｅCMaoから（Ｍ＋ｋ）／２×ｔCK後に生
起する。
【００４８】Ｍと分数ｇ1 とに関して上記とは別の仮定
をしても同じ結果が得られることは理解できよう。連続
する事象ｅCMaoによって規定される周期は（Ｍ＋ｋ）に
等しいから、図４（ｉ）に示す各事象ｅCMboは、図４
（ｄ）に示した連続する事象ｅCMaoとｅCMao′の間の期
間ｔCMao−ｔCMao′の中央で生起する。後述するように
この発明の一態様によれば、周期Ｈ毎に繰返す１つおき
のリトレース期間は図４（ｉ）に示す事象ｅCMboの時間
ｔCMboに従って発生する。更に、リトレース期間の他方
のものは図４（ｄ）に示す事象ｅCMaoの時間ｔCMaoに従
って発生する。
をしても同じ結果が得られることは理解できよう。連続
する事象ｅCMaoによって規定される周期は（Ｍ＋ｋ）に
等しいから、図４（ｉ）に示す各事象ｅCMboは、図４
（ｄ）に示した連続する事象ｅCMaoとｅCMao′の間の期
間ｔCMao−ｔCMao′の中央で生起する。後述するように
この発明の一態様によれば、周期Ｈ毎に繰返す１つおき
のリトレース期間は図４（ｉ）に示す事象ｅCMboの時間
ｔCMboに従って発生する。更に、リトレース期間の他方
のものは図４（ｄ）に示す事象ｅCMaoの時間ｔCMaoに従
って発生する。
【００４９】図２の周波数ｆH の同期パルスＨS の各々
はクロックＣＫによってサンプルされ、対応するサンプ
ルがデジタル化ユニット６１、例えばアナログ／デジタ
ル変換器等、でデジタル化され、通常の方法によって語
２０７を形成する。連続するデジタル化された同期語２
０７ばデジタル低域通過フィルタの入力ポート２５ａに
供給される。
はクロックＣＫによってサンプルされ、対応するサンプ
ルがデジタル化ユニット６１、例えばアナログ／デジタ
ル変換器等、でデジタル化され、通常の方法によって語
２０７を形成する。連続するデジタル化された同期語２
０７ばデジタル低域通過フィルタの入力ポート２５ａに
供給される。
【００５０】フィルタ２５の出力に現われる連続するデ
ジタル化同期語ＳＹは同期位相比較器２２の入力ポート
２２ａに供給される。後述するように、同期語ＳＹは図
４（ｄ）に示す各事象ｅCMaoを図４（ｒ）に示す対応同
期パルスＨS に同期させ、かつ、図２の周期長語ＤＰＷ
を得るために用いられる。
ジタル化同期語ＳＹは同期位相比較器２２の入力ポート
２２ａに供給される。後述するように、同期語ＳＹは図
４（ｄ）に示す各事象ｅCMaoを図４（ｒ）に示す対応同
期パルスＨS に同期させ、かつ、図２の周期長語ＤＰＷ
を得るために用いられる。
【００５１】図３（ａ）〜（ｇ）は図２の位相固定ルー
プ回路２０の同期化を説明するためのタイミング図であ
る。図２、図３（ａ）〜（ｇ）および図４（ａ）〜
（ｒ）で使用されている参照番号と記号の中で同じもの
は、同じ構成素子あるいは機能を示す。図３（ａ）は理
想的な台形水平同期パルスＨS をデジタル化して得られ
た図２に示す連続するデジタル化同期語ＳＹの一例を示
し、この語ＳＹは図４（ｒ）および図３（ａ）に示す期
間Ｔ中で台形包絡線１を形成している。
プ回路２０の同期化を説明するためのタイミング図であ
る。図２、図３（ａ）〜（ｇ）および図４（ａ）〜
（ｒ）で使用されている参照番号と記号の中で同じもの
は、同じ構成素子あるいは機能を示す。図３（ａ）は理
想的な台形水平同期パルスＨS をデジタル化して得られ
た図２に示す連続するデジタル化同期語ＳＹの一例を示
し、この語ＳＹは図４（ｒ）および図３（ａ）に示す期
間Ｔ中で台形包絡線１を形成している。
【００５２】図３（ａ）の包絡線１は破線で示す前縁部
７２と後縁部７３を有する。時間Ｔb とＴc の間の全期
間Ｔの間、各同期語ＳＹは図３（ｄ）に示すクロックＣ
Ｋの各前縁の後に現われる。語ＳＹは包絡線１に達する
各語ＳＹの大きさを表わす垂直の矢印によって概略的に
示されている。
７２と後縁部７３を有する。時間Ｔb とＴc の間の全期
間Ｔの間、各同期語ＳＹは図３（ｄ）に示すクロックＣ
Ｋの各前縁の後に現われる。語ＳＹは包絡線１に達する
各語ＳＹの大きさを表わす垂直の矢印によって概略的に
示されている。
【００５３】図２のデコーダ２３が、図３（ｃ）または
図４（ｌ）の時間Ｔm において、所定値の語ＣＴ（図
２）が生じた時、例えば語ＣＴが３１５に等しくなった
時に制御パルスＭＳを発生させる。制御パルスＭＳは位
相比較器２２の端子２２ｂに供給され、後述するように
語ＳＹを形成する対応同期パルスＨS と位相比較され
る。
図４（ｌ）の時間Ｔm において、所定値の語ＣＴ（図
２）が生じた時、例えば語ＣＴが３１５に等しくなった
時に制御パルスＭＳを発生させる。制御パルスＭＳは位
相比較器２２の端子２２ｂに供給され、後述するように
語ＳＹを形成する対応同期パルスＨS と位相比較され
る。
【００５４】図５は位相比較器２２のブロック概略図で
ある。図１〜図５を通して同じ参照番号、記号は同じ素
子あるいは機能を示す。図５に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、図２のデコーダ２３からの信号ＣＡＣの制御を
受けて、図３（ａ）の期間Ｔの開始時点Ｔb から時間Ｔ
m まで、連続する同期語ＳＹを初期値０から減算的に累
算する。図５のパルスＭＳに関係する時間Ｔm で、フリ
ップフロップ２７の出力端子２７ａの信号ＦＦＯが、図
３（ｃ）に示すように、第１の論理レベルから第２の論
理レベルに切換わる。
ある。図１〜図５を通して同じ参照番号、記号は同じ素
子あるいは機能を示す。図５に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、図２のデコーダ２３からの信号ＣＡＣの制御を
受けて、図３（ａ）の期間Ｔの開始時点Ｔb から時間Ｔ
m まで、連続する同期語ＳＹを初期値０から減算的に累
算する。図５のパルスＭＳに関係する時間Ｔm で、フリ
ップフロップ２７の出力端子２７ａの信号ＦＦＯが、図
３（ｃ）に示すように、第１の論理レベルから第２の論
理レベルに切換わる。
【００５５】図５に示すフリップフロップ２７の信号Ｆ
ＦＯは、クロック入力端子２２ｂに制御パルスＭＳの前
縁が受取られると、状態が変わる。時間Ｔm の後、図３
（ａ）の期間Ｔの終了時間Ｔe まで、信号ＣＡＣの制御
の下に、各同期語ＳＹがアキュムレータ２６で加算的に
累算され、減算とそれに続く加算の累計を含んだ出力語
ＡＣＷが供給される。
ＦＯは、クロック入力端子２２ｂに制御パルスＭＳの前
縁が受取られると、状態が変わる。時間Ｔm の後、図３
（ａ）の期間Ｔの終了時間Ｔe まで、信号ＣＡＣの制御
の下に、各同期語ＳＹがアキュムレータ２６で加算的に
累算され、減算とそれに続く加算の累計を含んだ出力語
ＡＣＷが供給される。
【００５６】図３（ａ）には別のタイミングの例も示さ
れており、この第２の例においては、同期語ＳＹはＳＹ
２として、包絡線２を形成する垂直の矢印で概略図示さ
れている。点線で示した包絡線２は、包絡線１における
ものと同様の前縁部７０と後縁部７１とを持っている。
期間Ｔと同じ長さの期間Ｔ2 内で語Ｙ2 が供給される。
期間Ｔ2 の中心点ＴC2は期間Ｔの中心点Ｔc から遅延さ
れている。ここで、各語ＳＹ２は、その包絡線２の前縁
部７０における値が包絡線１の対応する前縁部７２にお
ける対応する語ＳＹ１よりも小さく、かつ、後縁部７１
における値は包絡線１の後縁部７３における対応する語
ＳＹ１の値よりも大きい。
れており、この第２の例においては、同期語ＳＹはＳＹ
２として、包絡線２を形成する垂直の矢印で概略図示さ
れている。点線で示した包絡線２は、包絡線１における
ものと同様の前縁部７０と後縁部７１とを持っている。
期間Ｔと同じ長さの期間Ｔ2 内で語Ｙ2 が供給される。
期間Ｔ2 の中心点ＴC2は期間Ｔの中心点Ｔc から遅延さ
れている。ここで、各語ＳＹ２は、その包絡線２の前縁
部７０における値が包絡線１の対応する前縁部７２にお
ける対応する語ＳＹ１よりも小さく、かつ、後縁部７１
における値は包絡線１の後縁部７３における対応する語
ＳＹ１の値よりも大きい。
【００５７】従って、期間Ｔ2 の終了時点Ｔe2における
語ＡＣＷの加算合計は期間Ｔの終了時点Ｔe における場
合よりも正である。このように、語ＡＣＷの大きさは、
対応する期間Ｔc2−Ｔm またはＴc −Ｔm の長さに比例
する。従って、語ＡＣＷの大きさと極性値とは、期間Ｔ
の実際の中心点Ｔc と、図３（ｂ）のパルスＭＳの前縁
によって規定される時間Ｔm との差、即ちＴc −Ｔm に
対応する。
語ＡＣＷの加算合計は期間Ｔの終了時点Ｔe における場
合よりも正である。このように、語ＡＣＷの大きさは、
対応する期間Ｔc2−Ｔm またはＴc −Ｔm の長さに比例
する。従って、語ＡＣＷの大きさと極性値とは、期間Ｔ
の実際の中心点Ｔc と、図３（ｂ）のパルスＭＳの前縁
によって規定される時間Ｔm との差、即ちＴc −Ｔm に
対応する。
【００５８】図５のアキュムレータ２６の出力語ＡＣＷ
は、スケーラ２８の入力ポート２８ａに供給される。ス
ケーラ２８は語ＡＣＷから、図３（ａ）の時間差、Ｔc
−Ｔm を、例えば（Ｔc −Ｔm ）／ｔCKに等しい比ｎの
形で表わす語ＳＣＷを生成する。比ｎは、時間差ＴC −
Ｔm に関して、例えば、クロックＣＫの周期ｔCKの１／
３２の分解能（リゾルーション）を持っている。
は、スケーラ２８の入力ポート２８ａに供給される。ス
ケーラ２８は語ＡＣＷから、図３（ａ）の時間差、Ｔc
−Ｔm を、例えば（Ｔc −Ｔm ）／ｔCKに等しい比ｎの
形で表わす語ＳＣＷを生成する。比ｎは、時間差ＴC −
Ｔm に関して、例えば、クロックＣＫの周期ｔCKの１／
３２の分解能（リゾルーション）を持っている。
【００５９】分数ｆを含んだ図２の語ＳＫが図５の減算
器３０のポート２２ｄに供給されて語ＳＣＷから減算さ
れ、レジスタ３１の入力ポート２２ｇに語ＳＣＷＤが生
成される。レジスタ３１は各語ＳＣＷＤを記憶し、それ
を出力ポート２２ｅに伝送して、図５に示すように位相
語ＰＨを生成する。従って、この位相語ＰＨは（Ｔc−
Ｔm ）／ｔCK−ｆに等しい。この位相語ＰＨは、図３
（ａ）の期間Ｔの終了時点Ｔe に続く図３（ｅ）の時間
Ｔr において、クロック端子２２ｃに供給される図２の
デコーダ２３からのパルスＣＣにより、レジスタ３１に
クロック入力されクロック出力される。
器３０のポート２２ｄに供給されて語ＳＣＷから減算さ
れ、レジスタ３１の入力ポート２２ｇに語ＳＣＷＤが生
成される。レジスタ３１は各語ＳＣＷＤを記憶し、それ
を出力ポート２２ｅに伝送して、図５に示すように位相
語ＰＨを生成する。従って、この位相語ＰＨは（Ｔc−
Ｔm ）／ｔCK−ｆに等しい。この位相語ＰＨは、図３
（ａ）の期間Ｔの終了時点Ｔe に続く図３（ｅ）の時間
Ｔr において、クロック端子２２ｃに供給される図２の
デコーダ２３からのパルスＣＣにより、レジスタ３１に
クロック入力されクロック出力される。
【００６０】後で述べるように、時間Ｔcc＝Ｔm ＋ｆ×
ｔCKが図３（ａ）の期間Ｔの中心の計算された発生時間
あるいは予測発生時間を表わす。時間Ｔccと事象ｅCMao
の対応する時間ｔCMaoとの間の時間は、本質的に図３
（ｄ）のクロックＣＫの周期ｔCKの所定整数倍に等し
い。従って、時間Ｔccも、図４（ｄ）の事象ｅCMaoの時
間ｔCMaoと同じ周期長（Ｍ＋ｋ）×ｔCKで周期的に繰返
す。従って、事象ｅCMaoの発生を図４（ｒ）の対応同期
パルスＨS に同期させるためには、図３（ａ）の期間Ｔ
の実際の中心点ＴC が計算された時間Ｔccと一致すれば
充分である。
ｔCKが図３（ａ）の期間Ｔの中心の計算された発生時間
あるいは予測発生時間を表わす。時間Ｔccと事象ｅCMao
の対応する時間ｔCMaoとの間の時間は、本質的に図３
（ｄ）のクロックＣＫの周期ｔCKの所定整数倍に等し
い。従って、時間Ｔccも、図４（ｄ）の事象ｅCMaoの時
間ｔCMaoと同じ周期長（Ｍ＋ｋ）×ｔCKで周期的に繰返
す。従って、事象ｅCMaoの発生を図４（ｒ）の対応同期
パルスＨS に同期させるためには、図３（ａ）の期間Ｔ
の実際の中心点ＴC が計算された時間Ｔccと一致すれば
充分である。
【００６１】従って、（Ｔc −Ｔm ）／ｔCK−ｆに等し
い図２の語ＰＨは図３（ａ）に示した期間Ｔの実際の中
心点Ｔc と計算上の中心点Ｔccとの間の時間の差を示
す。図２の語ＰＨが正の時は、図３（ａ）の実際の中心
点Ｔc は計算上の中心時間Ｔccよりも大きい、即ち遅
い。逆に、図２の語ＰＨが負の時は、図３（ａ）の実際
の中心時間Ｔc は計算された中心時間Ｔccよりも小さ
い、即ち早い。また、時間ＴccがＴc と等しい時は、図
２の語ＰＨは０となる。
い図２の語ＰＨは図３（ａ）に示した期間Ｔの実際の中
心点Ｔc と計算上の中心点Ｔccとの間の時間の差を示
す。図２の語ＰＨが正の時は、図３（ａ）の実際の中心
点Ｔc は計算上の中心時間Ｔccよりも大きい、即ち遅
い。逆に、図２の語ＰＨが負の時は、図３（ａ）の実際
の中心時間Ｔc は計算された中心時間Ｔccよりも小さ
い、即ち早い。また、時間ＴccがＴc と等しい時は、図
２の語ＰＨは０となる。
【００６２】位相語ＰＨは図２に示した従来構成のデジ
タル低域通過フィルタ３２に供給され、フィルタ３２の
出力ＬＰＦＯが形成され、これが加算器３３の入力ポー
ト３３ｂに供給される。フィルタ３２は例えば、図３
（ｆ）の対応する時点Ｔs においてデコーダ２３によっ
て生成される水平周波数パルスＣＬＰＦの制御の下に、
各位相語ＰＨを加算的に累算するアキュムレータで構成
することができる。時間Ｔs は図３（ｅ）に示すパルス
ＣＣ時間Ｔr よりも後である。
タル低域通過フィルタ３２に供給され、フィルタ３２の
出力ＬＰＦＯが形成され、これが加算器３３の入力ポー
ト３３ｂに供給される。フィルタ３２は例えば、図３
（ｆ）の対応する時点Ｔs においてデコーダ２３によっ
て生成される水平周波数パルスＣＬＰＦの制御の下に、
各位相語ＰＨを加算的に累算するアキュムレータで構成
することができる。時間Ｔs は図３（ｅ）に示すパルス
ＣＣ時間Ｔr よりも後である。
【００６３】図２の語ＰＨが定常状態で０の時は、低域
通過フィルタ３２からの語ＬＰＦＯは変化しない。例え
ば、負の位相語ＰＨは語ＬＰＦＯの値を減少させ、一
方、正の位相語ＰＨは語ＬＰＦＯの値を増大させる。水
平周期長発生器３３の加算器は、ＮＴＳＣ複合テレビジ
ョン信号の所定期間Ｈ中に含まれるクロックＣＫの周期
ｔCKの正規の数を表わす語ＰＲを語ＬＰＦＯの整数部に
加算し、ポート３３ａに偏向周期語ＤＰＷを形成する。
前述したように、周期長語ＤＰＷは１Ｈスキュー語ＳＫ
に加算されて、パルスＣＬが図３（ｇ）の時間Ｔt で生
じた時に、更新された語ＰＥＲＩＯＤとＳＫとが生成さ
れる。時間Ｔt は図３（ｆ）の時間Ｔs の少し後に来
る。
通過フィルタ３２からの語ＬＰＦＯは変化しない。例え
ば、負の位相語ＰＨは語ＬＰＦＯの値を減少させ、一
方、正の位相語ＰＨは語ＬＰＦＯの値を増大させる。水
平周期長発生器３３の加算器は、ＮＴＳＣ複合テレビジ
ョン信号の所定期間Ｈ中に含まれるクロックＣＫの周期
ｔCKの正規の数を表わす語ＰＲを語ＬＰＦＯの整数部に
加算し、ポート３３ａに偏向周期語ＤＰＷを形成する。
前述したように、周期長語ＤＰＷは１Ｈスキュー語ＳＫ
に加算されて、パルスＣＬが図３（ｇ）の時間Ｔt で生
じた時に、更新された語ＰＥＲＩＯＤとＳＫとが生成さ
れる。時間Ｔt は図３（ｆ）の時間Ｔs の少し後に来
る。
【００６４】図３（ａ）において、実際の中心時間Ｔc
が計算で得た中心時間Ｔccよりも遅いと仮定すると、図
２の位相語ＰＨは正の値をとる。位相語ＰＨが更に正に
増大すると、語ＤＰＷは大きくなる。図３（ａ）におい
て、続く期間Ｔでは、この大きな語ＤＰＷが、前の中心
時間Ｔccからの間隔が前よりも大きい時間間隔を表わす
計算された中心時間Ｔccを発生させる。従って、この計
算された中心時間Ｔccは、同期を行うために、実際の中
心時間Ｔc により近づく。
が計算で得た中心時間Ｔccよりも遅いと仮定すると、図
２の位相語ＰＨは正の値をとる。位相語ＰＨが更に正に
増大すると、語ＤＰＷは大きくなる。図３（ａ）におい
て、続く期間Ｔでは、この大きな語ＤＰＷが、前の中心
時間Ｔccからの間隔が前よりも大きい時間間隔を表わす
計算された中心時間Ｔccを発生させる。従って、この計
算された中心時間Ｔccは、同期を行うために、実際の中
心時間Ｔc により近づく。
【００６５】定常状態、即ち同期状態では、図３（ｄ）
の時間Ｔm におけるクロックＣＫの縁部は、期間Ｔの実
際の中心時間Ｔc からクロックＣＫの周期ｔCKの分数分
ｆだけ早く生じる。この定常状態、即ち同期状態では、
図４（ｄ）および（ｉ）に示す事象ｅCMaoとｅCMbo（こ
れはそれぞれ図２の語ＣＭａおよびＣＭｂに付随するも
のであるが）の各々は、図４（ｒ）に示す対応する水平
同期パルスＨS からそれぞれ対応する一定の時間だけ遅
れて生起する。
の時間Ｔm におけるクロックＣＫの縁部は、期間Ｔの実
際の中心時間Ｔc からクロックＣＫの周期ｔCKの分数分
ｆだけ早く生じる。この定常状態、即ち同期状態では、
図４（ｄ）および（ｉ）に示す事象ｅCMaoとｅCMbo（こ
れはそれぞれ図２の語ＣＭａおよびＣＭｂに付随するも
のであるが）の各々は、図４（ｒ）に示す対応する水平
同期パルスＨS からそれぞれ対応する一定の時間だけ遅
れて生起する。
【００６６】図２のマルチプレクサ（ＭＵＸ）４０の選
択（ＳＥＬＥＣＴ）端子４０ｃに現われるフリップフロ
ップ５０の出力信号ＴＯＧＧＬＥが第１の論理状態の時
は、ポート４０ａにおける語ＣＭａ は右寄せされて、
加算器で構成されたプログラマブル遅延装置５１の入力
ポート５１ａに供給される。位相固定ループ回路１２０
の移相語ＬＰＦＯ′が右寄せされてプログラマブル遅延
装置５１の加算器のポート５１ｂに供給される。
択（ＳＥＬＥＣＴ）端子４０ｃに現われるフリップフロ
ップ５０の出力信号ＴＯＧＧＬＥが第１の論理状態の時
は、ポート４０ａにおける語ＣＭａ は右寄せされて、
加算器で構成されたプログラマブル遅延装置５１の入力
ポート５１ａに供給される。位相固定ループ回路１２０
の移相語ＬＰＦＯ′が右寄せされてプログラマブル遅延
装置５１の加算器のポート５１ｂに供給される。
【００６７】遅延装置５１の出力ポート５１ｃに生成さ
れ、図４（ｋ）に概略的に示すプログラマブル遅延装置
５１の加算結果の整数部を表わしている語ＣＭＩがゼロ
検出器５２に供給される。ゼロ検出器５２は図４（ｋ）
の語ＣＭＩが０になると、図４（ｍ）に示すパルスＳＴ
ＡＲＴを時間ＴCMIOで生成する。パルスＳＴＡＲＴは、
図２のパルス発生器ユニット５３に供給されて、この発
生器から、通常の態様で、外部からの制御語ＷＩＤＴＨ
により制御される幅ｗを持ったパルスＰＧＰが生成され
るようにする。語ＷＩＤＴＨはパルス発生器５３の入力
ポート５３ｃに供給される。
れ、図４（ｋ）に概略的に示すプログラマブル遅延装置
５１の加算結果の整数部を表わしている語ＣＭＩがゼロ
検出器５２に供給される。ゼロ検出器５２は図４（ｋ）
の語ＣＭＩが０になると、図４（ｍ）に示すパルスＳＴ
ＡＲＴを時間ＴCMIOで生成する。パルスＳＴＡＲＴは、
図２のパルス発生器ユニット５３に供給されて、この発
生器から、通常の態様で、外部からの制御語ＷＩＤＴＨ
により制御される幅ｗを持ったパルスＰＧＰが生成され
るようにする。語ＷＩＤＴＨはパルス発生器５３の入力
ポート５３ｃに供給される。
【００６８】パルスＰＧＰはゲート遅延装置５４に供給
される。ゲート遅延装置５４は各パルスＰＧＰをクロッ
クＣＫの周期ｔCKの分数ｑ分だけ遅延させて、図４
（ｎ）に示す信号ＨＯＲＤＲＩＶＥの対応パルスのｈd
成分を生成する。図２の遅延装置５１の出力ポート５１
ｃの語ＣＭＰの分数ｑがプログラマブル遅延装置５１の
加算器における加算結果の分数部（小数部）を表わす。
図４（ｎ）のパルスｈd1の幅ｗは、例えば、図４（ｑ）
に示すパルスｆb1の対応する幅と重なるに充分な幅であ
る。
される。ゲート遅延装置５４は各パルスＰＧＰをクロッ
クＣＫの周期ｔCKの分数ｑ分だけ遅延させて、図４
（ｎ）に示す信号ＨＯＲＤＲＩＶＥの対応パルスのｈd
成分を生成する。図２の遅延装置５１の出力ポート５１
ｃの語ＣＭＰの分数ｑがプログラマブル遅延装置５１の
加算器における加算結果の分数部（小数部）を表わす。
図４（ｎ）のパルスｈd1の幅ｗは、例えば、図４（ｑ）
に示すパルスｆb1の対応する幅と重なるに充分な幅であ
る。
【００６９】ゲート遅延装置５４は、例えば３２個の均
一な間隔で配置されたタップを持ったｔCKの時間遅延を
与える遅延線を備えたものを使用できる。例えば、図２
の語ＣＭＰの５ビットのある与えられた組合わせによ
り、３２個のタップの中の対応するタップが選択され
て、その数値に従ってクロックＣＫの周期ｔCKの分数分
だけパルスＰＧＰを遅延させる。例えば、語ＣＭＰの分
数ｑが（００１０１）2 に等しい時、与えられる遅延は
ｔCKの３２分の５である。従って、図４（ｎ）に示す信
号ＨＯＲＤＲＩＶＥの各成分パルスｈd1は、例えば、ｑ
1 を図２の語ＣＭＰに含まれる分数とする時、時間（Ｔ
CMIO＋ｑ1 ×ｔCK）で生じる。
一な間隔で配置されたタップを持ったｔCKの時間遅延を
与える遅延線を備えたものを使用できる。例えば、図２
の語ＣＭＰの５ビットのある与えられた組合わせによ
り、３２個のタップの中の対応するタップが選択され
て、その数値に従ってクロックＣＫの周期ｔCKの分数分
だけパルスＰＧＰを遅延させる。例えば、語ＣＭＰの分
数ｑが（００１０１）2 に等しい時、与えられる遅延は
ｔCKの３２分の５である。従って、図４（ｎ）に示す信
号ＨＯＲＤＲＩＶＥの各成分パルスｈd1は、例えば、ｑ
1 を図２の語ＣＭＰに含まれる分数とする時、時間（Ｔ
CMIO＋ｑ1 ×ｔCK）で生じる。
【００７０】例えば図４（ｎ）の信号ＨＯＲＤＲＩＶＥ
のパルスｈd1成分の後縁が生じると、信号ＴＯＧＧＬＥ
の状態が図４（ｐ）に示すように第２の状態に変化す
る。すると、この信号ＴＯＧＧＬＥによって、図２のマ
ルチプレクサ４０のポート４０ｂの信号ＣＭｂがプログ
ラマブル遅延装置５１の入力ポート５１ａに供給され、
その出力ポート５１ｃに語ＣＭＩとＣＭＰの形で現われ
る。この出力ポート５１ｃの語ＣＭＩ（図４（ｋ））が
０になると、ゼロ検出器５２が時間ＴCMIO′においてパ
ルスＳＴＡＲＴを発生する。これは前に時間ＴCMIOに関
して述べたと同様にして行われる。このように、図４
（ｍ）の時間ＴCMIO′は図４（ｈ）に示す語Ｃｂによっ
て決まる。
のパルスｈd1成分の後縁が生じると、信号ＴＯＧＧＬＥ
の状態が図４（ｐ）に示すように第２の状態に変化す
る。すると、この信号ＴＯＧＧＬＥによって、図２のマ
ルチプレクサ４０のポート４０ｂの信号ＣＭｂがプログ
ラマブル遅延装置５１の入力ポート５１ａに供給され、
その出力ポート５１ｃに語ＣＭＩとＣＭＰの形で現われ
る。この出力ポート５１ｃの語ＣＭＩ（図４（ｋ））が
０になると、ゼロ検出器５２が時間ＴCMIO′においてパ
ルスＳＴＡＲＴを発生する。これは前に時間ＴCMIOに関
して述べたと同様にして行われる。このように、図４
（ｍ）の時間ＴCMIO′は図４（ｈ）に示す語Ｃｂによっ
て決まる。
【００７１】続く図４（ｎ）の信号ＨＯＲＤＲＩＶＥの
パルスｈd2成分の後縁によって図２のフリップフロップ
５５が図４（ｐ）に示すように第１の状態に復帰し、前
に述べたように、ポート４０ａの各語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入力ポート５１
ａに供給される。従って、この発明の一態様によれば、
図４（ｎ）の信号ＨＯＲＤＲＩＶＥの交互に現われる成
分パルスｈd のタイミングは、図２のマルチプレクサ４
０の各ポート４０ａと４０ｂのそれぞれに与えられる語
ＣＭａとＣＭｂとによって交互に制御される。
パルスｈd2成分の後縁によって図２のフリップフロップ
５５が図４（ｐ）に示すように第１の状態に復帰し、前
に述べたように、ポート４０ａの各語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入力ポート５１
ａに供給される。従って、この発明の一態様によれば、
図４（ｎ）の信号ＨＯＲＤＲＩＶＥの交互に現われる成
分パルスｈd のタイミングは、図２のマルチプレクサ４
０の各ポート４０ａと４０ｂのそれぞれに与えられる語
ＣＭａとＣＭｂとによって交互に制御される。
【００７２】例えば図４（ｑ）に示すような台形形状を
持ち、水平フライバックパルスから取出された偏向出力
段４１からのパルスＦＬＹＢＡＣＫの各々が、デジタル
化ユニット６１と同様のデジタル化ユニット６１′でデ
ジタル化されて、位相比較器２２′の入力ポート２２
ａ′に連続するデジタル化されたフライバック語ＳＹ′
を供給する。位相固定ループ回路１２０のフライバック
語ＳＹ′は位相固定ループ回路２０の同期語ＳＹと同様
のものである。位相比較器２２′は位相固定ループ回路
２０の位相比較器２２と同様の構成にすることができ
る。
持ち、水平フライバックパルスから取出された偏向出力
段４１からのパルスＦＬＹＢＡＣＫの各々が、デジタル
化ユニット６１と同様のデジタル化ユニット６１′でデ
ジタル化されて、位相比較器２２′の入力ポート２２
ａ′に連続するデジタル化されたフライバック語ＳＹ′
を供給する。位相固定ループ回路１２０のフライバック
語ＳＹ′は位相固定ループ回路２０の同期語ＳＹと同様
のものである。位相比較器２２′は位相固定ループ回路
２０の位相比較器２２と同様の構成にすることができ
る。
【００７３】従って、位相比較器２２′のポート２２
ａ′〜２２ｅ′は機能的に位相比較器２２のポート２２
ａ〜２２ｅに相当する。デコーダ２３′がデコーダ２３
のパルスＭＳ、ＣＡＣ、ＣＣおよびＣＬＰＦと同様のパ
ルスＭＳ′、ＣＡＣ′、ＣＣ′およびＣＬＰＦ′とを生
成するために、対応する所定値の語Ｃａを復号する。例
えばパルスＣＣ′は端子２２ｃ′に供給される。同様
に、スキュー語ＳＫが位相比較器２２′のポート２２
ｄ′に供給される。
ａ′〜２２ｅ′は機能的に位相比較器２２のポート２２
ａ〜２２ｅに相当する。デコーダ２３′がデコーダ２３
のパルスＭＳ、ＣＡＣ、ＣＣおよびＣＬＰＦと同様のパ
ルスＭＳ′、ＣＡＣ′、ＣＣ′およびＣＬＰＦ′とを生
成するために、対応する所定値の語Ｃａを復号する。例
えばパルスＣＣ′は端子２２ｃ′に供給される。同様
に、スキュー語ＳＫが位相比較器２２′のポート２２
ｄ′に供給される。
【００７４】例えば図３（ａ）に示す同期語ＳＹの包絡
線１と同様な台形包絡線を表わすフライバック語ＳＹ′
が、図４（ｑ）に示す実際の中心時間Ｔc ′を有するリ
トレース期間Ｔ′中に次々と生成されると仮定する。こ
の期間Ｔ′と中心時間Ｔc ′とは図３（ａ）における期
間Ｔと中心点Ｔc と同様のものである。図４（ｑ）の例
では、位相比較器２２′の端子２２ｂ′に供給される図
２のパルスＭＳ′の前縁は、図４（ｏ）に示すように、
図４（ｄ）の時間ｔCTJ で生じる。
線１と同様な台形包絡線を表わすフライバック語ＳＹ′
が、図４（ｑ）に示す実際の中心時間Ｔc ′を有するリ
トレース期間Ｔ′中に次々と生成されると仮定する。こ
の期間Ｔ′と中心時間Ｔc ′とは図３（ａ）における期
間Ｔと中心点Ｔc と同様のものである。図４（ｑ）の例
では、位相比較器２２′の端子２２ｂ′に供給される図
２のパルスＭＳ′の前縁は、図４（ｏ）に示すように、
図４（ｄ）の時間ｔCTJ で生じる。
【００７５】位相比較器２２の動作と同じようにして、
図２の位相比較器２２′のポート２２ｅ′における位相
語ＰＨ′が対応する時間差ｔC ′−ｔCMaoを表わす。位
相語ＰＨ′における項ｔCMaoは位相比較器２２の位相語
ＰＨにおける項Ｔccに相当する。同じ考え方をすると、
図４（ｑ）のパルスＦＬＹＢＡＣＫの各パルスｆb1の期
間Ｔ′の中心点Ｔc ′が図４（ｄ）の対応する時間ｔ
CMaoよりも大きい場合には、図２の位相語ＰＨ′は正で
ある。一方、図４（ｑ）の時間Ｔc ′が時間ｔCMaoと等
しければ、図２の位相語ＰＨ′は０になる。
図２の位相比較器２２′のポート２２ｅ′における位相
語ＰＨ′が対応する時間差ｔC ′−ｔCMaoを表わす。位
相語ＰＨ′における項ｔCMaoは位相比較器２２の位相語
ＰＨにおける項Ｔccに相当する。同じ考え方をすると、
図４（ｑ）のパルスＦＬＹＢＡＣＫの各パルスｆb1の期
間Ｔ′の中心点Ｔc ′が図４（ｄ）の対応する時間ｔ
CMaoよりも大きい場合には、図２の位相語ＰＨ′は正で
ある。一方、図４（ｑ）の時間Ｔc ′が時間ｔCMaoと等
しければ、図２の位相語ＰＨ′は０になる。
【００７６】図２の位相語ＰＨ′は符号補数化された語
ＰＨｉを生成する符号補数化ユニット５８に供給され
る。例えば、語ＰＨ′が負である場合、ＰＨｉは正でか
つ、語ＰＨ′と同じ絶対値を持つ。語ＰＨｉは位相固定
ループ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２′に供給される。このフィルタ３２′
の出力語ＬＰＦＯ′は、図４（ｒ）のパルスＨS の位相
変動に対する低域通過フィルタ３２の応答時間よりも短
い応答時間を図４（ｑ）のパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語ＰＨ′が０の時に生じる図
２の位相制御ループ回路１２０の定常状態においては、
語ＬＰＦＯ′は負で、その値は、図４（ｑ）に示すパル
スＦＬＹＢＡＣＫの１つおきのフライバックパルスｆb1
とｆb3の各中心点Ｔc ′が図４（ｄ）における時間ｔ
CMaoおよびｔCMao′で生じるようにする値である。
ＰＨｉを生成する符号補数化ユニット５８に供給され
る。例えば、語ＰＨ′が負である場合、ＰＨｉは正でか
つ、語ＰＨ′と同じ絶対値を持つ。語ＰＨｉは位相固定
ループ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２′に供給される。このフィルタ３２′
の出力語ＬＰＦＯ′は、図４（ｒ）のパルスＨS の位相
変動に対する低域通過フィルタ３２の応答時間よりも短
い応答時間を図４（ｑ）のパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語ＰＨ′が０の時に生じる図
２の位相制御ループ回路１２０の定常状態においては、
語ＬＰＦＯ′は負で、その値は、図４（ｑ）に示すパル
スＦＬＹＢＡＣＫの１つおきのフライバックパルスｆb1
とｆb3の各中心点Ｔc ′が図４（ｄ）における時間ｔ
CMaoおよびｔCMao′で生じるようにする値である。
【００７７】図４（ｎ）の信号ＨＯＲＤＲＩＶＥの例え
ば成分パルスｈd1は図４（ｄ）における対応する時間ｔ
CMaoよりも、（Ｑ＋ｈ）×ｔCKに等しい時間ｔLEADだけ
早く生じる。ここでＱとｈはそれぞれ図２の語ＬＰＦ
Ｏ′の整数部と分数部である。プログラマブル遅延装置
４２の加算器に結合される図２の語ＮＰＷがデコーダ２
３′のパルスＭＳ′とデコーダ２３の対応するパルスＭ
Ｓとの間の相対的なタイミングを制御する。語ＮＰＷの
値を変えることにより、例えば図４（ｑ）と（ｒ）に示
すパルスｆb1とＨsaの中心時間Ｔc ′とＴc との間の持
続時間が対応して変化する。
ば成分パルスｈd1は図４（ｄ）における対応する時間ｔ
CMaoよりも、（Ｑ＋ｈ）×ｔCKに等しい時間ｔLEADだけ
早く生じる。ここでＱとｈはそれぞれ図２の語ＬＰＦ
Ｏ′の整数部と分数部である。プログラマブル遅延装置
４２の加算器に結合される図２の語ＮＰＷがデコーダ２
３′のパルスＭＳ′とデコーダ２３の対応するパルスＭ
Ｓとの間の相対的なタイミングを制御する。語ＮＰＷの
値を変えることにより、例えば図４（ｑ）と（ｒ）に示
すパルスｆb1とＨsaの中心時間Ｔc ′とＴc との間の持
続時間が対応して変化する。
【００７８】映像管のビーム電流が変化すると、アルタ
電流が変化する。出力段４１のフライバック変成器から
引出されるアルタ電流が変化すると、図４（ｑ）のパル
スｆb1と図４（ｈ）のパルスｈd1との間の遅延時間も、
水平出力スイッチングトランジスタの蓄積時間が変化す
るために、変化してしまう。
電流が変化する。出力段４１のフライバック変成器から
引出されるアルタ電流が変化すると、図４（ｑ）のパル
スｆb1と図４（ｈ）のパルスｈd1との間の遅延時間も、
水平出力スイッチングトランジスタの蓄積時間が変化す
るために、変化してしまう。
【００７９】遅延時間のこのような変化によって図４
（ｑ）に示すパルスｆb1の期間Ｔc ′−ｔCMaoが０から
正の値に変化してと仮定してみる。この場合図１の語Ｐ
Ｈ′はより正となり、語ＬＰＦＯ′はより負になる。従
って、図４（ｎ）に示す次のパルスｈd3が早目に生じ、
その結果、図４（ｑ）のパルスＦＬＹＢＡＣＫも早目に
生じる。この結果、ビーム電流変化によって生じると仮
定された上記パルスｆb1の期間の変動を修正するよう
に、次の期間Ｔc ′−ｔCMao′の長さが小さくなる。
（ｑ）に示すパルスｆb1の期間Ｔc ′−ｔCMaoが０から
正の値に変化してと仮定してみる。この場合図１の語Ｐ
Ｈ′はより正となり、語ＬＰＦＯ′はより負になる。従
って、図４（ｎ）に示す次のパルスｈd3が早目に生じ、
その結果、図４（ｑ）のパルスＦＬＹＢＡＣＫも早目に
生じる。この結果、ビーム電流変化によって生じると仮
定された上記パルスｆb1の期間の変動を修正するよう
に、次の期間Ｔc ′−ｔCMao′の長さが小さくなる。
【００８０】この発明の１つの特徴によれば、図２の同
じ値の語ＬＰＦＯ′がそれぞれ事象ｅCMaoとｅCMboとに
対応する図４（ｎ）の連続するパルスｈd のタイミング
を制御する。例えば、図４（ｉ）における時間ｔCMboが
図４（ｄ）における時間ｔCMaoからＨ／２時間だけ隔た
っているので、図４（ｑ）に示し、また、前にも説明し
たように、図４（ｉ）の時間ｔCMboに対応する図４
（ｑ）のフライバックパルスＦＬＹＢＡＣＫのパルスｆ
b2は、直前のパルスｆb1からＨ／２後に現れる。パルス
ｆb1は図４（ｄ）の時間ｔCMaoに対応している。
じ値の語ＬＰＦＯ′がそれぞれ事象ｅCMaoとｅCMboとに
対応する図４（ｎ）の連続するパルスｈd のタイミング
を制御する。例えば、図４（ｉ）における時間ｔCMboが
図４（ｄ）における時間ｔCMaoからＨ／２時間だけ隔た
っているので、図４（ｑ）に示し、また、前にも説明し
たように、図４（ｉ）の時間ｔCMboに対応する図４
（ｑ）のフライバックパルスＦＬＹＢＡＣＫのパルスｆ
b2は、直前のパルスｆb1からＨ／２後に現れる。パルス
ｆb1は図４（ｄ）の時間ｔCMaoに対応している。
【００８１】従って、低域通過フィルタ３２′の図２の
パルスＣＬＰＦ′による更新は各水平期間Ｈ中で１回行
われる。ここで、デコーダ２３′は、低域通過フィルタ
３２′の更新が、例えば図４（ｑ）のフライバックパル
スＦＬＹＢＡＣＫの周波数に相当する２ｆH で行われる
ように設計してもよい。
パルスＣＬＰＦ′による更新は各水平期間Ｈ中で１回行
われる。ここで、デコーダ２３′は、低域通過フィルタ
３２′の更新が、例えば図４（ｑ）のフライバックパル
スＦＬＹＢＡＣＫの周波数に相当する２ｆH で行われる
ように設計してもよい。
【００８２】図２の同期パルスＨS が存在しない時は、
フィルタ３２の語ＬＰＦＯが０となり、ＰＲ＝９１０と
等しい語ＤＰＷによって図１の構成は、ＮＴＳＣ方式に
おける周期Ｈの正規の値の２分の１に等しい９１０／２
×ｔCKだけ隔たったリトレース期間を形成するように働
く。
フィルタ３２の語ＬＰＦＯが０となり、ＰＲ＝９１０と
等しい語ＤＰＷによって図１の構成は、ＮＴＳＣ方式に
おける周期Ｈの正規の値の２分の１に等しい９１０／２
×ｔCKだけ隔たったリトレース期間を形成するように働
く。
【図１】この発明の一態様に基づく位相固定ループ回路
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図である。
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図である。
【図２】図１の偏向回路の詳細なブロック回路図であ
る。
る。
【図３】図２の位相固定ループ回路の同期化機能の説明
に用いるタイミング図である。
に用いるタイミング図である。
【図４】図２の回路の動作説明用のタイミング図であ
る。
る。
【図５】図２の位相比較器の一実施例を示すブロック回
路図である。
路図である。
２５３、５４、４１ それぞれ線偏向回路を構成する水
平駆動パルス発生器、ゲート遅延装置および２ｆH 水平
偏向回路出力段 ２０ 位相固定ループ回路 ＨS 線同期入力信号 ＣＭａ、ＣＭｂ それぞれ第１および第２の周期的信号 １２０ 位相制御ループ回路 ＦＬＹＢＡＣＫ 偏向サイクルを表わす信号 ＨＯＲＤＲＩＶＥ 第１と第２の偏向出力信号
平駆動パルス発生器、ゲート遅延装置および２ｆH 水平
偏向回路出力段 ２０ 位相固定ループ回路 ＨS 線同期入力信号 ＣＭａ、ＣＭｂ それぞれ第１および第２の周期的信号 １２０ 位相制御ループ回路 ＦＬＹＢＡＣＫ 偏向サイクルを表わす信号 ＨＯＲＤＲＩＶＥ 第１と第２の偏向出力信号
Claims (2)
- 【請求項１】 線同期入力信号に応答して、対応する偏
向サイクルの周波数が上記入力信号の周波数よりも高く
なるように上記入力信号の所定期間に偏向回路中に上記
偏向サイクルを形成する偏向出力信号を生成する装置で
あって、 クロック信号の供給源と、 上記線同期入力信号と上記クロック信号とに応答して、
その入力信号の上記所定期間に、周期的信号と、この周
期的信号の位相を調整するために上記クロック信号の周
期内で調整可能の位相を持ったスキュー信号とを生成す
る位相固定ループ回路と、 上記出力信号に応答して、上記高い周波数の偏向サイク
ルを生成し、且つ上記高い周波数の偏向サイクルの位相
情報を含む偏向サイクルを表わす信号を生成する線出力
段と、 上記高い周波数の偏向サイクルを表わす信号と上記周期
的信号とに従って制御信号を生成する位相検波器を有
し、上記周期的信号に応答して、上記入力信号の周波数
よりも高い周波数において且つ上記位相検波器の上記制
御信号に従って決定される位相で上記偏向サイクルを形
成する上記出力信号を生成する位相制御ループと、 を備えた偏向装置。 - 【請求項２】 線同期入力信号に応答して、対応する偏
向サイクルの周波数が上記入力信号の周波数よりも高く
なるように上記入力信号の所定期間に偏向回路中に上記
偏向サイクルを形成する偏向出力信号を生成する装置で
あって、 クロック信号の供給源と、 上記線同期入力信号と上記クロック信号とに応答して、
その入力信号の上記所定期間に、周期的信号と、この周
期的信号の位相を調整するために上記クロック信号の周
期内で調整可能の位相を持ったスキュー信号とを生成す
る位相固定ループ回路と、 上記出力信号に応答して、上記高い周波数の偏向サイク
ルを生成し、且つ上記高い周波数の偏向サイクルの位相
情報を含む偏向サイクルを表わす信号を生成する線出力
段と、 上記高い周波数の偏向サイクルを表わす信号と上記周期
的信号とに従って制御信号を生成する位相検波器であっ
て上記高い周波数の偏向サイクルを表わす信号の１つお
きのパルスのみに応答する位相検波器を有し、上記周期
的信号に応答して、上記入力信号の周波数よりも高い周
波数において且つ上記位相検波器の上記制御信号に従っ
て決定される位相で上記偏向サイクルを形成する上記出
力信号を生成する位相制御ループと、 を備えた偏向装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/718,300 US4636861A (en) | 1985-04-01 | 1985-04-01 | Two-loop line deflection system |
| US718300 | 1985-04-01 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076435A Division JP2607066B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041615A Division JP3400968B2 (ja) | 1985-04-01 | 2000-02-18 | 偏向装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774977A true JPH0774977A (ja) | 1995-03-17 |
| JP3060424B2 JP3060424B2 (ja) | 2000-07-10 |
Family
ID=24885593
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076435A Expired - Lifetime JP2607066B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
| JP5301238A Expired - Lifetime JP3060424B2 (ja) | 1985-04-01 | 1993-11-04 | 偏向装置 |
| JP2000041615A Expired - Lifetime JP3400968B2 (ja) | 1985-04-01 | 2000-02-18 | 偏向装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076435A Expired - Lifetime JP2607066B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041615A Expired - Lifetime JP3400968B2 (ja) | 1985-04-01 | 2000-02-18 | 偏向装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4636861A (ja) |
| EP (1) | EP0200348B1 (ja) |
| JP (3) | JP2607066B2 (ja) |
| KR (1) | KR920003164B1 (ja) |
| AT (1) | ATE95020T1 (ja) |
| CA (1) | CA1256980A (ja) |
| DE (1) | DE3689051T2 (ja) |
| ES (1) | ES8707835A1 (ja) |
| FI (1) | FI79921C (ja) |
| HK (1) | HK1004051A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3677214D1 (de) * | 1986-07-31 | 1991-02-28 | Itt Ind Gmbh Deutsche | Digitale horizontalablenkschaltung. |
| US4775890A (en) * | 1987-06-11 | 1988-10-04 | Rca Licensing Corporation | Phase detector |
| JPH0793709B2 (ja) * | 1987-09-30 | 1995-10-09 | 株式会社日立製作所 | テレビジョン受像機 |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
| US5162910A (en) * | 1990-10-03 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Synchronizing circuit |
| KR930011431B1 (ko) * | 1991-01-31 | 1993-12-06 | 삼성전자 주식회사 | 표준 영상신호를 위한 동기신호 재발생회로 |
| RU2215372C2 (ru) * | 1991-03-25 | 2003-10-27 | Томсон Конзьюмер Электроникс, Инк. | Система горизонтального отклонения |
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| US5677737A (en) * | 1995-12-27 | 1997-10-14 | Rca Thomson Licensing Corporation | Video compression for wide screen television |
| AU2002328390A1 (en) | 2002-08-30 | 2004-03-29 | Fujitsu Limited | Electronic storage apparatus, authentication apparatus, and authentication method |
| JP4158626B2 (ja) | 2003-06-30 | 2008-10-01 | ソニー株式会社 | 外部記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4031068A (en) * | 1976-07-26 | 1977-06-21 | Uniroyal Inc. | Non-migratory sulfonyl azide antioxidants |
| JPS5354953A (en) * | 1976-10-29 | 1978-05-18 | Hitachi Ltd | Frequency step-multiplication circuit |
| US4327376A (en) * | 1978-10-05 | 1982-04-27 | Rca Corporation | Dual phase-control loop horizontal deflection synchronizing circuit |
| US4292654A (en) * | 1979-12-20 | 1981-09-29 | Rca Corporation | Deflection system and switched-mode power supply using a common ramp generator |
| US4317133A (en) * | 1980-09-29 | 1982-02-23 | Rca Corporation | Two-loop horizontal AFPC system |
| US4351001A (en) * | 1980-12-29 | 1982-09-21 | Motorola, Inc. | Horizontal phase lock loop for television |
| JPS6051312B2 (ja) * | 1981-03-20 | 1985-11-13 | 日本ビクター株式会社 | 水平走査周波数逓倍回路 |
| JPS57190462A (en) * | 1981-05-19 | 1982-11-24 | Hitachi Ltd | Horizontal deflecting circuit |
| JPS58154970A (ja) * | 1982-03-10 | 1983-09-14 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| US4467359A (en) * | 1982-04-15 | 1984-08-21 | Sanyo Electric Co., Ltd. | Horizontal synchronizing circuit |
| US4591910A (en) * | 1984-03-14 | 1986-05-27 | Zenith Electronics Corporation | Horizontal picture centering |
-
1985
- 1985-04-01 US US06/718,300 patent/US4636861A/en not_active Expired - Lifetime
-
1986
- 1986-03-25 ES ES553367A patent/ES8707835A1/es not_active Expired
- 1986-03-25 EP EP86302179A patent/EP0200348B1/en not_active Expired - Lifetime
- 1986-03-25 AT AT86302179T patent/ATE95020T1/de not_active IP Right Cessation
- 1986-03-25 FI FI861268A patent/FI79921C/fi not_active IP Right Cessation
- 1986-03-25 DE DE86302179T patent/DE3689051T2/de not_active Expired - Lifetime
- 1986-04-01 JP JP61076435A patent/JP2607066B2/ja not_active Expired - Lifetime
- 1986-04-01 CA CA000505563A patent/CA1256980A/en not_active Expired
- 1986-04-01 KR KR1019860002461A patent/KR920003164B1/ko not_active IP Right Cessation
-
1993
- 1993-11-04 JP JP5301238A patent/JP3060424B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-14 HK HK98103037A patent/HK1004051A1/xx not_active IP Right Cessation
-
2000
- 2000-02-18 JP JP2000041615A patent/JP3400968B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61230473A (ja) | 1986-10-14 |
| FI861268A (fi) | 1986-10-02 |
| KR920003164B1 (ko) | 1992-04-20 |
| ES553367A0 (es) | 1987-08-16 |
| AU5520586A (en) | 1986-10-09 |
| JP3400968B2 (ja) | 2003-04-28 |
| FI79921B (fi) | 1989-11-30 |
| US4636861A (en) | 1987-01-13 |
| FI861268A0 (fi) | 1986-03-25 |
| EP0200348B1 (en) | 1993-09-22 |
| FI79921C (fi) | 1990-03-12 |
| DE3689051D1 (de) | 1993-10-28 |
| JP2000224431A (ja) | 2000-08-11 |
| ES8707835A1 (es) | 1987-08-16 |
| EP0200348A2 (en) | 1986-11-05 |
| JP2607066B2 (ja) | 1997-05-07 |
| ATE95020T1 (de) | 1993-10-15 |
| AU589411B2 (en) | 1989-10-12 |
| KR860008672A (ko) | 1986-11-17 |
| CA1256980A (en) | 1989-07-04 |
| EP0200348A3 (en) | 1988-05-04 |
| JP3060424B2 (ja) | 2000-07-10 |
| DE3689051T2 (de) | 1994-04-28 |
| HK1004051A1 (en) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774978A (ja) | テレビジョン装置 | |
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| US5898328A (en) | PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same | |
| JPH0774977A (ja) | 偏向装置 | |
| KR100204431B1 (ko) | 직교 출력 클록을 갖는 디지탈식 텔레비젼 신호 처리 회로 | |
| US5043813A (en) | Display locked timing signals for video processing | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| JP2974301B2 (ja) | トリガ生成回路及び波形表示装置 | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| EP0716550B1 (en) | Oscillatory signal generator arrangement | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| JP2571137B2 (ja) | フレーム単位処理系用ｐｌｌ | |
| JP3204684B2 (ja) | 信号レート制御装置 | |
| JPH0345956B2 (ja) | ||
| JP3118809B2 (ja) | 同期回路 | |
| JP2000092507A (ja) | クロック周波数変換回路及びその変換方法並びにクロック 周波数変換機能を備えた受像装置 | |
| JPH0345955B2 (ja) | ||
| JPH08275023A (ja) | 同期信号検出回路 | |
| JPS6229286A (ja) | 走査線位置制御装置 | |
| JPS62111575A (ja) | クロツク制御回路 | |
| JPS6327180A (ja) | フイ−ルドメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |