JP3060424B2

JP3060424B2 - 偏向装置

Info

Publication number: JP3060424B2
Application number: JP5301238A
Authority: JP
Inventors: ヘンリーウイリスドナルド
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1985-04-01
Filing date: 1993-11-04
Publication date: 2000-07-10
Anticipated expiration: 2015-07-10
Also published as: KR920003164B1; ES8707835A1; FI861268A0; FI79921C; DE3689051T2; JP2607066B2; JP2000224431A; ATE95020T1; AU589411B2; HK1004051A1; FI861268A; CA1256980A; KR860008672A; EP0200348B1; JPS61230473A; DE3689051D1; AU5520586A; FI79921B; EP0200348A2; ES553367A0

Description

【発明の詳細な説明】【０００１】【発明の利用分野】この発明は、例えばテレビジョン装
置などで用いることのできる、偏向装置、すなわち特に
入力同期パルスに同期した高周波パルス列を発生する回
路に関する。【０００２】【発明の背景】最近、ア−ティファクトの影響を少なく
するために、ＮＴＳＣ方式などの飛越型ビデオ信号を非
飛越し走査形式で表示しようとすることが行われてい
る。このような表示形式（フォーマット）は一般に、水
平同期パルスの水平周波数ｆ_Hの何倍かの周波数で偏向
電流スイッチングを行うことを必要とする。例えば、水
平周波数の２倍で走査する形式を採用したテレビジョン
方式では、水平同期パルスの各々から水平偏向電流２サ
イクル分を発生させる必要がある。これに対して、標準
のテレビジョン方式では、各同期パルスから１サイクル
分だけ発生させればよい。【０００３】いくつかの従来回路では、水平周波数を２
倍にすることは電圧制御型発振器（ＶＣＯ）を含む位相
固定ループによって行われる。ＶＣＯの出力周波数は水
平周波数の倍数に等しい。例えば、デジタルテレビジョ
ンでは、偏向電流を、ＶＣＯではなく共通の装置クロッ
ク構成から取出した信号を用いて作ることが望ましい。【０００４】【発明の概要】この発明の一つの特徴を具備する装置で
は、周期性の線同期入力信号に応答する位相固定ループ
回路を用いて、この入力信号に対して同じ相対的時間
に、かつ、入力信号の各周期内において、同期した第１
と第２の周期的信号を生成する。この発明の一態様にお
いては、位相制御ループ回路が用いられており、この位
相制御ループ回路は偏向回路の繰返し線偏向動作（偏向
サイクル）のタイミングを表わす信号と、上述した第１
と第２の周期的信号の少なくとも一方とに応答して、線
同期入力信号の各周期中に第１と第２の偏向出力信号を
生成するようにされている。【０００５】この発明の１つの実施例においては、例え
ば、位相固定ループ回路は同期パルスの周波数を２倍に
して、出力段に２×ｆ_Hの周波数の偏向電流を生成す
る。【０００６】上述の第１と第２の周期的信号の各々のも
ののタイミングは、共通のクロック信号の周期の何分の
１（分数）かの分解能（レゾルーション）で規定され
る。同期入力信号の各周期に対応して、位相固定ループ
回路に一連の状態（状態のシーケンス）が生じる。各状
態は共通のクロック信号に同期して生成される。位相固
定ループ回路はそれぞれ第１と第２の周期的に生じる事
象を表わす上記第１と第２の周期的信号を、それから第
１と第２の偏向出力信号を生成する位相制御ループ回路
に供給する。【０００７】この発明の別の態様においては、位相制御
ループ回路は偏向回路の出力段から繰返し線偏向動作の
タイミングを表わす信号すなわちリトレース信号を受取
って、出力信号のタイミングを、例えば、同期入力信号
のある与えられた期間中に１回だけ、第１と第２の信号
のうちの一方のもののタイミングに応じて修正する。出
力信号のタイミングの修正は、繰返し線偏向動作（偏向
サイクル）のうちの１つおきの線偏向動作のタイミング
がそれぞれ第１と第２の周期的事象に対応するように行
われる。【０００８】この発明の更に別の態様においては、位相
制御ループ回路中におけるリトレース信号の位相変動に
対するトラッキング応答時間は、位相固定ループ回路に
おける、同期パルスを含む同期入力信号の位相変動に対
する対応するトラッキング応答速度よりも速い。これ
は、位相制御ループ回路が、急速に変化するビーム電流
などのために生ずるような出力段中の急速なスイッチン
グ時間の変動に対処するに適するようにされているのに
対し、位相固定ループは同期パルスに伴う雑音やジッタ
を排除するに適するようにされているためである。次
に、この発明の特徴とする要旨を後述する実施例に則し
てより具体的に説明する。第１の態様として、この発明
の偏向装置は、周期的な線同期入力信号（Ｈ_ｓ）から、
この入力信号の周波数よりも高い周波数で周期的に生じ
る偏向駆動信号（ＨＯＲＤＲＩＶＥ）を生成するように
働くもので、周期的なクロック信号（ＣＫ）の供給源
と、位相固定ループ回路（２０）と、線出力段（４１）
と位相制御ループ（１２０）を持っている。上記の位相
固定ループ回路（２０）は、線同期入力信号（Ｈ_ｓ）に
応動する回路であり、クロック信号（ＣＫ）に応動する
カウンタ（２１）を含んでいて、クロック信号（ＣＫ）
の１周期（ｔ _ｃｋ）の端数（１周期の何分の１かの、１
周期に満たない短い時間幅）程度の精度で線同期入力信
号（Ｈ _ｓ）に同期している信号（ＣＭ _ａ）を生成する。
線出力段（４１）は、上記の駆動信号（ＨＯＲＤＲＩＶ
Ｅ）に応答して上記の高い周波数の繰返し線偏向を生成
しかつこの高い周波数の繰返し線偏向の位相情報を含ん
だ繰返し線偏向タイミング表示信号（ＦＬＹＢＡＣＫ）
を作り出す。また、位相制御ループ（１２０）は、この
高い周波数の繰返し線偏向タイミング表示信号（ＦＬＹ
ＢＡＣＫ）と上記入力信号（Ｈ _ｓ）に同期した信号（Ｃ
_ａ＋ＳＫ＝ＣＭ _ａ）との間の位相差の関数として制御信
号（ＬＰＦＯ′）を発生する位相検波器（２０２′）を
持っていて、上記入力信号の周波数よりも高い周波数を
有しかつ上記制御信号（ＬＰＦＯ′）によって決められ
る位相をもって、上記駆動信号（ＨＯＲＤＲＩＶＥ）を
生成する。また、第２の態様として、この発明の偏向装
置は、線同期入力信号（Ｈ_ｓ）に応答してこの入力信号
（Ｈ_ｓ）の周波数よりも高い周波数を有する偏向駆動信
号（ＨＯＲＤＲＩＶＥ）を生成するように働くもので、
位相固定ループ回路（２０）、線出力段（４１）、およ
び位相制御ループ（１２０）を具えている。この位相固
定ループ（２０）は線同期入力信号（Ｈ_ｓ）に応答し
て、この入力信号（Ｈ_ｓ）の周期（Ｈ）内に、この入力
信号（Ｈ_ｓ）に同期した周期的信号（ＣＭ_ａ）を生成す
る。また線出力段（４１）は、上記の駆動信号（ＨＯＲ
ＤＲＩＶＥ）に応答して、上記高い周波数の繰返し線偏
向を形成しまたこの繰返し線偏向の位相情報を含んだ繰
返し線偏向タイミング表示パルス信号（ＦＬＹＢＡＣ
Ｋ）を発生する。また上記の位相制御ループ（１２０）
は、上記の高い周波数の繰返し線偏向タイミング表示パ
ルス信号（ＦＬＹＢＡＣＫ）と上記の周期的信号（Ｃａ
＋ＳＫ＝ＣＭ _ａ）との間の位相差の関数として制御信号
（ＬＰＦＯ′）を発生する位相検波器（２０２′）であ
って、特に上記の高い周波数の繰返し線偏向タイミング
表示パルス信号（ＦＬＹＢＡＣＫ）の１つおきのパルス
のみに応答するように構成された位相検波器（２０
２′）を有し、また上記制御信号（ＬＰＦＯ′）は上記
の駆動信号（ＨＯＲＤＲＩＶＥ）の位相を制御するよう
に働くものである。【０００９】【実施例の説明】図１は位相固定ループ回路２０を含む
水平偏向回路のブロック回路図である。この回路は、従
来の位相固定ループ回路のＶＣＯに相当する機能を持っ
た順次カウンタ２１を備えている。カウンタ２１は図４
（ａ）のタイミング図に示す周期ｔ_ＣＫを持ったクロッ
クパルスすなわちクロック信号ＣＫの各前縁の後で計数
値が増加するプログラマブルカウンタである。このカウ
ンタは、初期値例えば１から図１の入力端子２１ａに加
えられるリセットパルスＲＥＳＥＴによって初期値にリ
セットされるまで計数する。リセットパルスＲＥＳＥＴ
は、カウンタ２１の対応する周期即ちシーケンスＮに含
まれるクロックパルスＣＫの周期ｔ_ＣＫの数を制御す
る。カウンタ２１により生成される一連のシーケンスＮ
が繰返し発生するシーケンスを規定する。カウンタ２１
の出力ポート２１ｂにおける各語ＣＴが、与えられたシ
ーケンスＮ中でカウンタ２１のその時の計数値を供給す
る。【００１０】例えば、ここではデジタル語は、整数、小
数（分数）および整数と小数の組合わせを含む２を底と
する数で表わされ、負の数は２の補数として表わされ
る。【００１１】周期Ｈを持った、線同期入力信号のよう
な、水平同期パルスＨ_ｓ（１Ｈ同期パルスＨ_ｓ）が、例
えば、テレビジョン受像機の通常の同期分離器６０から
位相検波器２０２に供給される。位相固定ループ回路２
０が同期パルスＨ_ｓに位相固定され、同期パルスに付随
する雑音レベルが低い場合には、位相検波器２０２に供
給されるパルスＭＳの各々の前縁は、対応する同期パル
スＨ_ｓの中央よりも前に生じるクロックパルスＣＫの最
後のものの前縁と実質的に一致する。パルスＭＳは、語
ＣＴの予め定められた値が検知されるとデコーダ２３に
よって生成される。このように、各同期パルスＨ_ｓの中
央は、図１のパルスＭＳの前縁の後、図４（ａ）に示す
クロックＣＫの周期ｔ_ＣＫの何分の１（ｆ）かの時点で
生じ、この分数ｆは可変である。【００１２】可変分数ｆは同じく位相検波器２０２に供
給される１Ｈスキュー語ＳＫに含まれている。この明細
書中で、スキュー信号とはクロック信号の周期の何分の
１かの周期すなわちクロック周期の端数（クロック周期
よりも短い時間幅）を表わす信号のことで、スキュー語
とはスキュー信号を表わす一連のビットを意味するもの
である。位相検波器２０２は周期の長さを調整する語す
なち制御信号ＬＰＦＯを発生させる。この周期長調整語
ＬＰＦＯは水平期間長発生器３３中で定数語ＰＲと組合
わされて語ＤＰＷが生成される。定数語ＰＲは、例え
ば、値９１０と等しい。ここで、９１０×ｔ_ｃｋは位相
固定ループ回路２０の規定周期（自走周期）に等しい。
さらに、ｆ_ｓｃをＮＴＳＣカラー副搬送波周波数とする
時、クロックパルスＣＫの周期ｔ_ｃｋは１／４ｆ_ｓｃに
等しい。【００１３】語ＤＰＷは、クロックパルスＣＫの周期ｔ
_ＣＫ整数Ｍ個と周期ｔ_ＣＫの分数分Ｋの形のパルスＨ_ｓ
の実際の周期Ｈの概算２進値を含んでいる。語ＤＰＷ
は、１Ｈスキュー語ＳＫと周期語ＰＥＲＩＯＤとを発生
するカウンタ周期語およびスキュー語発生器２０１に供
給される。【００１４】語ＰＥＲＩＯＤは、カウンタ２１の与えら
れた期間Ｎ中のクロックパルスＣＫのサイクル数を含
み、語ＣＴとＰＥＲＩＯＤのその時の値を比較して語Ｃ
Ｔ＝語ＰＥＲＩＯＤの時にパルスＲＥＳＥＴを発生する
比較器２００に供給される。パルスＲＥＳＥＴは、カウ
ンタ２１のその時のシーケンスＮの終わりと次のシーケ
ンスＮの始めとを規定する次のクロックＣＫの端縁部と
時間的に一致してカウンタ２１を語ＣＴ＝１を含むよう
に初期設定する。【００１５】語ＣＴはプログラマブル時間シフタ、即
ち、プログラマブル遅延装置４２に与えられて、遅延し
た語すなわち周期的信号Ｃａが生成される。このプログ
ラマブル遅延装置４２の遅延量は図に示されていない信
号源から供給される外部からの語ＮＰＷによって制御さ
れる。語ＣＭａ（これはその分数部と整数部とをそれぞ
れ与える語ＳＫとＣａとを含む）がプログラマブル遅延
装置２０３へ供給される。【００１６】語ＣＭａｏは語Ｃａ＝０の場合の語ＣＭａ
の状態と定義される。語ＣＭａｏは語ＤＰＷに従って表
わされた実際の期間Ｈの推定値に等しい周期を持った周
期的事象ｅ_CMaoを規定する。事象ｅ_CMaoは、後述するよ
うな語Ｃａを０にするクロックＣＫの前縁の後ｆ×ｔ_CK
で発生する。分数部ｆは１Ｈスキュー語ＳＫに含まれる
値である。【００１７】水平周期長ＤＰＷは、また水平周期長発生
器３３から２分割（÷２）ユニット４６にも供給され
る。この÷２のユニットは語ＤＰＷの値を係数２で割っ
て、水平周期長Ｈの２分の１を表わす語ＨＤＰＷを生成
する。語ＨＤＰＷはプログラマブル遅延装置２０３の制
御ポートに供給され、遅延装置２０３はその制御語ＨＤ
ＰＷに従って、語ＣＭａｏにより規定される事象ｅ_CMao
をＨ／２だけ遅延させる。【００１８】プログラマブル遅延装置２０３の出力語Ｃ
Ｍｂはその分数部と整数部とを与えるスキュー語ＳＫＢ
と語Ｃｂとを含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時
の語ＣＭｂの状態と定義される。語ＣＭｂｏは連続する
事象ｅ_CMaoの各対間の期間の概算中心で生じる周期的事
象ｅ_CMboを規定する。【００１９】語ＣＭａとＣＭｂはマルチプレクサ（ＭＵ
Ｘ）４０のポート４０ａと４０ｂにそれぞれ供給され
る。マルチプレクサ４０は語ＣＭａとＣＭｂとを交互
に、位相制御ループ回路１２０のプログラマブル遅延装
置（プログラマブル時間シフタ）５１の入力ポート５１
ａに供給する。プログラマブル遅延装置５１の出力ポー
ト５１ｃに現われる語ＣＭＩとＣＭＰが図４（ａ）に示
すクロックＣＫの周期ｔ_CKの整数部と分数部とをそれぞ
れ表わしている。語ＣＭＩは水平駆動パルス発生器２５
３に供給される。【００２０】水平駆動パルス発生器２５３は語ＣＭＩ＝
０となる毎にパルスＰＧＰを発生する。パルスＰＧＰは
外部から与えられる語ＷＩＤＴＨにより制御される幅Ｗ
を持つ。このパルスＰＧＰはゲート遅延装置５４の入力
端子５４ａに供給される。ゲート遅延装置５４は、図４
（ａ）のクロックＣＫの周期ｔ_ｃｋの分数分（一部）ｑ
（ｑは図１の語ＣＭＰの値に応じて決まる長さを持つ）
だけパルスＰＧＰを遅延させて、その出力端子５４ｂに
２ｆ_Ｈの出力端子信号すなわち偏向出力信号ＨＯＲＤＲ
ＩＶＥを発生させる。【００２１】信号ＨＯＲＤＲＩＶＥはフリップフロップ
装置５５にも供給される。信号ＨＯＲＤＲＩＶＥの各パ
ルスはフリップフロップ装置５５の出力端子における信
号ＴＯＧＧＬＥをトグルする。信号ＴＯＧＧＬＥはマル
チプレクサ４０の選択（ＳＥＬＥＣＴ）端子４０ｃに供
給される。信号ＴＯＧＧＬＥはその論理状態に応じて、
語ＣＭａとＣＭｂとが交互にプログラマブル遅延装置５
１の入力ポート５１ａに供給されるようにする。このよ
うに、信号ＨＯＲＤＲＩＶＥのパルスのタイミングはマ
ルチプレクサ４０のポート４０ａと４０ｂにおける語に
よって交互に制御される。【００２２】図１の信号ＨＯＲＤＲＩＶＥと同様な信号
で、周波数ｆ_Hの異なる倍数の周波数、例えば３ｆ_Hと
か４ｆ_Hを持った信号を発生させるために、図１と同様
の構成を持った装置を用いることができることは容易に
理解されよう。【００２３】信号ＨＯＲＤＲＩＶＥは２ｆ_Ｈ水平偏向回
路出力段４１の入力端子４１ａに供給され、水平出力ト
ランジスタのスイッチングを制御する。リトレース期間
が信号ＨＯＲＤＲＩＶＥの対応するパルスに応じて形成
される。リトレース期間中に生じる、例えば、出力段す
なわち線出力段４１中のフライバック変成器（図１には
図示せず）から得られるようなパルスすなわち繰返し線
偏向タイミング表示信号ＦＬＹＢＡＣＫが位相検波器２
０２′に供給される。【００２４】位相制御ループ回路１２０がフライバック
パルスＦＬＹＢＡＣＫに完全に位相固定されていれば、
同じく位相検波器２０２′に供給されるパルスＭＳ′の
各々の前縁は各パルスＦＬＹＢＡＣＫの中心より前の最
後のクロックＣＫの端縁と実質的に同時に生じる。パル
スＭＳ′は語Ｃａの予め定められた値が検出されるデコ
ーダ２３′によって生成される。パルスＦＬＹＢＡＣＫ
の中心は図１のパルスＭＳ′の前縁から図４（ａ）のク
ロックＣＫの周期ｔ_CKの分数分ｆだけ後に生じる。この
分数分ｆは１Ｈスキュー語ＳＫ中に含まれている。【００２５】位相検波器２０２′はプログラマブル遅延
装置５１の遅延時間を制御する語ＬＰＦＯ′を発生す
る。プログラマブル遅延装置５１は後で述べるように、
正あるいは負の位相シフト即ち時間遅延を与えることが
できる。２ｆ_HパルスＦＬＹＢＡＣＫの中央は各対応す
る事象ｅ_CMaoまたはｅ_CMboに一致して生じる。前に述べ
たように、事象ｅ_CMaoは語Ｃａ＝０の時に生じ、事象ｅ
_CMboは語Ｃｂ＝０の時に生じる。従って、図１の構成は
２ｆ_Hの周波数のパルスＦＬＹＢＡＣＫを、対応する１
Ｈ同期パルスＨ_Sに対して対応する一定遅延だけ遅らせ
て生成する。【００２６】図２は図１の構成を更に詳細に示すもので
ある。図１と図２で同じ参照番号、符号は同じ構成要素
あるいは機能を表わす。図４（ａ）〜（ｒ）は典型的な
定常状態の一例におけるタイミング図で、位相固定ルー
プ回路２０が図４（ｒ）の同期パルスＨ_Sに位相固定さ
れている時の、図２のカウンタ２１の３つの連続する周
期、即ち、３つのシーケンスＮ_a、Ｎ_bおよびＮ_cを示
している。図１、図２および図４（ａ）〜（ｒ）で使用
されている参照番号および符号の中、同じものは同じ構
成要素または機能を示す。【００２７】図２の加算器３４の入力ポート３４ａにお
ける語ＤＰＷが図４（ｒ）に示す水平同期パルスＨ_Sの
周期Ｈの概算値を含んでいるものとする。図２の語ＤＰ
Ｗは、例えば、図４（ａ）に示すクロックＣＫの周期ｔ
_CKの整数倍を表わす１０ビット数Ｍと、周期ｔ_CKの分数
を表わす５ビットの数ｋとを含んでいるものとする。値
（Ｍ＋ｋ）×ｔ_CKが周期Ｈの更新された概算値を規定す
る。【００２８】図２のラッチ３８の出力ポート３８ｂにお
ける、分数ｆを表わすスキュー語ＳＫは右寄せされて、
加算器３４の入力ポート３４ｂに供給され、そこで右寄
せされた語ＤＰＷに加算される。加算結果の整数部を表
わす語ＣＮＴＲＰが加算器３４の出力ポート３４ｃに現
われる。語ＣＮＴＲＰの各ビットは語ＤＰＷの整数部Ｍ
の対応ビットと同じ数値重みを持っている。語ＣＮＴＲ
Ｐはラッチ３５の入力ポート３５ａに供給される。【００２９】ラッチ３５は、図２のデコーダ２３のパル
スＣＬの制御の下に、図４（ｆ）の時間Ｔ_tにおいて語
ＣＮＴＲＰの値を記憶し、減算器３６の入力ポート３６
ａに周期長語ＰＥＲＩＯＤを生成する。減算器３６はカ
ウンタ２１の所定期間Ｎ中の状態の総数を制御する。デ
コーダ２３はカウンタ２１からの語ＣＴを復号して、カ
ウンタ２１の所定の状態が生じると、パルスＣＬの如き
タイミング制御パルスおよび後述するような他のタイミ
ングパルスを生成する。【００３０】パルスＣＬは、ラッチ３８のクロック入力
端子３８ａにも供給される。ラッチ３８は、図４（ｅ）
の時間Ｔ_tにおいて、値ＳＫと語ＤＰＷの値Ｋの和であ
る図２の語ＳＫＩＮを入力しこれを記憶して分数ｆを含
む１Ｈスキュー語ＳＫを発生する。分数ｆのビットは語
ＤＰＷの分数ｋの対応ビットと同じ数値スケール即ち重
みで現われる。分数ｆは加算結果の分数部を表わす。こ
のようにして、加算器３４は、カウンタ２１の直前の期
間Ｎ中にパルスＣＬによって形成されたラッチ３８の右
寄せされた出力語ＳＫを右寄せされた語ＤＰＷに加算し
て、図４（ｆ）及び（ｅ）に示す時間Ｔ_tにおいて語Ｐ
ＥＲＩＯＤおよびＳＫを更新する。【００３１】図２のカウンタ２１の出力語ＣＴは減算器
３６の入力ポート３６ｂに加えられ、そこで、語ＰＥＲ
ＩＯＤから語ＣＴが減算されてポート３６ｃに語ＲＳが
形成される。語ＲＳはゼロ検出器３７に供給される。ゼ
ロ検出器３７は図４（ｊ）に示すように、図２の語ＲＳ
が０になった時にパルスＲＥＳＥＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２１の周期語ＰＥ
ＲＩＯＤに等しくなると、カウンタ２１はリセットさ
れ、次のカウンタ２１の語ＣＴが計数初期状態の１とな
る。語ＰＥＲＩＯＤは、図４（ａ）のクロックＣＫの周
期ｔ_CKの倍数の形で図２のカウンタ２１の周期Ｎの長さ
を表わす。【００３２】語Ｃａ（これは例えば１０ビットの幅を持
つ）が図１に示すプログラマブル遅延装置４２を代表す
る減算器中で、図２のカウンタ２１のその時の語ＣＴを
一定の語ＮＰＷから減算することにより得られる。図４
（ｃ）は語Ｃａによって代表される対応するシーケンス
の一例を示す。語ＣＴが語ＮＰＷに等しい時は、語Ｃａ
は０である。同様に、語ＣＴが語ＮＰＷを１だけ超過し
た時は、通常２の補数計算により、Ｃａは１０２３とな
る。カウンタ２１の各シーケンス中、図２のカウンタ２
１の計数が逐次増加するに従って状態Ｃａ＝１、Ｃａ＝
０およびＣａ＝１０２３がそれぞれ生じる。【００３３】図４（ｃ）の語Ｃａが０になる時間は時間
ｔ_CTJと規定されている。時間ｔ_CTJは、シーケンスＮ
の開始時点、例えば、周期Ｎ_aの時間Ｔ₀、からクロッ
クＣＫの（Ｊ−１）周期後である。時間Ｔ₀に続くクロ
ックＣＫの周期ｔ_CK中、カウンタ２１からの語ＣＴは１
に等しい。語ＣＭａｏは、前述したように、語Ｃａが０
の時の語ＣＭａの状態として規定されている。従って、
各語ＣＭａｏは、図４（ｄ）に対応する矢印で示したよ
うな時間ｔ_CMao＝ｔ_CTJ＋ｆ×ｔ_CKで生じる周期的事象
ｅ_CMaoを規定する。【００３４】ある与えられた語ＣＭａｏの語ＳＫはカウ
ンタ２１の対応する周期Ｎにおいて異なる値をとり得る
ことに注意する必要がある。例えば図４（ｅ）の時間ｔ
_CTJの直後の期間ｔ_CK中、語ＳＫはｆ₁に等しい。従っ
て、図４（ｄ）の事象ｅ_CMaoは時間ｔ_CMao＝ｔ_CTJ＋ｆ
₁×ｔ_CKで生じる。この場合、分数（端数）分ｆ₁は、
図２のカウンタ２１の周期Ｎ_aの直前の周期Ｎ（図４
（ａ）〜（ｒ）に示されていない）の間に計算されてい
る。【００３５】図２の装置は図４（ｄ）の次の事象ｅ_CMao
のタイミング、例えば、時間ｔ_CTJに対する事象
ｅ_CMao′の時間ｔ_CMao′を、加算器３４中で図２の語Ｓ
Ｋの前の（古い）分数ｆ₁を語ＤＰＷの分数ｋに加えて
新しい分数ｆ₂を形成して計算する。このような加算に
よって２進桁上げＣが生じる可能性があり、対応する新
しい周期語ＰＥＲＩＯＤは図４（ｆ）の時間Ｔ_tにおい
てＭ＋（桁上げＣの値）となる。図４（ｄ）の連続する
事象ｅ_CMao間の時間は、以下に述べる例からわかるよう
に、（Ｍ＋ｋ）×ｔ_CKに等しい。【００３６】仮に、図４（ｅ）の時間Ｔ_tの前におい
て、分数結果、図２の語ＳＫＩＮ＝（ｆ₁＋ｋ）が＜１
であるとする。桁上げＣが生じないから、語ＣＮＴＲＰ
はＭ、即ち、語ＤＰＷの整数部に等しい。図２のパルス
ＣＬが図４（ｅ）の時間Ｔ_tで生じると、語ＳＫはｆ₂
＝（ｆ₁＋ｋ）となり、図４（ｆ）の語ＰＥＲＩＯＤは
Ｍと等しくなる。図４（ｊ）のリセットパルスＲＥＳＥ
Ｔは図２の語ＣＴが語ＰＥＲＩＯＤと等しくなった時に
生じるので、カウンタ２１の周期Ｎ_aの長さは図４
（ａ）のクロックＣＫの周期ｔ_CKのＭ周期に等しくなろ
うとする。カウンタ２１の周期Ｎ_a中の図４（ｄ）の時
間ｔ_CMaoで生じる対応事象ｅ_CMaoは、図４（ｂ）の周期
Ｎ_aの開始時点Ｔ₀から（Ｊ−１＋ｆ₁）×ｔ_CK後に生
じる。【００３７】２番目の仮定として、図４（ｅ）の時間Ｔ
_t′の前で、分数計算結果、即ち、図２の語ＳＫＩＮ＝
（ｆ₁＋ｋ）が＞１であるとする。この場合は桁上げＣ
が加算器３４で生成され、従って、語ＣＮＴＲＰは（Ｍ
＋１）となる。その結果、図４（ｅ）の時間Ｔ_t′でパ
ルスＣＬが生じると、図４（ｅ）の語ＳＫによって表わ
される分数ｆ₃は（ｆ₁＋ｋ）＋ｋ−１に等しくなり、
図４（ｆ）の語ＰＥＲＩＯＤは（Ｍ＋１）に等しくな
る。【００３８】従って、図４（ｂ）のカウンタ２１の周期
Ｎ_bの長さはクロックＣＫの周期ｔ_CKの（Ｍ＋１）個分
に等しくなろうとする。カウンタ２１の周期Ｎ_b期間
中、対応する事象ｅ_CMao′は、図４（ｂ）の周期Ｎ_bの
開始時点Ｔ₀′から（Ｊ−１＋ｆ₁＋ｋ）×ｔ_CK後に生
じる。【００３９】次に、３番目の仮定として時間Ｔ_t″の前
に、分数計算結果、即ち、図２の語ＳＫＩＮ＝（ｆ₁＋
２ｋ−１）＋ｋが＜１であるとする。桁上げＣは生成さ
れないから、語ＣＮＴＲＰはＭに等しい。従って、図４
（ｅ）の時間Ｔ_t″においてパルスＣＬが生じると、図
４（ｆ）の対応する語ＰＥＲＩＯＤはＭとなる。従っ
て、図４（ｂ）のカウンタ２１の周期Ｎ_cの長さはクロ
ックＣＫの周期ｔ_CKのＭ個分となる。対応する事象ｅ
_CMao″は、図４（ｂ）の周期Ｎ_cの開始時点Ｔ₀″から
（Ｊ−１＋ｆ₁＋２ｋ−１）×ｔ_CK後に生起する。【００４０】以上のことから、次のような結論がでる。
即ち、連続する事象ｅ_CMaoの図４（ｄ）に示す期間、ｔ
_CMao′−ｔ_CMaoはクロックＣＫの周期ｔ_CKの〔Ｔ₀′−
ｔ_CMao〕＋〔ｔ_CMao′−Ｔ₀′〕＝〔Ｍ−（Ｊ−１＋ｆ
₁）〕＋〔Ｊ−１＋ｆ₁＋ｋ〕＝（Ｍ＋ｋ）個分とな
る。同様に、期間ｔ_CMao″−ｔ_CMao′は、クロックＣＫ
の周期ｔ_CKの、〔Ｔ₀″−ｔ_CMao′〕＋〔ｔ_CMao″−Ｔ
₀″〕＝〔（Ｍ＋１）−（Ｊ−１＋ｆ₁＋ｋ）〕＋〔Ｊ
−１＋ｆ₁＋２ｋ−１〕＝（Ｍ＋ｋ）個分となる。【００４１】従って、図４（ｄ）の連続する事象ｅ_CMao
間の間隔の長さは、図２の語ＤＰＷの内容（Ｍ＋ｋ）で
表わされる。図４（ｂ）のある与えられた周期Ｎの長さ
は、例えば、クロックＣＫの周期ｔ_CKのＭ個分または
（Ｍ＋１）個分となろう。しかし、周期Ｎの平均長は、
後述するように、図４（ｒ）に示す水平同期パルスＨ_S
の周期Ｈに等しい。【００４２】周期Ｎ_aの時間Ｔ_tより前の図４（ｇ）に
おける時間ｔ_CHにおいて、図２のラッチ３８中の分数ｆ
がラッチ４５に保持（セーブ）されて、語ＳＫＤが形成
される。語ＳＫの保持（セービング）はデコーダ２３か
らのパルスＣＨによって行われる。語ＳＫＤは右寄せさ
れて、加算器３４と同様の加算器４７の入力ポート４７
ｂに供給される。（Ｍ＋ｋ）を含んだ語ＤＰＷは、例え
ばライトシフタを含む２分割（÷２）ユニット４６を通
して、加算器４７の他方の入力ポートに供給され、そこ
で、（１／２）×（Ｍ＋ｋ）に等しい右寄せされた語Ｈ
ＤＰＷが形成される。【００４３】加算器４７における加算結果の整数部であ
るＩＨＰが加算器４９の入力ポート４９ａに供給され
る。プログラマブル遅延装置４２からの語Ｃａが加算器
４９の入力ポート４９ｂに供給されて、語ＩＨＰと加算
され、語Ｃｂが形成される。図４（ｇ）および図２に示
すスキュー語ＳＫＢに、加算器４７における各分数の加
算結果の分数部ｇが含まれている。【００４４】図４（ｈ）に示す時間ｔ_CTBにおけるクロ
ックＣＫの端縁の直後の周期ｔ_CKの期間中、語Ｃｂは０
である。語Ｃｂ＝０の時の語ＣＭｂの状態と定義される
第２図の語ＣＭｂｏは、前に語ＣＭａｏについて述べた
と同様にして規定される。語ＣＭａｏと同様に語ＣＭｂ
ｏは、図４（ｄ）の事象ｅ_CMaoと同様な図４（ｉ）に示
す対応する周期的事象ｅ_CMboを規定する。同じように、
図４（ｉ）事象ｅ_CMboは、例えば、図４（ｈ）の時間ｔ
_CTBからｇ×ｔ_CK後に生起する。【００４５】前述したように、語ＨＤＰＷによって制御
される図１のプログラマブル遅延装置２０３は、図４
（ｄ）の事象ｅ_CMaoの発生を、図４（ｉ）の事象ｅ_CMbo
を規定する図２の語ＨＤＰＷの値に従って決まる量だけ
遅らせる。事象ｅ_CMboは図４（ｄ）の対応する事象ｅ
_CMaoに対してＨ／２だけ遅延される。図４（ｉ）の各事
象ｅ_CMboは、次に説明する例からも分かるように、図４
（ｄ）の連続する事象ｅ_CMao間にある対応する期間の中
央で生起する。【００４６】図４（ｇ）に示すカウンタ２１の周期Ｎ_a
の間で、時間ｔ_CHより前では、図２のラッチ４５は分数
ｆ₁を保持している。語ＨＤＰＷは（１／２）×（Ｍ＋
ｋ）に等しいから、加算器４７のポート４７ｃに現われ
る加算結果は（１／２）×（Ｍ＋ｋ）＋ｆ₁に等しい。
仮に、Ｍが奇数で（２Ａ＋１）とすると、この整数Ａは
（Ｍ−１）／２に等しい。従って、（１／２）×（Ｍ＋
ｋ）＋ｆ₁は（Ａ＋１／２＋ｋ／２＋ｆ₁）となる。更
に、図４（ｇ）の語ＳＫＢの分数ｇ₁、これは（１／２
＋ｋ／２＋ｆ₁）に等しい、が１より小さいと仮定す
る。従って、語ＩＨＰは、語ＨＤＰＷの整数部Ａに等し
い。【００４７】語ＩＨＰとＣａが加算器４９で加算される
ので、図４（ｃ）の時間ｔ_CTJからクロックＣＫの周期
ｔ_CKのＡ個分が経過すると、図４（ｈ）の語Ｃｂは０に
なる。従って図４（ｉ）の時間ｔ_CMboにおける事象ｅ
_CMboは図４（ｃ）の時間ｔ_CTJからＡ×ｔ_CK＋（１／２
＋ｋ／２＋ｆ₁）×ｔ_CKで生起する。時間ｔ_CTJから対
応する時間ｔ_CMboまでの全遅延時間、即ち図４（ｉ）の
Ｔ_H／２は〔（Ｍ−１）／２＋（１／２＋ｋ／２＋
ｆ₁）〕×ｔ_CK＝〔（Ｍ＋ｋ）／２＋ｆ₁〕×ｔ_CKに等
しい。事象ｅ_CMaoは時間ｔ_CMao＝ｔ_CTJ＋ｆ₁×ｔ_CKで
生起するから、図４（ｉ）の事象ｅ_CMboは図４（ｄ）に
示す直前の事象ｅ_CMaoから（Ｍ＋ｋ）／２×ｔ_CK後に生
起する。【００４８】Ｍと分数ｇ₁とに関して上記とは別の仮定
をしても同じ結果が得られることは理解できよう。連続
する事象ｅ_CMaoによって規定される周期は（Ｍ＋ｋ）に
等しいから、図４（ｉ）に示す各事象ｅ_CMboは、図４
（ｄ）に示した連続する事象ｅ_CMaoとｅ_CMao′の間の期
間ｔ_CMao−ｔ_CMao′の中央で生起する。後述するように
この発明の一態様によれば、周期Ｈ毎に繰返す１つおき
のリトレース期間は図４（ｉ）に示す事象ｅ_CMboの時間
ｔ_CMboに従って発生する。更に、リトレース期間の他方
のものは図４（ｄ）に示す事象ｅ_CMaoの時間ｔ_CMaoに従
って発生する。【００４９】図２の周波数ｆ_Hの同期パルスＨ_Sの各々
はクロックＣＫによってサンプルされ、対応するサンプ
ルがデジタル化ユニット６１、例えばアナログ／デジタ
ル変換器等、でデジタル化され、通常の方法によって語
２０７を形成する。連続するデジタル化された同期語２
０７ばデジタル低域通過フィルタの入力ポート２５ａに
供給される。【００５０】フィルタ２５の出力に現われる連続するデ
ジタル化同期語ＳＹは同期位相比較器２２の入力ポート
２２ａに供給される。後述するように、同期語ＳＹは図
４（ｄ）に示す各事象ｅ_CMaoを図４（ｒ）に示す対応同
期パルスＨ_Sに同期させ、かつ、図２の周期長語ＤＰＷ
を得るために用いられる。【００５１】図３（ａ）〜（ｇ）は図２の位相固定ルー
プ回路２０の同期化を説明するためのタイミング図であ
る。図２、図３（ａ）〜（ｇ）および図４（ａ）〜
（ｒ）で使用されている参照番号と記号の中で同じもの
は、同じ構成素子あるいは機能を示す。図３（ａ）は理
想的な台形水平同期パルスＨ_Sをデジタル化して得られ
た図２に示す連続するデジタル化同期語ＳＹの一例を示
し、この語ＳＹは図４（ｒ）および図３（ａ）に示す期
間Ｔ中で台形包絡線１を形成している。【００５２】図３（ａ）の包絡線１は破線で示す前縁部
７２と後縁部７３を有する。時間Ｔ_bとＴ _e の間の全期
間Ｔの間、各同期語ＳＹは図３（ｄ）に示すクロックＣ
Ｋの各前縁の後に現われる。語ＳＹは包絡線１に達する
各語ＳＹの大きさを表わす垂直の矢印によって概略的に
示されている。【００５３】図２のデコーダ２３が、図３（ｃ）または
図４（ｌ）の時間Ｔ_mにおいて、所定値の語ＣＴ（図
２）が生じた時、例えば語ＣＴが３１５に等しくなった
時に制御パルスＭＳを発生させる。制御パルスＭＳは位
相比較器２２の端子２２ｂに供給され、後述するように
語ＳＹを形成する対応同期パルスＨ_Sと位相比較され
る。【００５４】図５は位相比較器２２のブロック概略図で
ある。図１〜図５を通して同じ参照番号、記号は同じ素
子あるいは機能を示す。図５に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、図２のデコーダ２３からの信号ＣＡＣの制御を
受けて、図３（ａ）の期間Ｔの開始時点Ｔ_bから時間Ｔ
_mまで、連続する同期語ＳＹを初期値０から減算的に累
算する。図５のパルスＭＳに関係する時間Ｔ_mで、フリ
ップフロップ２７の出力端子２７ａの信号ＦＦＯが、図
３（ｃ）に示すように、第１の論理レベルから第２の論
理レベルに切換わる。【００５５】図５に示すフリップフロップ２７の信号Ｆ
ＦＯは、クロック入力端子２２ｂに制御パルスＭＳの前
縁が受取られると、状態が変わる。時間Ｔ_mの後、図３
（ａ）の期間Ｔの終了時間Ｔ_eまで、信号ＣＡＣの制御
の下に、各同期語ＳＹがアキュムレータ２６で加算的に
累算され、減算とそれに続く加算の累計を含んだ出力語
ＡＣＷが供給される。【００５６】図３（ａ）には別のタイミングの例も示さ
れており、この第２の例においては、同期語ＳＹはＳＹ
２として、包絡線２を形成する垂直の矢印で概略図示さ
れている。点線で示した包絡線２は、包絡線１における
ものと同様の前縁部７０と後縁部７１とを持っている。
期間Ｔと同じ長さの期間Ｔ₂内で語ＳＹ２が供給され
る。期間Ｔ₂の中心点Ｔ_C2は期間Ｔの中心点Ｔ_cから遅
延されている。ここで、各語ＳＹ２は、その包絡線２の
前縁部７０における値が包絡線１の対応する前縁部７２
における対応する語ＳＹ１よりも小さく、かつ、後縁部
７１における値は包絡線１の後縁部７３における対応す
る語ＳＹ１の値よりも大きい。【００５７】従って、期間Ｔ₂の終了時点Ｔ_e2における
語ＡＣＷの加算合計は期間Ｔの終了時点Ｔ_eにおける場
合よりも正である。このように、語ＡＣＷの大きさは、
対応する期間Ｔ_c2−Ｔ_mまたはＴ_c−Ｔ_mの長さに比例
する。従って、語ＡＣＷの大きさと極性値とは、期間Ｔ
の実際の中心点Ｔ_cと、図３（ｂ）のパルスＭＳの前縁
によって規定される時間Ｔ_mとの差、即ちＴ_c−Ｔ_mに
対応する。【００５８】図５のアキュムレータ２６の出力語ＡＣＷ
は、スケーラ２８の入力ポート２８ａに供給される。ス
ケーラ２８は語ＡＣＷから、図３（ａ）の時間差、Ｔ_c
−Ｔ_mを、例えば（Ｔ_c−Ｔ_m）／ｔ_CKに等しい比ｎの
形で表わす語ＳＣＷを生成する。比ｎは、時間差Ｔ_C−
Ｔ_mに関して、例えば、クロックＣＫの周期ｔ_CKの１／
３２の分解能（リゾルーション）を持っている。【００５９】分数ｆを含んだ図２の語ＳＫが図５の減算
器３０のポート２２ｄに供給されて語ＳＣＷから減算さ
れ、レジスタ３１の入力ポート２２ｇに語ＳＣＷＤが生
成される。レジスタ３１は各語ＳＣＷＤを記憶し、それ
を出力ポート２２ｅに伝送して、図５に示すように位相
語ＰＨを生成する。従って、この位相語ＰＨは（Ｔ_c−
Ｔ_m）／ｔ_CK−ｆに等しい。この位相語ＰＨは、図３
（ａ）の期間Ｔの終了時点Ｔ_eに続く図３（ｅ）の時間
Ｔ_rにおいて、クロック端子２２ｃに供給される図２の
デコーダ２３からのパルスＣＣにより、レジスタ３１に
クロック入力されクロック出力される。【００６０】後で述べるように、時間Ｔ_cc＝Ｔ_m＋ｆ×
ｔ_CKが図３（ａ）の期間Ｔの中心の計算された発生時間
あるいは予測発生時間を表わす。時間Ｔ_ccと事象ｅ_CMao
の対応する時間ｔ_CMaoとの間の時間は、本質的に図３
（ｄ）のクロックＣＫの周期ｔ_CKの所定整数倍に等し
い。従って、時間Ｔ_ccも、図４（ｄ）の事象ｅ_CMaoの時
間ｔ_CMaoと同じ周期長（Ｍ＋ｋ）×ｔ_CKで周期的に繰返
す。従って、事象ｅ_CMaoの発生を図４（ｒ）の対応同期
パルスＨ_Sに同期させるためには、図３（ａ）の期間Ｔ
の実際の中心点Ｔ_Cが計算された時間Ｔ_ccと一致すれば
充分である。【００６１】従って、（Ｔ_c−Ｔ_m）／ｔ_CK−ｆに等し
い図２の語ＰＨは図３（ａ）に示した期間Ｔの実際の中
心点Ｔ_cと計算上の中心点Ｔ_ccとの間の時間の差を示
す。図２の語ＰＨが正の時は、図３（ａ）の実際の中心
点Ｔ_cは計算上の中心時間Ｔ_ccよりも大きい、即ち遅
い。逆に、図２の語ＰＨが負の時は、図３（ａ）の実際
の中心時間Ｔ_cは計算された中心時間Ｔ_ccよりも小さ
い、即ち早い。また、時間Ｔ_ccがＴ_cと等しい時は、図
２の語ＰＨは０となる。【００６２】位相語ＰＨは図２に示した従来構成のデジ
タル低域通過フィルタ３２に供給され、フィルタ３２の
出力ＬＰＦＯが形成され、これが加算器３３の入力ポー
ト３３ｂに供給される。フィルタ３２は例えば、図３
（ｆ）の対応する時点Ｔ_sにおいてデコーダ２３によっ
て生成される水平周波数パルスＣＬＰＦの制御の下に、
各位相語ＰＨを加算的に累算するアキュムレータで構成
することができる。時間Ｔ_sは図３（ｅ）に示すパルス
ＣＣの時間Ｔ_rよりも後である。【００６３】図２の語ＰＨが定常状態で０の時は、低域
通過フィルタ３２からの語ＬＰＦＯは変化しない。例え
ば、負の位相語ＰＨは語ＬＰＦＯの値を減少させ、一
方、正の位相語ＰＨは語ＬＰＦＯの値を増大させる。水
平周期長発生器３３の加算器は、ＮＴＳＣ複合テレビジ
ョン信号の所定期間Ｈ中に含まれるクロックＣＫの周期
ｔ_CKの正規の数を表わす語ＰＲを語ＬＰＦＯの整数部に
加算し、ポート３３ａに偏向周期語ＤＰＷを形成する。
前述したように、周期長語ＤＰＷは１Ｈスキュー語ＳＫ
に加算されて、パルスＣＬが図３（ｇ）の時間Ｔ_tで生
じた時に、更新された語ＰＥＲＩＯＤとＳＫとが生成さ
れる。時間Ｔ_tは図３（ｆ）の時間Ｔ_sの少し後に来
る。【００６４】図３（ａ）において、実際の中心時間Ｔ_c
が計算で得た中心時間Ｔ_ccよりも遅いと仮定すると、図
２の位相語ＰＨは正の値をとる。位相語ＰＨが更に正に
増大すると、語ＤＰＷは大きくなる。図３（ａ）におい
て、続く期間Ｔでは、この大きな語ＤＰＷが、前の中心
時間Ｔ_ccからの間隔が前よりも大きい時間間隔を表わす
計算された中心時間Ｔ_ccを発生させる。従って、この計
算された中心時間Ｔ_ccは、同期を行うために、実際の中
心時間Ｔ_cにより近づく。【００６５】定常状態、即ち同期状態では、図３（ｄ）
の時間Ｔ_mにおけるクロックＣＫの縁部は、期間Ｔの実
際の中心時間Ｔ_cからクロックＣＫの周期ｔ_CKの分数分
ｆだけ早く生じる。この定常状態、即ち同期状態では、
図４（ｄ）および（ｉ）に示す事象ｅ_CMaoとｅ_CMbo（こ
れはそれぞれ図２の語ＣＭａおよびＣＭｂに付随するも
のであるが）の各々は、図４（ｒ）に示す対応する水平
同期パルスＨ_Sからそれぞれ対応する一定の時間だけ遅
れて生起する。【００６６】図２のマルチプレクサ（ＭＵＸ）４０の選
択（ＳＥＬＥＣＴ）端子４０ｃに現われるフリップフロ
ップ５５の出力信号ＴＯＧＧＬＥが第１の論理状態の時
は、ポート４０ａにおける語ＣＭａは右寄せされて、
加算器で構成されたプログラマブル遅延装置５１の入力
ポート５１ａに供給される。位相制御ループ回路１２０
の移相語ＬＰＦＯ′が右寄せされてプログラマブル遅延
装置５１の加算器のポート５１ｂに供給される。【００６７】遅延装置５１の出力ポート５１ｃに生成さ
れ、図４（ｋ）に概略的に示すプログラマブル遅延装置
５１の加算結果の整数部を表わしている語ＣＭＩがゼロ
検出器５２に供給される。ゼロ検出器５２は図４（ｋ）
の語ＣＭＩが０になると、図４（ｍ）に示すパルスＳＴ
ＡＲＴを時間Ｔ_CMIOで生成する。パルスＳＴＡＲＴは、
図２のパルス発生器ユニット５３に供給されて、この発
生器から、通常の態様で、外部からの制御語ＷＩＤＴＨ
により制御される幅ｗを持ったパルスＰＧＰが生成され
るようにする。語ＷＩＤＴＨはパルス発生器５３の入力
ポート５３ｃに供給される。【００６８】パルスＰＧＰはゲート遅延装置５４に供給
される。ゲート遅延装置５４は各パルスＰＧＰをクロッ
クＣＫの周期ｔ_CKの分数ｑ分だけ遅延させて、図４
（ｎ）に示す信号ＨＯＲＤＲＩＶＥの対応パルスのｈ_d
成分を生成する。図２の遅延装置５１の出力ポート５１
ｃの語ＣＭＰの分数ｑがプログラマブル遅延装置５１の
加算器における加算結果の分数部（小数部）を表わす。
図４（ｎ）のパルスｈ_d1の幅ｗは、例えば、図４（ｑ）
に示すパルスｆ_b1の対応する幅と重なるに充分な幅であ
る。【００６９】ゲート遅延装置５４は、例えば３２個の均
一な間隔で配置されたタップを持ったｔ_CKの時間遅延を
与える遅延線を備えたものを使用できる。例えば、図２
の語ＣＭＰの５ビットのある与えられた組合わせによ
り、３２個のタップの中の対応するタップが選択され
て、その数値に従ってクロックＣＫの周期ｔ_CKの分数分
だけパルスＰＧＰを遅延させる。例えば、語ＣＭＰの分
数ｑが（００１０１）₂に等しい時、与えられる遅延は
ｔ_CKの３２分の５である。従って、図４（ｎ）に示す信
号ＨＯＲＤＲＩＶＥの各成分パルスｈ_d1は、例えば、ｑ
₁を図２の語ＣＭＰに含まれる分数とする時、時間（Ｔ
_CMIO＋ｑ₁×ｔ_CK）で生じる。【００７０】例えば図４（ｎ）の信号ＨＯＲＤＲＩＶＥ
のパルスｈ_d1成分の後縁が生じると、信号ＴＯＧＧＬＥ
の状態が図４（ｐ）に示すように第２の状態に変化す
る。すると、この信号ＴＯＧＧＬＥによって、図２のマ
ルチプレクサ４０のポート４０ｂの信号ＣＭｂがプログ
ラマブル遅延装置５１の入力ポート５１ａに供給され、
その出力ポート５１ｃに語ＣＭＩとＣＭＰの形で現われ
る。この出力ポート５１ｃの語ＣＭＩ（図４（ｋ））が
０になると、ゼロ検出器５２が時間Ｔ_CMIO′においてパ
ルスＳＴＡＲＴを発生する。これは前に時間Ｔ_CMIOに関
して述べたと同様にして行われる。このように、図４
（ｍ）の時間Ｔ_CMIO′は図４（ｈ）に示す語Ｃｂによっ
て決まる。【００７１】続く図４（ｎ）の信号ＨＯＲＤＲＩＶＥの
パルスｈ_d2成分の後縁によって図２のフリップフロップ
５５が図４（ｐ）に示すように第１の状態に復帰し、前
に述べたように、ポート４０ａの各語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入力ポート５１
ａに供給される。従って、この発明の一態様によれば、
図４（ｎ）の信号ＨＯＲＤＲＩＶＥの交互に現われる成
分パルスｈ_dのタイミングは、図２のマルチプレクサ４
０の各ポート４０ａと４０ｂのそれぞれに与えられる語
ＣＭａとＣＭｂとによって交互に制御される。【００７２】例えば図４（ｑ）に示すような台形形状を
持ち、水平フライバックパルスから取出された偏向出力
段４１からのパルスＦＬＹＢＡＣＫの各々が、デジタル
化ユニット６１と同様のデジタル化ユニット６１′でデ
ジタル化されて、位相比較器２２′の入力ポート２２
ａ′に連続するデジタル化されたフライバック語ＳＹ′
を供給する。位相固定ループ回路１２０のフライバック
語ＳＹ′は位相固定ループ回路２０の同期語ＳＹと同様
のものである。位相比較器２２′は位相固定ループ回路
２０の位相比較器２２と同様の構成にすることができ
る。【００７３】従って、位相比較器２２′のポート２２
ａ′〜２２ｅ′は機能的に位相比較器２２のポート２２
ａ〜２２ｅに相当する。デコーダ２３′がデコーダ２３
のパルスＭＳ、ＣＡＣ、ＣＣおよびＣＬＰＦと同様のパ
ルスＭＳ′、ＣＡＣ′、ＣＣ′およびＣＬＰＦ′とを生
成するために、対応する所定値の語Ｃａを復号する。例
えばパルスＣＣ′は端子２２ｃ′に供給される。同様
に、スキュー語ＳＫが位相比較器２２′のポート２２
ｄ′に供給される。【００７４】例えば図３（ａ）に示す同期語ＳＹの包絡
線１と同様な台形包絡線を表わすフライバック語ＳＹ′
が、図４（ｑ）に示す実際の中心時間Ｔ_c′を有するリ
トレース期間Ｔ′中に次々と生成されると仮定する。こ
の期間Ｔ′と中心時間Ｔ_c′とは図３（ａ）における期
間Ｔと中心点Ｔ_cと同様のものである。図４（ｑ）の例
では、位相比較器２２′の端子２２ｂ′に供給される図
２のパルスＭＳ′の前縁は、図４（ｏ）に示すように、
図４（ｄ）の時間ｔ_CTJで生じる。【００７５】位相比較器２２の動作と同じようにして、
図２の位相比較器２２′のポート２２ｅ′における位相
語ＰＨ′が対応する時間差ｔ_C′−ｔ_CMaoを表わす。位
相語ＰＨ′における項ｔ_CMaoは位相比較器２２の位相語
ＰＨにおける項Ｔ_ccに相当する。同じ考え方をすると、
図４（ｑ）のパルスＦＬＹＢＡＣＫの各パルスｆ_b1の期
間Ｔ′の中心点Ｔ_c′が図４（ｄ）の対応する時間ｔ
_CMaoよりも大きい場合には、図２の位相語ＰＨ′は正で
ある。一方、図４（ｑ）の時間Ｔ_c′が時間ｔ_CMaoと等
しければ、図２の位相語ＰＨ′は０になる。【００７６】図２の位相語ＰＨ′は符号補数化された語
ＰＨｉを生成する符号補数化ユニット５８に供給され
る。例えば、語ＰＨ′が負である場合、ＰＨｉは正でか
つ、語ＰＨ′と同じ絶対値を持つ。語ＰＨｉは位相固定
ループ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２′に供給される。このフィルタ３２′
の出力語ＬＰＦＯ′は、図４（ｒ）のパルスＨ_Sの位相
変動に対する低域通過フィルタ３２の応答時間よりも短
い応答時間を図４（ｑ）のパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語ＰＨ′が０の時に生じる図
２の位相制御ループ回路１２０の定常状態においては、
語ＬＰＦＯ′は負で、その値は、図４（ｑ）に示すパル
スＦＬＹＢＡＣＫの１つおきのフライバックパルスｆ_b1
とｆ_b3の各中心点Ｔ_c′が図４（ｄ）における時間ｔ
_CMaoおよびｔ_CMao′で生じるようにする値である。【００７７】図４（ｎ）の信号ＨＯＲＤＲＩＶＥの例え
ば成分パルスｈ_d1は図４（ｄ）における対応する時間ｔ
_CMaoよりも、（Ｑ＋ｈ）×ｔ_CKに等しい時間ｔ_LEADだけ
早く生じる。ここでＱとｈはそれぞれ図２の語ＬＰＦ
Ｏ′の整数部と分数部である。プログラマブル遅延装置
４２の加算器に結合される図２の語ＮＰＷがデコーダ２
３′のパルスＭＳ′とデコーダ２３の対応するパルスＭ
Ｓとの間の相対的なタイミングを制御する。語ＮＰＷの
値を変えることにより、例えば図４（ｑ）と（ｒ）に示
すパルスｆ_b1とＨ_saの中心時間Ｔ_c′とＴ_cとの間の持
続時間が対応して変化する。【００７８】映像管のビーム電流が変化すると、アルタ
電流が変化する。出力段４１のフライバック変成器から
引出されるアルタ電流が変化すると、図４（ｑ）のパル
スｆ_b1と図４（ｎ）のパルスｈ_d1との間の遅延時間も、
水平出力スイッチングトランジスタの蓄積時間が変化す
るために、変化してしまう。【００７９】遅延時間のこのような変化によって図４
（ｑ）に示すパルスｆ_b1の期間Ｔ_c′−ｔ_CMaoが０から
正の値に変化してと仮定してみる。この場合図１の語Ｐ
Ｈ′はより正となり、語ＬＰＦＯ′はより負になる。従
って、図４（ｎ）に示す次のパルスｈ_d3が早目に生じ、
その結果、図４（ｑ）のパルスＦＬＹＢＡＣＫも早目に
生じる。この結果、ビーム電流変化によって生じると仮
定された上記パルスｆ_b1の期間の変動を修正するよう
に、次の期間Ｔ_c′−ｔ_CMao′の長さが小さくなる。【００８０】この発明の１つの特徴によれば、図２の同
じ値の語ＬＰＦＯ′がそれぞれ事象ｅ_CMaoとｅ_CMboとに
対応する図４（ｎ）の連続するパルスｈ_dのタイミング
を制御する。例えば、図４（ｉ）における時間ｔ_CMboが
図４（ｄ）における時間ｔ_CMaoからＨ／２時間だけ隔た
っているので、図４（ｑ）に示し、また、前にも説明し
たように、図４（ｉ）の時間ｔ_CMboに対応する図４
（ｑ）のフライバックパルスＦＬＹＢＡＣＫのパルスｆ
_b2は、直前のパルスｆ_b1からＨ／２後に現れる。パルス
ｆ_b1は図４（ｄ）の時間ｔ_CMaoに対応している。【００８１】従って、低域通過フィルタ３２′の図２の
パルスＣＬＰＦ′による更新は各水平期間Ｈ中で１回行
われる。ここで、デコーダ２３′は、低域通過フィルタ
３２′の更新が、例えば図４（ｑ）のフライバックパル
スＦＬＹＢＡＣＫの周波数に相当する２ｆ_Hで行われる
ように設計してもよい。【００８２】図２の同期パルスＨ_Sが存在しない時は、
フィルタ３２の語ＬＰＦＯが０となり、ＰＲ＝９１０と
等しい語ＤＰＷによって図１の構成は、ＮＴＳＣ方式に
おける周期Ｈの正規の値の２分の１に等しい９１０／２
×ｔ_CKだけ隔たったリトレース期間を形成するように働
く。

【図面の簡単な説明】【図１】この発明の一態様に基づく位相固定ループ回路
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図である。【図２】図１の偏向回路の詳細なブロック回路図であ
る。【図３】図２の位相固定ループ回路の同期化機能の説明
に用いるタイミング図である。【図４】図２の回路の動作説明用のタイミング図であ
る。【図５】図２の位相比較器の一実施例を示すブロック回
路図である。【符号の説明】２５３、５４、４１それぞれ線偏向回路を構成する水
平駆動パルス発生器、ゲート遅延装置および２ｆ_H水平
偏向回路出力段２０位相固定ループ回路Ｈ_S 線同期入力信号ＣＭａ、ＣＭｂそれぞれ第１および第２の周期的信号１２０位相制御ループ回路ＦＬＹＢＡＣＫ偏向サイクルを表わす信号ＨＯＲＤＲＩＶＥ第１と第２の偏向出力信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者ドナルドヘンリーウイリスアメリカ合衆国インデイアナ州 46250 インデイアナポリスイースト・セブンテイフオース・プレース 5175 (56)参考文献特開昭58−81386（ＪＰ，Ａ) 特開昭57−52268（ＪＰ，Ａ) 特開昭58−154970（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】１．周期的な線同期入力信号からこの入力信号の周波数
よりも高い周波数で周期的に生ずる偏向駆動信号を生成
する偏向装置であって；周期的なクロック信号の供給源と、上記クロック信号に応動するカウンタを含み、上記線同
期入力信号に応じて、上記クロック信号の１周期の端数
級の精度で上記入力信号に同期した信号を発生する位相
固定ループ回路と、上記駆動信号に応じて、上記高い周波数の繰返し線偏向
を生成し、且つ上記高い周波数の上記繰返し線偏向の位
相情報を含む繰返し線偏向タイミング表示信号を生成す
る線出力段と、上記高い周波数の上記繰返し線偏向タイミング表示信号
と上記入力信号に同期した信号との間の位相差の関数と
して制御信号を発生する位相検波器を有し、上記入力信
号の周波数よりも高い周波数と上記位相検波器で発生し
た上記制御信号に従って決まる位相とを有する上記駆動
信号を発生する位相制御ループと、を具備して成る偏向装置。