JPS61230473A - テレビジヨン装置 - Google Patents
テレビジヨン装置Info
- Publication number
- JPS61230473A JPS61230473A JP61076435A JP7643586A JPS61230473A JP S61230473 A JPS61230473 A JP S61230473A JP 61076435 A JP61076435 A JP 61076435A JP 7643586 A JP7643586 A JP 7643586A JP S61230473 A JPS61230473 A JP S61230473A
- Authority
- JP
- Japan
- Prior art keywords
- word
- period
- pulse
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Multimedia (AREA)
- Signal Processing (AREA)
- Engineering & Computer Science (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Television Systems (AREA)
- Particle Accelerators (AREA)
- Radiation-Therapy Devices (AREA)
- Light Guides In General And Applications Therefor (AREA)
- Burglar Alarm Systems (AREA)
- Control Of Metal Rolling (AREA)
- Electron Beam Exposure (AREA)
- Paper (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の利用分野〉
この発明は、例えばテレビジョン装置などで用いること
のできる、入力同期パルスに同期した高周波パルス列を
発生する回路に関する。
のできる、入力同期パルスに同期した高周波パルス列を
発生する回路に関する。
〈発明の背景〉
最近、アーティファクトの影響を少くするために、ＮＴ
ＳＣ方式などの飛越型ビデオ信号を非飛越し走査形式で
表示しようとすることが行われている。このような表示
形式（フォーマット）は一般番こ、水平同期パルスの水
平周波数ｆＨの何倍かの周波数で偏向電流スイッチング
を行うことを必要とする。例えば、水平周波数の２倍で
走査する形式を採用したテレビジョン方式では、水平同
期パルスの各々から水平偏向電流２サイクル分を発生さ
せる必要がある。これに対して、標準のテレビジョン方
式では、各同期パルスからｌサイクル分だけ発生させれ
ばよい。
ＳＣ方式などの飛越型ビデオ信号を非飛越し走査形式で
表示しようとすることが行われている。このような表示
形式（フォーマット）は一般番こ、水平同期パルスの水
平周波数ｆＨの何倍かの周波数で偏向電流スイッチング
を行うことを必要とする。例えば、水平周波数の２倍で
走査する形式を採用したテレビジョン方式では、水平同
期パルスの各々から水平偏向電流２サイクル分を発生さ
せる必要がある。これに対して、標準のテレビジョン方
式では、各同期パルスからｌサイクル分だけ発生させれ
ばよい。
いくつかの従来回路では、水平周波数を２倍にすること
は電圧制御型発振器（ＶＣＯ）を含む位相固定ループに
よって行われる。ｖｃｏの出力周波数は水平周波数の倍
数に等しい。例えば、デジタルテレビジョンでは、偏向
電流を、ＶＣＯではなく共通の装置クロック構成から取
出した信号を用いて作ることが望ましい。
は電圧制御型発振器（ＶＣＯ）を含む位相固定ループに
よって行われる。ｖｃｏの出力周波数は水平周波数の倍
数に等しい。例えば、デジタルテレビジョンでは、偏向
電流を、ＶＣＯではなく共通の装置クロック構成から取
出した信号を用いて作ることが望ましい。
〈発明の概要〉
この発明の一つの特徴を具備する装着では、周期性の線
周波数入力信号に応答する位相固定ループ回路を用いて
、この入力信号に対して同じ相対的時間に、かつ、入力
信号の各周期内において、同期した第１と第２の周期的
信号を生成する。
周波数入力信号に応答する位相固定ループ回路を用いて
、この入力信号に対して同じ相対的時間に、かつ、入力
信号の各周期内において、同期した第１と第２の周期的
信号を生成する。
した第１と第２の周期的信号の少くとも一方とに応答し
て、線周波数同期入力信号の各周期中に第１と第２の偏
向出力信号を生成するようにされている。
て、線周波数同期入力信号の各周期中に第１と第２の偏
向出力信号を生成するようにされている。
この発明の１つの実施例においては、例えば、位相固定
ループ回路は同期パルスの周波数を２倍にして、出力段
に２ＸｆＨの周波数の偏向電流を生成する。
ループ回路は同期パルスの周波数を２倍にして、出力段
に２ＸｆＨの周波数の偏向電流を生成する。
上述の第１と第２の周期的信号の各々のもののタイミン
グは、共通のクロック信号の周期の何分の１（分数）か
の分解能（レゾル−ジョン）で規定される。同期入力信
号の各周期に対応して、位相固定ループ回路に一連の状
態（状態のシーケンス）が生じる。各状部は共通のクロ
ック信号に同期して生成される。位相固定Ｍ−プ回路は
そわぞれ第１と第２の周期的に生じる事象を表わす上記
第１と第２の周期的信号を、それから第１と第２の偏向
出力信号を生成する位相制御ループ回路に供給する。
グは、共通のクロック信号の周期の何分の１（分数）か
の分解能（レゾル−ジョン）で規定される。同期入力信
号の各周期に対応して、位相固定ループ回路に一連の状
態（状態のシーケンス）が生じる。各状部は共通のクロ
ック信号に同期して生成される。位相固定Ｍ−プ回路は
そわぞれ第１と第２の周期的に生じる事象を表わす上記
第１と第２の周期的信号を、それから第１と第２の偏向
出力信号を生成する位相制御ループ回路に供給する。
この発明の別の態様においては、位相制御ループ回路は
偏向回路の出力段からりトレース信号を受取って、出力
信号のタイミングを、例えば、同期入力信号のある与え
られた期間中に１回だけ、第１と第２の信号のうちの一
方のもののタイミングに応じて修正する。出力信号のタ
イミングの修正は、１つおきの偏向サイクルのタイミン
グがそれぞれ第１と第２の周期的事象に対応するように
行わわる。
偏向回路の出力段からりトレース信号を受取って、出力
信号のタイミングを、例えば、同期入力信号のある与え
られた期間中に１回だけ、第１と第２の信号のうちの一
方のもののタイミングに応じて修正する。出力信号のタ
イミングの修正は、１つおきの偏向サイクルのタイミン
グがそれぞれ第１と第２の周期的事象に対応するように
行わわる。
この発明の更に別の態様においては、位相制御ループ回
路中におけるリトレース信号の位相変動に対するトラッ
キング応答時間は、位相固定ループ回路における、同期
パルスを含む同期入力信号の位相変動に対する対応する
トラッキング応答速度よりも速い。これは、位相制御Ｖ
−プ回路が、急速に変化するビーム電流などのために生
ずるような出力段中の急速なスイッチング時間の変動に
対処するに適するようにされているのに対し、位相固定
ループは同期パルスに伴う雑音やジッタを排除するに適
するようにされているためである。
路中におけるリトレース信号の位相変動に対するトラッ
キング応答時間は、位相固定ループ回路における、同期
パルスを含む同期入力信号の位相変動に対する対応する
トラッキング応答速度よりも速い。これは、位相制御Ｖ
−プ回路が、急速に変化するビーム電流などのために生
ずるような出力段中の急速なスイッチング時間の変動に
対処するに適するようにされているのに対し、位相固定
ループは同期パルスに伴う雑音やジッタを排除するに適
するようにされているためである。
〈実施例の説明〉
第１図は位相固定ループ回路２０を含む水平偏向回路の
ブロック回路図である。この回路は、従来の位相固定ル
ープ回路のＶＣＯに相当する機能を持った順次カウンタ
２１を備えている。カウンタ２１は第４図ａのタイミン
グ図に示す周期ｔｃＫを持ったクロックパルスＯＫの各
前縁の後で計数値が増加するプログラマブルカウンタで
ある。このカウンタは、初期値、例えば、ｌから第１図
の入力端子２１ａに加えられるリセットパルスＲＥｌｉ
ＳＥＴＲ：ヨって初期値にリセットされ、るまで計数す
る。リセットパルスＲＥＳＥＴがカウンタ２１の対応す
る周期即チシーケンスＮに含まれるクロックパルスＯＫ
の周期ｔｃＫの数を制御する。カウンタ２ユにより生成
される一連のシーケンスＮが繰返し発生するシーケンス
を規定する。カウンタ２１の出力ポート２１ｂにおける
多路ＣＴが、与えられたシーケンスＮ中でカウンタ２１
のその時の計数値を供給する。
ブロック回路図である。この回路は、従来の位相固定ル
ープ回路のＶＣＯに相当する機能を持った順次カウンタ
２１を備えている。カウンタ２１は第４図ａのタイミン
グ図に示す周期ｔｃＫを持ったクロックパルスＯＫの各
前縁の後で計数値が増加するプログラマブルカウンタで
ある。このカウンタは、初期値、例えば、ｌから第１図
の入力端子２１ａに加えられるリセットパルスＲＥｌｉ
ＳＥＴＲ：ヨって初期値にリセットされ、るまで計数す
る。リセットパルスＲＥＳＥＴがカウンタ２１の対応す
る周期即チシーケンスＮに含まれるクロックパルスＯＫ
の周期ｔｃＫの数を制御する。カウンタ２ユにより生成
される一連のシーケンスＮが繰返し発生するシーケンス
を規定する。カウンタ２１の出力ポート２１ｂにおける
多路ＣＴが、与えられたシーケンスＮ中でカウンタ２１
のその時の計数値を供給する。
例えば、ここではデジタル語は、整数、小数（分数）及
び整数と小数の組合せを含む２を底とする数で表わされ
、負の数は２の補数として表わされる。
び整数と小数の組合せを含む２を底とする数で表わされ
、負の数は２の補数として表わされる。
周期Ｈを持った水平同期パルスＨ３（ｌ Ｈ同期パルス
Ｈ８）が、例えば、テレビジョン受像機の通常の同期分
離器６０から位相検波器２０２に供給される。
Ｈ８）が、例えば、テレビジョン受像機の通常の同期分
離器６０から位相検波器２０２に供給される。
位相固定ループ回路２０が同期パルスＨ３に位相固定さ
れ、同期パルスに付随する雑音レベルが低い場合には、
位相検波器２０２に供給されるパルスＭＳの各々の前縁
は、対応する同期パルスＨ８の中央よりも前に生じるク
ロックパルスＯＨの最後のものの前縁と実質的に一致す
る。パルスＭＳは、語ＣＴの予め定められた値が検知さ
れるとデコーダ２３によって生成される。このように、
各同期パルスＨＢの中央は、第１図のパルスＭＳの前縁
の後、第４図ａに示すクロックＯＫの周期ｔｃＫの何分
のｌぽ）かの時点で生じ、この分数ｆは可変である。
れ、同期パルスに付随する雑音レベルが低い場合には、
位相検波器２０２に供給されるパルスＭＳの各々の前縁
は、対応する同期パルスＨ８の中央よりも前に生じるク
ロックパルスＯＨの最後のものの前縁と実質的に一致す
る。パルスＭＳは、語ＣＴの予め定められた値が検知さ
れるとデコーダ２３によって生成される。このように、
各同期パルスＨＢの中央は、第１図のパルスＭＳの前縁
の後、第４図ａに示すクロックＯＫの周期ｔｃＫの何分
のｌぽ）かの時点で生じ、この分数ｆは可変である。
可変分数ｆは同じく位相検出波２０２に供給されるＩＢ
スキュー語ＳＫに含まれている。位相検波器２０２は周
期の長さを調整する語ＬＰＦＯを発生させる。この周期
長謔整語ＬＰＦＯは水乎期間長発生器３３中で定数語Ｐ
Ｒと組合わされて語ＤＰＷが生成される。定数語ＰＲは
、例えば、値９１０と等シい。ここで、９ユ０ｘｔｃＫ
は位相固定ループ回路２０の規定周期（自走周期）に等
しい。さらに、ｆｓｃをＮＴＳＣカラー副搬送波周波数
とする時、クロックパルスＯＫの周期ｔｃＫは１／４ｆ
ｓｃに等しい。
スキュー語ＳＫに含まれている。位相検波器２０２は周
期の長さを調整する語ＬＰＦＯを発生させる。この周期
長謔整語ＬＰＦＯは水乎期間長発生器３３中で定数語Ｐ
Ｒと組合わされて語ＤＰＷが生成される。定数語ＰＲは
、例えば、値９１０と等シい。ここで、９ユ０ｘｔｃＫ
は位相固定ループ回路２０の規定周期（自走周期）に等
しい。さらに、ｆｓｃをＮＴＳＣカラー副搬送波周波数
とする時、クロックパルスＯＫの周期ｔｃＫは１／４ｆ
ｓｃに等しい。
ｉｆｉ Ｄ Ｐ Ｗは、クロックパルスＯＫの周期ｔＣ
Ｋ整ａｒＭ個と周期ｔＣＫの分数部にの形のパルス屯の
実際の周期Ｈの概算２進値を含んでいる。語ＤＰＷは、
ＩＨスシュー語ＳＫと周期語ＰＥＧＲ工ＯＤとを発生す
るカウンタ周期語及びスキュー語発生器２０１に供給さ
れる。語ＰＥＲＩＯＤは、カウンタ２１の与えラワた期
間Ｎ中のクロックパルスＯＫのサイクル数を含み、語Ｃ
ＴとＰＩＲ工ＯＤのその時の値を比較しｒＮ＆ ＣＴ
＝ 語ＰＥＥ工０Ｄ（７）時ｉ（／（ルｘ ＲＥＳＦＩ
：Ｔ ヲ発生する比較器２００に供給される。パルスＲ
ＥＳＥＴは、カラン７１のその時のシーケンスＮの終り
と次のシーケンスＮの始めとを規定する次のクロックＯ
Ｋの端縁部と時間的に一致してカウンタ２１を１１ｃ’
ｒ−１を含むように初期設定する。
Ｋ整ａｒＭ個と周期ｔＣＫの分数部にの形のパルス屯の
実際の周期Ｈの概算２進値を含んでいる。語ＤＰＷは、
ＩＨスシュー語ＳＫと周期語ＰＥＧＲ工ＯＤとを発生す
るカウンタ周期語及びスキュー語発生器２０１に供給さ
れる。語ＰＥＲＩＯＤは、カウンタ２１の与えラワた期
間Ｎ中のクロックパルスＯＫのサイクル数を含み、語Ｃ
ＴとＰＩＲ工ＯＤのその時の値を比較しｒＮ＆ ＣＴ
＝ 語ＰＥＥ工０Ｄ（７）時ｉ（／（ルｘ ＲＥＳＦＩ
：Ｔ ヲ発生する比較器２００に供給される。パルスＲ
ＥＳＥＴは、カラン７１のその時のシーケンスＮの終り
と次のシーケンスＮの始めとを規定する次のクロックＯ
Ｋの端縁部と時間的に一致してカウンタ２１を１１ｃ’
ｒ−１を含むように初期設定する。
語ＯＴはプログラマブル時間シック、即ち、プログラマ
プル遅延装蓋４２に与えられて、遅延した語Ｃａが生成
される。このプログラマブル遅延装荷４Ｑの遅延量は図
に示されていない信号源から供給される外部からの語Ｎ
ＰＷによって制御される。
プル遅延装蓋４２に与えられて、遅延した語Ｃａが生成
される。このプログラマブル遅延装荷４Ｑの遅延量は図
に示されていない信号源から供給される外部からの語Ｎ
ＰＷによって制御される。
語ＣＭａ（これはその分数部と整数部とをそれぞれ与え
る語ＳＫとＣａとを含む）がプログラマブル遅延装置ｔ
２０３へ供給される。語ＣＭａ０は語Ｃａ＝０の場合
の語ＣＭａの状態と定義される。語ＣＭａ０は語ＤＰＷ
に従って表わされた実際の期間Ｈの推定値に寺しい周期
を持った周期的事象ｅｃＭａｏを規定する。事象ｅｃＭ
ａｏは、後述するような語Ｃａを０にするグロックＯＫ
の前縁の後ｆｘｔｃＫで発生する。分数部ｆはｌＨスキ
ュー語ＳＫに含まれる値である。
る語ＳＫとＣａとを含む）がプログラマブル遅延装置ｔ
２０３へ供給される。語ＣＭａ０は語Ｃａ＝０の場合
の語ＣＭａの状態と定義される。語ＣＭａ０は語ＤＰＷ
に従って表わされた実際の期間Ｈの推定値に寺しい周期
を持った周期的事象ｅｃＭａｏを規定する。事象ｅｃＭ
ａｏは、後述するような語Ｃａを０にするグロックＯＫ
の前縁の後ｆｘｔｃＫで発生する。分数部ｆはｌＨスキ
ュー語ＳＫに含まれる値である。
水平周期長ＤＰＷは２
分割（÷２）ユニット４６に供給される。この÷２のユ
ニットは語ＤＰＷの値を係数２で割って、水平周期長Ｈ
の２分の１を表わす語ＨＤＰＷを生成する。語ＨＤＦＷ
はプログラマブル遅延量Ｗ２Ｏ３の制御ポートに供給さ
れ、遅延装置２０３はその制御語ＨＤＰＷに従って、語
ＣＭａ０により規定される事象ｅｃＭａ０をψだけ遅延
させる。
ニットは語ＤＰＷの値を係数２で割って、水平周期長Ｈ
の２分の１を表わす語ＨＤＰＷを生成する。語ＨＤＦＷ
はプログラマブル遅延量Ｗ２Ｏ３の制御ポートに供給さ
れ、遅延装置２０３はその制御語ＨＤＰＷに従って、語
ＣＭａ０により規定される事象ｅｃＭａ０をψだけ遅延
させる。
プログラマブル遅延装荷２０３の出力語ＣＭｂはその分
数部と整数部とを与えるスキュー語ＳＫＢと語Ｃｂとを
含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時の語ＣＭｂの
状嘘と定義される。語ＣＸｖ１ｂ０は連続する事象ｅｃ
Ｍａ０の各対間の期間の概算中心で生じる周期的事象ｅ
ｃＭｂｏを規定する。
数部と整数部とを与えるスキュー語ＳＫＢと語Ｃｂとを
含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時の語ＣＭｂの
状嘘と定義される。語ＣＸｖ１ｂ０は連続する事象ｅｃ
Ｍａ０の各対間の期間の概算中心で生じる周期的事象ｅ
ｃＭｂｏを規定する。
語ＣＭａとＣＭｂはマルチプレクサ（ＭＵＸ）４０のボ
ー）４０ａと４ｏｂにそれぞれ供給される。マルチプレ
クサ４０は語ＣＭａとＣＭｂとを交互に、位相制御ルー
プ回路１２０のプログラマブル遅延装置（プログラマブ
ル時間シック）５１の入力ポート５１ａに供給する。プ
ログラマブル遅延装置５１の出力ボート５１（３ζζ現
われる語ＣＭ工とＯＭＰが第４図ａに示すクロック（３
にの周期ｔｃＫの整数部と分数部とをそれぞれ表わして
いる。語ＣＭ工は水平駆動パルス発生器２５３に供給さ
れる。水平駆動パルス発生器２５３は語ＣＭ工＝Ｏとな
る毎にパルスＰＧＰを発生する。パルスＰＧＰは外部か
ら与えられる語ＷよりＴＨにより制御される幅Ｗを持つ
。このパルスＰＧＰはゲート遅延装置５４の入力端子５
４ａに供給される。ゲート遅延装着５４は、第４図ａの
クロックＯＫの周期ｔｃＫの分数分（一部）（１（（１
は第１図の語ＣＭＰの値に応じて決まる長さを持つ）だ
けパルスＰＧＰを遅延させて、その出力端子５４ｂに２
ｆＨの周波数の信号ＨＯＲＤＲ工ＶＨｉを発生させる。
ー）４０ａと４ｏｂにそれぞれ供給される。マルチプレ
クサ４０は語ＣＭａとＣＭｂとを交互に、位相制御ルー
プ回路１２０のプログラマブル遅延装置（プログラマブ
ル時間シック）５１の入力ポート５１ａに供給する。プ
ログラマブル遅延装置５１の出力ボート５１（３ζζ現
われる語ＣＭ工とＯＭＰが第４図ａに示すクロック（３
にの周期ｔｃＫの整数部と分数部とをそれぞれ表わして
いる。語ＣＭ工は水平駆動パルス発生器２５３に供給さ
れる。水平駆動パルス発生器２５３は語ＣＭ工＝Ｏとな
る毎にパルスＰＧＰを発生する。パルスＰＧＰは外部か
ら与えられる語ＷよりＴＨにより制御される幅Ｗを持つ
。このパルスＰＧＰはゲート遅延装置５４の入力端子５
４ａに供給される。ゲート遅延装着５４は、第４図ａの
クロックＯＫの周期ｔｃＫの分数分（一部）（１（（１
は第１図の語ＣＭＰの値に応じて決まる長さを持つ）だ
けパルスＰＧＰを遅延させて、その出力端子５４ｂに２
ｆＨの周波数の信号ＨＯＲＤＲ工ＶＨｉを発生させる。
信号ＨＯＲＤＲＩＶＥはフリップフロップ装置１Ｆ５５
にも供給される。信号ＨＯＲＤＲ工ｖＥの各パルスはプ
リップフロップ装置５５の出力端子における信号Ｔ。
にも供給される。信号ＨＯＲＤＲ工ｖＥの各パルスはプ
リップフロップ装置５５の出力端子における信号Ｔ。
ＧＯＬＥをトグルする。信号ＴＯＧＧＩＪはマルチプレ
クサ４０の選択（ＳＥＬＥＣＴ）端子４０（３に供給さ
れる。
クサ４０の選択（ＳＥＬＥＣＴ）端子４０（３に供給さ
れる。
信号ＴＯＧＯＬＥはその論理状類に応じて、語ＣＭａと
ＣＭｂとが交互にプログラマブル遅延装置５１の入力ボ
ート５１ａに供給されるようにする。このように、信号
ＨＯＲＤＲ工ｖＥのパルスのタイミングはマルチプレク
サ４０のボー） ４０ａと４０’ｔ）における語によっ
て交互に制御される。
ＣＭｂとが交互にプログラマブル遅延装置５１の入力ボ
ート５１ａに供給されるようにする。このように、信号
ＨＯＲＤＲ工ｖＥのパルスのタイミングはマルチプレク
サ４０のボー） ４０ａと４０’ｔ）における語によっ
て交互に制御される。
第１図の信号ＨＯＲＤＲＩＶＥと同様な信号で、周波ａ
ｆＨの異なる倍数の周波数、例えば３ｆＨとか４ｆＨを
持った信号を発生させるために、第１図と同様の構成を
持った装着を用いることができることは容易に理解され
よう。
ｆＨの異なる倍数の周波数、例えば３ｆＨとか４ｆＨを
持った信号を発生させるために、第１図と同様の構成を
持った装着を用いることができることは容易に理解され
よう。
信号ＨＯＲＤＲ工ＶＥは２ｆＨ水平偏向回路出力段４１
の入力端子４１ａに供給され、水平出力トランジスタの
スイッチングを制御する。リトレース期間が信号ＨＯＲ
ＤＲ工ｖＥの対応するパルスに応じて形成される。リト
レース期間中に生じる、例えば、出力段４１中のフライ
バック変成器（第１図に図示せず）から得られるような
パルスＩＹＢＡＣ！Ｋが位相検波器２０２′に供給され
る。
の入力端子４１ａに供給され、水平出力トランジスタの
スイッチングを制御する。リトレース期間が信号ＨＯＲ
ＤＲ工ｖＥの対応するパルスに応じて形成される。リト
レース期間中に生じる、例えば、出力段４１中のフライ
バック変成器（第１図に図示せず）から得られるような
パルスＩＹＢＡＣ！Ｋが位相検波器２０２′に供給され
る。
位相制御〃−プ回路１２０がフライバックパルスＦＬＹ
ＢＡＯＫに完、全に位相固定されていれば、同じく位相
検波器２０２′に供給されるパルスＭ Ｓｌの各々の前
縁は各パルスＦＬＹＢＡＯＫの中心より前の最後のクロ
ック（３にの端縁と実質的に同時に生じる。
ＢＡＯＫに完、全に位相固定されていれば、同じく位相
検波器２０２′に供給されるパルスＭ Ｓｌの各々の前
縁は各パルスＦＬＹＢＡＯＫの中心より前の最後のクロ
ック（３にの端縁と実質的に同時に生じる。
パルスＭ Ｓｌは語Ｃａの予め定められた値が検出され
るデコーダ２３′によって生成される。パルスＦＬＹＢ
ＡＣＫの中心は第１図のパルスＭ Ｓｌの前縁から第４
図ａのクロックＯＫの周期ｔｃＫの分数分子だけ後に生
じる。この分数分子は１Ｈスキユ一語ＳＫ中に含まれて
いる。
るデコーダ２３′によって生成される。パルスＦＬＹＢ
ＡＣＫの中心は第１図のパルスＭ Ｓｌの前縁から第４
図ａのクロックＯＫの周期ｔｃＫの分数分子だけ後に生
じる。この分数分子は１Ｈスキユ一語ＳＫ中に含まれて
いる。
位相検波器２０２′はプログラマブル遅延装置５１の遅
延時間を制御する語Ｌ Ｐ Ｆ Ｏ／を発生する。プロ
グラマブル遅延装置ｆ５１は後で述べるように、正ある
いは負の位相シフト即ち時間遅延を与えることができる
。ａｆＨパルスＦＬＹＢＡＣＫの、１中央は各対応する
事象ｅｃＭａｏ又はｅｃＭｂｏに一致して生じる。前に
述べたように、事象ｅｃＭａｏは語Ｃａ＝Ｏの時に生じ
、事象ｅｃＭｂ０は語０ｂ＝ｏの時に生じる。従って、
′ 第１図の構成は ２ｆＨの周波数のパルスＦＬＹＢＡＣＫを、対応するｌ
Ｈ同期パルスＨｓに対して対応する一定遅延だけ遅らせ
て生成する。
延時間を制御する語Ｌ Ｐ Ｆ Ｏ／を発生する。プロ
グラマブル遅延装置ｆ５１は後で述べるように、正ある
いは負の位相シフト即ち時間遅延を与えることができる
。ａｆＨパルスＦＬＹＢＡＣＫの、１中央は各対応する
事象ｅｃＭａｏ又はｅｃＭｂｏに一致して生じる。前に
述べたように、事象ｅｃＭａｏは語Ｃａ＝Ｏの時に生じ
、事象ｅｃＭｂ０は語０ｂ＝ｏの時に生じる。従って、
′ 第１図の構成は ２ｆＨの周波数のパルスＦＬＹＢＡＣＫを、対応するｌ
Ｈ同期パルスＨｓに対して対応する一定遅延だけ遅らせ
て生成する。
第２図は第１図の構成を更に詳細に示すものである。第
１図と第２図で同じ参照番号、符号は同じ構成要素ある
いは機能を表わす。第４図ａ −ｒは典型的な定常状態
の一例におけるタイミング図で、位相固定ループ回路２
０が第４図ｒの同期バＶスＨＢに位相固定されている時
の、第２図のカウンタ２１の３つの連続する周期、即ち
、３つのシーケンスＮａ％Ｎｂ及びＮ。を示している。
１図と第２図で同じ参照番号、符号は同じ構成要素ある
いは機能を表わす。第４図ａ −ｒは典型的な定常状態
の一例におけるタイミング図で、位相固定ループ回路２
０が第４図ｒの同期バＶスＨＢに位相固定されている時
の、第２図のカウンタ２１の３つの連続する周期、即ち
、３つのシーケンスＮａ％Ｎｂ及びＮ。を示している。
第１図、第２図及び第４図ａ−ｒで使用されている参照
番号及び符号の中、同じものは同じ構成要素又は機能を
示す。
番号及び符号の中、同じものは同じ構成要素又は機能を
示す。
第２図の加算器３４の入カポ−） ３４ａにおける語Ｄ
ＰＷが第４図ｒに示す水平同期パルスＨ８の周期Ｈの概
算値を含んでいるものとする。第２図の語ＤＰＷは、例
えば、第４図ａに示すクロックＣＫの周期ｔｃＫの整数
倍を表わすｌＯビット数Ｍと、周期ｔＣＫの分数を表わ
す５ビツトの数にとを含んでいるものとする。ｆｆｌ
（Ｍ ＋ ｋ ） ｘ ｔａＫが周期Ｈの更新された概
算値を規定する。
ＰＷが第４図ｒに示す水平同期パルスＨ８の周期Ｈの概
算値を含んでいるものとする。第２図の語ＤＰＷは、例
えば、第４図ａに示すクロックＣＫの周期ｔｃＫの整数
倍を表わすｌＯビット数Ｍと、周期ｔＣＫの分数を表わ
す５ビツトの数にとを含んでいるものとする。ｆｆｌ
（Ｍ ＋ ｋ ） ｘ ｔａＫが周期Ｈの更新された概
算値を規定する。
第２図のラッチ３８の出力ボート３８ｂにおける、分数
ｆを表わすスキュー語ＳＫは右寄せされて、加算器３４
の入カポ−） ３４ｂに供給され、そこで右寄せされた
語ＤＰＷに加算される。加算結果の整数部を表わす語０
ＮＴＲＰが加算器３４の出力ボート３４０に現われる。
ｆを表わすスキュー語ＳＫは右寄せされて、加算器３４
の入カポ−） ３４ｂに供給され、そこで右寄せされた
語ＤＰＷに加算される。加算結果の整数部を表わす語０
ＮＴＲＰが加算器３４の出力ボート３４０に現われる。
語ｃＮＴＲＰの各ビットは語ＤＰＷの整数部Ｍの対応ピ
ットと同じ数値重みを持っている。語０ＮＴＲＰはラッ
チ３５の入カポ−） ３５ａに供給される。ラッチ３５
は、第２図のデコーダ２３のパルスＯＬの制御の下に、
第４図ｆの時間Ｔｔにおいて語ＣＮＴＰＲの値を記憶し
、減算器３６の入カポ−） ３６ａに周期長語ＰＥＲ工
ＯＤを生成する。減算器３６はカウンタ２１の所定期間
Ｎ中の状態の総数を制御する。デコーダ２３はカウンタ
２１からの１ｌｃＴを復号して、カウンタ２１の所定の
状態が生じると、パルスＯＬの如きタイミング制御パル
ス及び後述するような他のタイミングパルスを生成する
。パルスＯＬは、第４図ｅの時間Ｔｔにおいて第２図の
語ＳＫ工Ｎを記憶して分数ｆを含むＩＨスキュー語Ｓ
Ｋを発生するラッチ３８のクロック入力端子３８ａにも
供給される。分数でのビットは語ＤＰＷの分数にの対応
ビットと同じ数値スケール即ち重みで現われる。分数ｆ
は加算結果の分数部を表わす。このようにして、加算器
３４は、カウンタ２１の直前の期間Ｎ中にパルスＣＬに
よって形成されたラッチ３８の右寄せされた出力語ＳＫ
を右寄せされた語ＤＰＷに加算して、第４図で及びｅに
示す時間Ｔｔにおいて語ＰＥＲ工ＯＤ及びＳＫを更新す
る。
ットと同じ数値重みを持っている。語０ＮＴＲＰはラッ
チ３５の入カポ−） ３５ａに供給される。ラッチ３５
は、第２図のデコーダ２３のパルスＯＬの制御の下に、
第４図ｆの時間Ｔｔにおいて語ＣＮＴＰＲの値を記憶し
、減算器３６の入カポ−） ３６ａに周期長語ＰＥＲ工
ＯＤを生成する。減算器３６はカウンタ２１の所定期間
Ｎ中の状態の総数を制御する。デコーダ２３はカウンタ
２１からの１ｌｃＴを復号して、カウンタ２１の所定の
状態が生じると、パルスＯＬの如きタイミング制御パル
ス及び後述するような他のタイミングパルスを生成する
。パルスＯＬは、第４図ｅの時間Ｔｔにおいて第２図の
語ＳＫ工Ｎを記憶して分数ｆを含むＩＨスキュー語Ｓ
Ｋを発生するラッチ３８のクロック入力端子３８ａにも
供給される。分数でのビットは語ＤＰＷの分数にの対応
ビットと同じ数値スケール即ち重みで現われる。分数ｆ
は加算結果の分数部を表わす。このようにして、加算器
３４は、カウンタ２１の直前の期間Ｎ中にパルスＣＬに
よって形成されたラッチ３８の右寄せされた出力語ＳＫ
を右寄せされた語ＤＰＷに加算して、第４図で及びｅに
示す時間Ｔｔにおいて語ＰＥＲ工ＯＤ及びＳＫを更新す
る。
第２図のカウンタ２１の出力語ＣＴは減算器３６の入力
ポート３６１）に加えられ、そこで、語ＰＥＲ工ＯＤか
ら語ＣＴが減算されてボー） ３６０に語ＢＳが形成さ
れ、る。語ＲＳはゼロ検出器３７に供給される。
ポート３６１）に加えられ、そこで、語ＰＥＲ工ＯＤか
ら語ＣＴが減算されてボー） ３６０に語ＢＳが形成さ
れ、る。語ＲＳはゼロ検出器３７に供給される。
ゼロ検出器３７は第４図ｊに示すように、第２図の語Ｒ
Ｓが０になった時にパルスＲＥＳＫＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２ユの周期語ＰＥ
Ｒ工ＯＤに等しくなると、カウンタ２１はリセットさね
、次のカウンタ２１＠ ＣＴが計数初期状部の１となる
。語ＰＥＲ工ＯＤは、第４図ａのクロック、ＯＫの周期
ｔＣＫの倍数の形で第２図のカウンタ２１の周期Ｎの長
さを表わす。
Ｓが０になった時にパルスＲＥＳＫＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２ユの周期語ＰＥ
Ｒ工ＯＤに等しくなると、カウンタ２１はリセットさね
、次のカウンタ２１＠ ＣＴが計数初期状部の１となる
。語ＰＥＲ工ＯＤは、第４図ａのクロック、ＯＫの周期
ｔＣＫの倍数の形で第２図のカウンタ２１の周期Ｎの長
さを表わす。
語ＣｅＬｓこれは例えばｌＯビットの幅を持つ、が第１
図に示すプログラマブル遅延装［１１４２を代表する減
算器中で、第２図のカウンタ２１のその時の語ＣＴを一
定の語ＮＰＷから減算することにより得られる。第４図
Ｃは語Ｃａによって代表される対応するシーケンスの一
例を示す。語ＣＴが語ＮＰＷに等しい時は、語ＣａはＯ
である。同様に、語ＣＴが語ＮＰＷを１だけ超過した時
は、通常２の補数計算により、Ｃａは１０２３となる。
図に示すプログラマブル遅延装［１１４２を代表する減
算器中で、第２図のカウンタ２１のその時の語ＣＴを一
定の語ＮＰＷから減算することにより得られる。第４図
Ｃは語Ｃａによって代表される対応するシーケンスの一
例を示す。語ＣＴが語ＮＰＷに等しい時は、語ＣａはＯ
である。同様に、語ＣＴが語ＮＰＷを１だけ超過した時
は、通常２の補数計算により、Ｃａは１０２３となる。
カラン〃２１の各シーケンス中、第２図のカウンタ２１
の計数が逐次増加するに従って状９Ｃａ＝ ｌ 、 Ｃ
ａ＝＝ Ｏ及びＣａ＝ｘｏｗ３がそれぞれ生じる。第４
図Ｃの語Ｃａが０になる時間は時間ｔｃＴＪと規定され
ている。時間ｔＣＴＪは ｙ−ケンスＮの開始時点、例
えば周期Ｎａの時間Ｔｏ、からクロックＯＫの（Ｊ７１
）周期後である。時間Ｔ□に続くクロックＯＫの周期
ｔＯＫ中、カウンタ２１からの語ＣＴはｌに等しい。語
ＣＭａ０は、前述したように、語Ｃａが０の時の語ＣＭ
ａの状■として規定されている。従って、客語ＣＭａｏ
は、第４図ｄに対応する矢印で示したような時間ｔＣＭ
ａｏ ＝ ｔＣＴ、ｒ ＋ｆＸ ｔＯＫで生じる周期的
事象ｅｃＭａ０を規定する。ある与えられた語ＣＭａ０
の語ＳＫはカウンタ２１の対応する周期Ｎにおいて異な
る値をとり得ることに注意する必要がある。例えば第４
図ｅの時間ｔｃＴＪの直後の期間ｔＣ［中、語ＳＫはｆ
ユに等しい。従って、第４図ｄの事象ｅｃＭａ０は時間
ｔｃＭａ０＝ｔｃＴＪ＋ｆ工ＸｔｃＫで生じる。この場
合、分数（端数）分子ユは、第２図のカウンタ２１の周
期Ｎの直前の周期Ｎ（第４図ａＮｒには示されていない
）の間に計算されている。
の計数が逐次増加するに従って状９Ｃａ＝ ｌ 、 Ｃ
ａ＝＝ Ｏ及びＣａ＝ｘｏｗ３がそれぞれ生じる。第４
図Ｃの語Ｃａが０になる時間は時間ｔｃＴＪと規定され
ている。時間ｔＣＴＪは ｙ−ケンスＮの開始時点、例
えば周期Ｎａの時間Ｔｏ、からクロックＯＫの（Ｊ７１
）周期後である。時間Ｔ□に続くクロックＯＫの周期
ｔＯＫ中、カウンタ２１からの語ＣＴはｌに等しい。語
ＣＭａ０は、前述したように、語Ｃａが０の時の語ＣＭ
ａの状■として規定されている。従って、客語ＣＭａｏ
は、第４図ｄに対応する矢印で示したような時間ｔＣＭ
ａｏ ＝ ｔＣＴ、ｒ ＋ｆＸ ｔＯＫで生じる周期的
事象ｅｃＭａ０を規定する。ある与えられた語ＣＭａ０
の語ＳＫはカウンタ２１の対応する周期Ｎにおいて異な
る値をとり得ることに注意する必要がある。例えば第４
図ｅの時間ｔｃＴＪの直後の期間ｔＣ［中、語ＳＫはｆ
ユに等しい。従って、第４図ｄの事象ｅｃＭａ０は時間
ｔｃＭａ０＝ｔｃＴＪ＋ｆ工ＸｔｃＫで生じる。この場
合、分数（端数）分子ユは、第２図のカウンタ２１の周
期Ｎの直前の周期Ｎ（第４図ａＮｒには示されていない
）の間に計算されている。
第２図の装置は第４図ｄの次の事象ｅｃＭａ０のタイミ
ング、例えば、時間ｔｃＴＪに対する事象ｅｃＭａＯ７
の時間ｔｃＭａ０′を、加算器３４中で第２図の語３４
中で第２図の語ＳＫの前の（古い）分数ｆ工を語ＤＰＷ
の分数ｋに加えて新しい分数ｆ２を形成して計算する。
ング、例えば、時間ｔｃＴＪに対する事象ｅｃＭａＯ７
の時間ｔｃＭａ０′を、加算器３４中で第２図の語３４
中で第２図の語ＳＫの前の（古い）分数ｆ工を語ＤＰＷ
の分数ｋに加えて新しい分数ｆ２を形成して計算する。
このような加算によって２進桁上げＣが生じる可能性が
あり、対応する新しい周期語ＰＥＲ工○Ｄは第４図ｆの
時間ＴｔにおいてＭ＋（桁上げＣの値）となる。第４図
ｄの連続する事象ｅｃＭａ０間の時間は、以下に述べる
例かられかるように、（Ｍ＋Ｋ ） Ｘ ｔｃＢ（に等
しい。
あり、対応する新しい周期語ＰＥＲ工○Ｄは第４図ｆの
時間ＴｔにおいてＭ＋（桁上げＣの値）となる。第４図
ｄの連続する事象ｅｃＭａ０間の時間は、以下に述べる
例かられかるように、（Ｍ＋Ｋ ） Ｘ ｔｃＢ（に等
しい。
仮に、第４図ｅの時間Ｔｔの前において、分数結果、第
２図の語ＳＫ工Ｎ ＝ （ｆ工＋ｋ）が〈ｌであるとす
る。桁上げＣが生じないから、語０ＮＴＰＲはＭ１即ち
、語ＤＰＷの整数部に等しい。第２図のパルスＯＬが第
４図ｅの時間Ｔｔで生じると、語ＳＫはｆ＝（ｆ工＋ｋ
）となり、第４図ｆの語ＰＥＲ工０ＤはＭと等しくなる
。第４図ｊのリセットパルスＲＥＳＥＴは第２図の語（
３Ｔが語ＰＥＲ工ＯＤと等しくなった時に生じるので、
カウンタ２１の周期Ｎａの長さは第４図ｇのクロックＯ
Ｋの周期ｔｃＫのＭ周期に等しくなろうとする。カウン
タ２１の周期Ｎａ中の第４図ｄの時間ｔｃＭａ０で生じ
る対応事象ｅｃＭａ０は、第４図すの周期Ｎａの開始時
点Ｔφ１ら（、Ｔ−１，）＋ｆ工）×ｔｃＫ 後に生じ
る。
２図の語ＳＫ工Ｎ ＝ （ｆ工＋ｋ）が〈ｌであるとす
る。桁上げＣが生じないから、語０ＮＴＰＲはＭ１即ち
、語ＤＰＷの整数部に等しい。第２図のパルスＯＬが第
４図ｅの時間Ｔｔで生じると、語ＳＫはｆ＝（ｆ工＋ｋ
）となり、第４図ｆの語ＰＥＲ工０ＤはＭと等しくなる
。第４図ｊのリセットパルスＲＥＳＥＴは第２図の語（
３Ｔが語ＰＥＲ工ＯＤと等しくなった時に生じるので、
カウンタ２１の周期Ｎａの長さは第４図ｇのクロックＯ
Ｋの周期ｔｃＫのＭ周期に等しくなろうとする。カウン
タ２１の周期Ｎａ中の第４図ｄの時間ｔｃＭａ０で生じ
る対応事象ｅｃＭａ０は、第４図すの周期Ｎａの開始時
点Ｔφ１ら（、Ｔ−１，）＋ｆ工）×ｔｃＫ 後に生じ
る。
２番目の仮定として、第４図ｇの時間Ｔｔ′の前で、分
数計算結果、即ち、第２図の語ＳＫ工Ｎ＝（ｆ工＋Ｋ）
が〉ｌであるとする。この場合は桁上げＣが加算器３４
で生成され、従って、語ＣＮＴＰＲは（Ｍ−１−１）と
なる。その結果、第４図ｇの時間Ｔｔ′でパルスＯＬが
生じると、第４図ｇの語ＳＫによって表わされる分数ｆ
は（ｆ工＋ｋ）＋に−１に等しくなり、第４図ｆの語Ｐ
ＥＲ工ＯＤはＣＭ＋１）に等しくなる。従って、第４図
すのカウンタ２１の周期Ｎｂの長さはクロックＣＫの周
期ｔｃＫの（Ｍ＋１）個分に等しくなろうとする。カウ
ンタ２１の周期Ｎ１）期間中、対応する事象ｅｃＭａｏ
′は、第４図すの周期Ｎｂの開始時点Ｔｏ／から（Ｊ
ｌ ＋ ｆ工＋ ｋ ） Ｘ ｔｃＫ後に生じる。
数計算結果、即ち、第２図の語ＳＫ工Ｎ＝（ｆ工＋Ｋ）
が〉ｌであるとする。この場合は桁上げＣが加算器３４
で生成され、従って、語ＣＮＴＰＲは（Ｍ−１−１）と
なる。その結果、第４図ｇの時間Ｔｔ′でパルスＯＬが
生じると、第４図ｇの語ＳＫによって表わされる分数ｆ
は（ｆ工＋ｋ）＋に−１に等しくなり、第４図ｆの語Ｐ
ＥＲ工ＯＤはＣＭ＋１）に等しくなる。従って、第４図
すのカウンタ２１の周期Ｎｂの長さはクロックＣＫの周
期ｔｃＫの（Ｍ＋１）個分に等しくなろうとする。カウ
ンタ２１の周期Ｎ１）期間中、対応する事象ｅｃＭａｏ
′は、第４図すの周期Ｎｂの開始時点Ｔｏ／から（Ｊ
ｌ ＋ ｆ工＋ ｋ ） Ｘ ｔｃＫ後に生じる。
次に、３番目の仮定として時間Ｔｔ″の前に、分数計算
結果、即ち、第２図の語ＳＫ工Ｎ＝（ｆ工＋２に−１）
＋ｋが〈ｌであるとする。桁上げＣは生成されないから
、語ＣＮＴＰＲはＭに等しい。従って、第４図ｇの時間
ＴＩ、“においてパルスＯＬが生じると、第４図での対
応する語ＰＥＲ工ＯＤはＭとなる。
結果、即ち、第２図の語ＳＫ工Ｎ＝（ｆ工＋２に−１）
＋ｋが〈ｌであるとする。桁上げＣは生成されないから
、語ＣＮＴＰＲはＭに等しい。従って、第４図ｇの時間
ＴＩ、“においてパルスＯＬが生じると、第４図での対
応する語ＰＥＲ工ＯＤはＭとなる。
従ッて、第４図すのカウンタ２１の周期Ｎ。の長さはク
ロックＯＫの周期ｔｃＫのＭ個分となる。対応する事象
ｅＣＭａＯ”は、第４図すの周期Ｎｐ開始時点Ｔｏ“か
ら（、ｒ−１＋ｆ、＋２に−１） ＸｔｃＫ後に生起す
る。
ロックＯＫの周期ｔｃＫのＭ個分となる。対応する事象
ｅＣＭａＯ”は、第４図すの周期Ｎｐ開始時点Ｔｏ“か
ら（、ｒ−１＋ｆ、＋２に−１） ＸｔｃＫ後に生起す
る。
以上のことから、次のような結論が出る。即ち、連続す
る事象ｅｃＭａｏの第４図ｄに示す期間ｓ ｔＣＭａｏ
’−ｔＣＭａＯはクロックＯＫの周期ｔＣＫの〔Ｔｏ′
−ｔＣＭａ０〕＋Ｉ’ｔＯＭａｏ’ Ｔ□’）＝＝（
Ｍ （Ｊ−１＋ｆ工））＋（Ｊ１＋ｆ工＋ｋ）＝（Ｍ
＋ｋ）個分となる。同様に、期間ｔＯＭａＯ” ”ＣＭ
ａＯ’は、クロックＯＫの周期ｔｃＫの、（Ｔ□“−ｔ
ＣＭａｏ’ ）” ｔＣＭａｏ” −Ｔ□” ）＝（（
Ｍ＋１ ） −（、Ｔ−１＋ｆ□十ｋ ） ）＋（”
、ｒ−１＋ｆ□＋Ｑｋ−１）＝： （Ｍ＋Ｋ ）個分と
なる。従って、第４図ｄの連続する事象ｅｃＭａ０間の
間隔の長さは、第２図の語ＤＰＷの内容（Ｍ＋ｋ）で表
わされる。第４図すのある与えられた周期Ｎの長さは、
例えば、クロックＯＮの周期ｔｃＫのＭ個分又は（Ｍ＋
１）個分となろう。
る事象ｅｃＭａｏの第４図ｄに示す期間ｓ ｔＣＭａｏ
’−ｔＣＭａＯはクロックＯＫの周期ｔＣＫの〔Ｔｏ′
−ｔＣＭａ０〕＋Ｉ’ｔＯＭａｏ’ Ｔ□’）＝＝（
Ｍ （Ｊ−１＋ｆ工））＋（Ｊ１＋ｆ工＋ｋ）＝（Ｍ
＋ｋ）個分となる。同様に、期間ｔＯＭａＯ” ”ＣＭ
ａＯ’は、クロックＯＫの周期ｔｃＫの、（Ｔ□“−ｔ
ＣＭａｏ’ ）” ｔＣＭａｏ” −Ｔ□” ）＝（（
Ｍ＋１ ） −（、Ｔ−１＋ｆ□十ｋ ） ）＋（”
、ｒ−１＋ｆ□＋Ｑｋ−１）＝： （Ｍ＋Ｋ ）個分と
なる。従って、第４図ｄの連続する事象ｅｃＭａ０間の
間隔の長さは、第２図の語ＤＰＷの内容（Ｍ＋ｋ）で表
わされる。第４図すのある与えられた周期Ｎの長さは、
例えば、クロックＯＮの周期ｔｃＫのＭ個分又は（Ｍ＋
１）個分となろう。
しかし、周期Ｎの平均長は、後述するように、第４図ｒ
に示す水平同期パルスＨ３の周期Ｈに等しい。
に示す水平同期パルスＨ３の周期Ｈに等しい。
周期Ｎａの時間Ｔｔより前の第４図ｇにおける時間ｔｃ
Ｂ−において、第２図のラッチ３８中の分′＃ｆがラッ
チ４５に保持（セーブ）されて、１ｓＫＤが形成される
。語ＳＫの保持（セービング）はデコーダ２３からのパ
ルスＣＨによって行われる。語５ＦＣＤは右寄せされて
、加算器３４と同様の加算器４７の入カポ−） ４７１
）に供給される。（Ｍ＋ｋ ）を含んだ語ＤＰＷは、例
えばライトシックを含む２分割（＋２）ユニット４６を
通して、加算器４７の他方の入力ポートに供給され、そ
こで、（１／２） Ｘ （Ｍ＋ｋ ）に等しい右寄せさ
れた語ＨＤＰｗ７５１形成される。
Ｂ−において、第２図のラッチ３８中の分′＃ｆがラッ
チ４５に保持（セーブ）されて、１ｓＫＤが形成される
。語ＳＫの保持（セービング）はデコーダ２３からのパ
ルスＣＨによって行われる。語５ＦＣＤは右寄せされて
、加算器３４と同様の加算器４７の入カポ−） ４７１
）に供給される。（Ｍ＋ｋ ）を含んだ語ＤＰＷは、例
えばライトシックを含む２分割（＋２）ユニット４６を
通して、加算器４７の他方の入力ポートに供給され、そ
こで、（１／２） Ｘ （Ｍ＋ｋ ）に等しい右寄せさ
れた語ＨＤＰｗ７５１形成される。
加算器４７における加算結果の整数部である工ＨＰが加
算器４９の入力ポート４９ａに供給される。プログラマ
ブル遅延装着４２からのＭＣａが加算器４９の入カポ−
） ４９ｂに供給さねて、語工ＨＰと加算され、語Ｃ１
）が形成される。第４図ｇ及び第２図に示すスキュー語
ＳＫＢに、加算器４マにおける各分数の加算結果の分数
部ｇが含まれている。
算器４９の入力ポート４９ａに供給される。プログラマ
ブル遅延装着４２からのＭＣａが加算器４９の入カポ−
） ４９ｂに供給さねて、語工ＨＰと加算され、語Ｃ１
）が形成される。第４図ｇ及び第２図に示すスキュー語
ＳＫＢに、加算器４マにおける各分数の加算結果の分数
部ｇが含まれている。
第４図りに示す時間ｔＣＴＢにおけるクロックＯＫの端
縁の直後の周期ｔｃＫの期間中、語ＣｂはＯである。語
Ｃｂ＝０の時の語ＣＭｂＯ状標と定義される第２図の語
ＣＭｂ０は、前に語ＣＭａ０について述べたと同様にし
て規定される。語ＣＭａ０と同様に語ＣＭｂＯは、第４
図ｄの事象ｅｃＭａ０と同様な第４図１に示す対応する
周期的事象ｅｃＭｂ０を規定する。同じように、第４図
１の事象ｅｃＭｂ０は、例えば、第４図りの時間ｔｃＴ
ＢからｇＸｔｃＫ後に生起する。
縁の直後の周期ｔｃＫの期間中、語ＣｂはＯである。語
Ｃｂ＝０の時の語ＣＭｂＯ状標と定義される第２図の語
ＣＭｂ０は、前に語ＣＭａ０について述べたと同様にし
て規定される。語ＣＭａ０と同様に語ＣＭｂＯは、第４
図ｄの事象ｅｃＭａ０と同様な第４図１に示す対応する
周期的事象ｅｃＭｂ０を規定する。同じように、第４図
１の事象ｅｃＭｂ０は、例えば、第４図りの時間ｔｃＴ
ＢからｇＸｔｃＫ後に生起する。
前述したように、語ＨＤＦＷによって制御される第１図
のプログラマブル遅延装置２０３は、第４図ｄの事象”
ＣＭａＯの発生を、第１図１の事象ｅｃＭｂ。
のプログラマブル遅延装置２０３は、第４図ｄの事象”
ＣＭａＯの発生を、第１図１の事象ｅｃＭｂ。
を規定する第２図の語ＨＤＦＷの値に従つ決まる量だけ
遅らせる。事象ｅＣＭ’ｂＯは第４図ｄの対応する事象
ｅＣＭａ、。−こ対してＶ２だけ遅延される。←−第４
図１の各事象ｅｃＭｂ０ は、次に説明する例からも分かるように、第４図ｄの連
続する事象ｅｃＭａ０間にある対応する期間の中央で生
起する。
遅らせる。事象ｅＣＭ’ｂＯは第４図ｄの対応する事象
ｅＣＭａ、。−こ対してＶ２だけ遅延される。←−第４
図１の各事象ｅｃＭｂ０ は、次に説明する例からも分かるように、第４図ｄの連
続する事象ｅｃＭａ０間にある対応する期間の中央で生
起する。
第４図ｇに示すカウンタ２１の周期Ｎａの間で、時間ｔ
ＯＨより前では、第２図のラッチ４５は分数ｆ工を保持
している。語ＨＤＰＷは（１／２ ）Ｘ（Ｍ＋ｋ）に等
しいから、加算器４７のｆｆ１−）４７０に現われる加
算結果は（１／２ ）Ｘ（Ｍ＋ｋ）＋ｆエ に等しい。
ＯＨより前では、第２図のラッチ４５は分数ｆ工を保持
している。語ＨＤＰＷは（１／２ ）Ｘ（Ｍ＋ｋ）に等
しいから、加算器４７のｆｆ１−）４７０に現われる加
算結果は（１／２ ）Ｘ（Ｍ＋ｋ）＋ｆエ に等しい。
仮に、Ｍが奇数で（！Ａ＋１）とすると、この整数Ａは
（Ｍ−１）／２ に等しい。従って、（１／２ ）Ｘ（
Ｍ＋ｋ）＋ｆは（Ａ ＋ ｌ／２＋い＋ｆ工）となる。
（Ｍ−１）／２ に等しい。従って、（１／２ ）Ｘ（
Ｍ＋ｋ）＋ｆは（Ａ ＋ ｌ／２＋い＋ｆ工）となる。
更に、第４図ｇの語ＳＫＢの分数ｇよ、これは（ｌ／！
＋い＋でよ）に等しい、がｌより小さいと仮定する。従
って、鉛工ＨＰは、語ＨＤＦＷの整数部Ａに等しい。
＋い＋でよ）に等しい、がｌより小さいと仮定する。従
って、鉛工ＨＰは、語ＨＤＦＷの整数部Ａに等しい。
鉛工ＨＰとＣａが加算器４９で加算されるので、第４図
Ｃの時間ｔｃＴＪからクロックＯＫの周期ｔＣＫのＡ個
分が経過すると、第４図りの語Ｃｂは０になる。
Ｃの時間ｔｃＴＪからクロックＯＫの周期ｔＣＫのＡ個
分が経過すると、第４図りの語Ｃｂは０になる。
従って第４図１の時間ｔｃＭｂ０における事象”ＣＭ’
ｂ。
ｂ。
は第４図Ｃの時間ｔｃ’ｒＪからＡ Ｘ ｔＣＫ＋ （
１％２ ＋に７１１ ＋ｆ工）ＸｔｃＫで生起する。時
間ｔｃＴＪから対応する時間ｔｃＭｂ０までの全遅延時
間、即ち第４図１のＴＶ２、はＣ（Ｍ ｌ ）／２ ＋
（１／２ ＋に／２ ＋ｆ□） ）ＸｔｃＫ＝Ｃ（Ｍ
＋ｋ ）／２＋ｆｘ ）Ｘ ｔＣＫに等しい。事象ｅｃ
Ｍａ０は時間ｔＣＭａＯ＝ｔｃＴＪ＋ｆユ×ｔｃＫで生
起するから、第４図１の事象ｅｃＭｂ０は第４図ｄに示
す直前の事象ｅｃＭａｏから（Ｍ＋ｋ）／２ＸｔｃＢ（
後に生起する。Ｍと分数ｇ工とに関して上記とは別の仮
定をしても同じ結果が得られることは理解できよう、連
続する事象ｅｃＭａｏによって規定される周期はＣＭ＋
ｋ ）に等しいから、第４図１に示す各事象ｅｃＭｂ０
は、第４図ｄに示した連続する事象ｅｃＭａ０と”ＣＭ
ａｏ’の間の期間ｔＯＭａＯ−ｔＣＭａｏ’の中央で生
起する。後述するように、この発明の一態様によれば、
周期Ｈ毎に繰返す１つおきのりトレース期間は第４図１
に示す事象ｅｃＭｂ０の時間ｔＯＭｂｏに従って発生す
る。更に、リトレース期間の他方のものは第４図ｄに示
す事象”ＣＭａＯの時間ｔｃＭａ０に従って発生する。
１％２ ＋に７１１ ＋ｆ工）ＸｔｃＫで生起する。時
間ｔｃＴＪから対応する時間ｔｃＭｂ０までの全遅延時
間、即ち第４図１のＴＶ２、はＣ（Ｍ ｌ ）／２ ＋
（１／２ ＋に／２ ＋ｆ□） ）ＸｔｃＫ＝Ｃ（Ｍ
＋ｋ ）／２＋ｆｘ ）Ｘ ｔＣＫに等しい。事象ｅｃ
Ｍａ０は時間ｔＣＭａＯ＝ｔｃＴＪ＋ｆユ×ｔｃＫで生
起するから、第４図１の事象ｅｃＭｂ０は第４図ｄに示
す直前の事象ｅｃＭａｏから（Ｍ＋ｋ）／２ＸｔｃＢ（
後に生起する。Ｍと分数ｇ工とに関して上記とは別の仮
定をしても同じ結果が得られることは理解できよう、連
続する事象ｅｃＭａｏによって規定される周期はＣＭ＋
ｋ ）に等しいから、第４図１に示す各事象ｅｃＭｂ０
は、第４図ｄに示した連続する事象ｅｃＭａ０と”ＣＭ
ａｏ’の間の期間ｔＯＭａＯ−ｔＣＭａｏ’の中央で生
起する。後述するように、この発明の一態様によれば、
周期Ｈ毎に繰返す１つおきのりトレース期間は第４図１
に示す事象ｅｃＭｂ０の時間ｔＯＭｂｏに従って発生す
る。更に、リトレース期間の他方のものは第４図ｄに示
す事象”ＣＭａＯの時間ｔｃＭａ０に従って発生する。
第２図の周波数ｆａの同期パルスＨｓの各々はクロック
ＯＫによってサンプルされ、対応するサンプルがデジタ
ル化ユニット６１．例えばアナログ／デジタル変換器等
、でデジタル化され、通常の方法によって語２０７を形
成する。連続するデジタル化された同期語２０７はデジ
タル低域通過フィルタの入カポ−） ２５ａに供給され
る。フィルタ２５の出力に現われる連続するデジタル化
同期語ＳＹは同期位相比較器２２の入カポ−） ２！ａ
に供給され、る。後述するように、同期語ＳＹは第４図
ｄに示す各事象ｅｃＭａ０を第４図ｒに示す対応同期パ
ルスＨ８に同期させ、かつ、第２図の周期長語ＤＰＷを
得るために用いられる。
ＯＫによってサンプルされ、対応するサンプルがデジタ
ル化ユニット６１．例えばアナログ／デジタル変換器等
、でデジタル化され、通常の方法によって語２０７を形
成する。連続するデジタル化された同期語２０７はデジ
タル低域通過フィルタの入カポ−） ２５ａに供給され
る。フィルタ２５の出力に現われる連続するデジタル化
同期語ＳＹは同期位相比較器２２の入カポ−） ２！ａ
に供給され、る。後述するように、同期語ＳＹは第４図
ｄに示す各事象ｅｃＭａ０を第４図ｒに示す対応同期パ
ルスＨ８に同期させ、かつ、第２図の周期長語ＤＰＷを
得るために用いられる。
第３図ａ−ｇは第２図の位相固定ループ回路２０の同期
化を説明するためのタイミング図である。
化を説明するためのタイミング図である。
第２図、第３図ｇ −ｇ及び第４図ａ−ｒで使用されて
いる参照番号と記号の中で同じものは、同じ構成素子あ
るいは機能を示す。第３図ｇは理想的な台形水平同期パ
ルスＨｓをデジタル化して得られた第２図に示す連続す
るデジタル化同期語ＳＹの一例を示し、この語ＳＹは第
４図ｒ及び第３図ｇに示す期間Ｔ中で台形包絡線１を形
成している。
いる参照番号と記号の中で同じものは、同じ構成素子あ
るいは機能を示す。第３図ｇは理想的な台形水平同期パ
ルスＨｓをデジタル化して得られた第２図に示す連続す
るデジタル化同期語ＳＹの一例を示し、この語ＳＹは第
４図ｒ及び第３図ｇに示す期間Ｔ中で台形包絡線１を形
成している。
第３図ｇの包絡線１は破線で示す前縁部７２と後縁部７
３を有する。時間ＴｂとＴ。の間の全期間Ｔの間、縁の
後に現われる。語ＳＹは包絡線ｌに達する各 ゛語Ｓ
Ｙの大きさを表わす垂直の矢印によって概略的に示され
ている。
３を有する。時間ＴｂとＴ。の間の全期間Ｔの間、縁の
後に現われる。語ＳＹは包絡線ｌに達する各 ゛語Ｓ
Ｙの大きさを表わす垂直の矢印によって概略的に示され
ている。
第２図のデコーダ２３が、第３図Ｃ又は第４図１の時間
Ｔｍにおいて、所定値の語ＣＴ（第２図）が生じた時、
例えば語ＯＴが３１５に等しくなった時に制御パルスＭ
Ｓを発生させる。制御パルスＭＳは位相比較器２２の端
子２２１）に供給され、後述するように語ＳＹを形成す
る対応同期パルスＨ８と位相比較される。
Ｔｍにおいて、所定値の語ＣＴ（第２図）が生じた時、
例えば語ＯＴが３１５に等しくなった時に制御パルスＭ
Ｓを発生させる。制御パルスＭＳは位相比較器２２の端
子２２１）に供給され、後述するように語ＳＹを形成す
る対応同期パルスＨ８と位相比較される。
第５図は位相比較器２２のブロック概略図である。
第１図〜第５図を通して同じ参照番号、記号は同じ素子
あるいは機能を示す。第５図に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、第２図のデコーダ２３からの信号ＣＡＣの制御
を受けて、第３図ｇの期間Ｔの開始時点Ｔｂから時間Ｔ
ｍまで、連続する同期語ＳＹを初期＠！０から減算的に
累算する。第５図のパルスＭＳに関係する時間Ｔｍで、
フリップフロップ２７の出力端子２７ａの信号ＦＦＯが
、第３図Ｃに示すように、第１の論理レベルから第２の
論理レベルに切換わる。第５図に示すフリップフロップ
２７の信号ＦＦＯは、クロック入力端子２２’ｂに制御
パルスＭＳの前縁が受取られると、状態が変わる。時間
Ｔの後、第３図ａの期間Ｔの終了時間Ｔ。まで、信号Ｃ
ＡＣの制御の下に、各同期語ＳＹがアキュムレータ２６
で加算的に累算され、減算とそわに總く加算の累計を含
んだ出力語ＡＣＷが供給される。
あるいは機能を示す。第５図に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、第２図のデコーダ２３からの信号ＣＡＣの制御
を受けて、第３図ｇの期間Ｔの開始時点Ｔｂから時間Ｔ
ｍまで、連続する同期語ＳＹを初期＠！０から減算的に
累算する。第５図のパルスＭＳに関係する時間Ｔｍで、
フリップフロップ２７の出力端子２７ａの信号ＦＦＯが
、第３図Ｃに示すように、第１の論理レベルから第２の
論理レベルに切換わる。第５図に示すフリップフロップ
２７の信号ＦＦＯは、クロック入力端子２２’ｂに制御
パルスＭＳの前縁が受取られると、状態が変わる。時間
Ｔの後、第３図ａの期間Ｔの終了時間Ｔ。まで、信号Ｃ
ＡＣの制御の下に、各同期語ＳＹがアキュムレータ２６
で加算的に累算され、減算とそわに總く加算の累計を含
んだ出力語ＡＣＷが供給される。
第３図ａには別のタイミングの例も示されており、この
第２の例においては、同期語ＳＹはＳＹ２として、包絡
線２を形成する垂直の矢印で概略図示されている。点線
で示した包絡線２は、包絡線ｌにおけるものと同様の前
縁部７０と後縁部７１とを持っている。期間Ｔと同じ長
さの期間Ｔ２内で語ＹφＳ供給される。期間Ｔ２の中心
点Ｔｃ２は期間Ｔの中心点Ｔｃから遅延されている。こ
こで、各語ＳＹ線１の対応する前縁部”２Ｉこおける対
応する７）Ｓ Ｙ １よりも小さく、かつ、後縁部フ１
における値は包路線ｌの後縁部７３における対応する語
ＳＹｌの値よりも大きい。従って、期間Ｔの終了時点Ｔ
Ｃ３Ｈにおける語ＡＣＷの加算合計は期間Ｔの終了時点
Ｔ。における場合よりも正である。このように、語ＡＣ
Ｗの大きさは、対応する期間Ｔｃ２−Ｔｍ又はＴｃ−Ｔ
ｍの長さに比例する。従って、語ＡＣＷの大きさと極性
値とは、期間Ｔの実際の中心点Ｔ。と、第３図すのパル
スＭＳの前縁によって規定される時間Ｔｍとの差、即ち
Ｔｃ−Ｔｍに対応する。
第２の例においては、同期語ＳＹはＳＹ２として、包絡
線２を形成する垂直の矢印で概略図示されている。点線
で示した包絡線２は、包絡線ｌにおけるものと同様の前
縁部７０と後縁部７１とを持っている。期間Ｔと同じ長
さの期間Ｔ２内で語ＹφＳ供給される。期間Ｔ２の中心
点Ｔｃ２は期間Ｔの中心点Ｔｃから遅延されている。こ
こで、各語ＳＹ線１の対応する前縁部”２Ｉこおける対
応する７）Ｓ Ｙ １よりも小さく、かつ、後縁部フ１
における値は包路線ｌの後縁部７３における対応する語
ＳＹｌの値よりも大きい。従って、期間Ｔの終了時点Ｔ
Ｃ３Ｈにおける語ＡＣＷの加算合計は期間Ｔの終了時点
Ｔ。における場合よりも正である。このように、語ＡＣ
Ｗの大きさは、対応する期間Ｔｃ２−Ｔｍ又はＴｃ−Ｔ
ｍの長さに比例する。従って、語ＡＣＷの大きさと極性
値とは、期間Ｔの実際の中心点Ｔ。と、第３図すのパル
スＭＳの前縁によって規定される時間Ｔｍとの差、即ち
Ｔｃ−Ｔｍに対応する。
第５図のアキュムレータ２６の出力語ＡＣＷは、スケー
ラ２８の入力ポート２８ａに供給され、る。スケーラ２
８は語ＡＣＷから、第３図ａの時間差、Ｔｃ−Ｔｍを、
例えば（Ｔｃ−Ｔｍ）／ｌｃＫに等しい比ｎの形で表わ
す語ＳＣＷを生成する。比ｎは、時間差ＴＯ−Ｔｍに関
して、例えば、クロックＯＫの周期ｔｃＫのｌＡ２の分
解能（リゾルーＶＢン）を持っている。
ラ２８の入力ポート２８ａに供給され、る。スケーラ２
８は語ＡＣＷから、第３図ａの時間差、Ｔｃ−Ｔｍを、
例えば（Ｔｃ−Ｔｍ）／ｌｃＫに等しい比ｎの形で表わ
す語ＳＣＷを生成する。比ｎは、時間差ＴＯ−Ｔｍに関
して、例えば、クロックＯＫの周期ｔｃＫのｌＡ２の分
解能（リゾルーＶＢン）を持っている。
分数ｆを含んだ第２図の語ＳＫが第５図の減算器３０の
ポー） ２！ｄに供給されて語ＳＣＷから減算され、レ
ジスタ３１の入力ポート２２ｇに語５ＣＷＤが生成され
る。レジスタ３１は客語５ＣＷＤを記憶し、それ、を出
力ボート２２ｅに伝送して、第５図に示すように位相語
ＰＨを生成する。従って、この位相語ＰＨは（ＴＯ−Ｔ
ｒｎ） ／ ｔｃＫ−ｆに等しい。この位相語ＰＨは、
第５図ａの期間Ｔの終了時点Ｔ。
ポー） ２！ｄに供給されて語ＳＣＷから減算され、レ
ジスタ３１の入力ポート２２ｇに語５ＣＷＤが生成され
る。レジスタ３１は客語５ＣＷＤを記憶し、それ、を出
力ボート２２ｅに伝送して、第５図に示すように位相語
ＰＨを生成する。従って、この位相語ＰＨは（ＴＯ−Ｔ
ｒｎ） ／ ｔｃＫ−ｆに等しい。この位相語ＰＨは、
第５図ａの期間Ｔの終了時点Ｔ。
に続く第３図ｅの時間Ｔｒにおいて、クロック端子２２
（３に供給される第２図のデコーダ２３からのパルスＣ
Ｃにより、レジスタ３１にクロック入力されクロック出
力される。
（３に供給される第２図のデコーダ２３からのパルスＣ
Ｃにより、レジスタ３１にクロック入力されクロック出
力される。
後で述べるように、時間Ｔｃｃ＝Ｔｍ＋ｆｘｔｃＫが第
３図ａの期間Ｔの中心の計算された発生時間あるいは子
側発生時間を表わす。時間Ｔｃｃと事象ｅ（Ｍａｏの対
応する時間ｔＣＭａｏとの間の時間は、本質的に第３図
ｄのクロックＯＫの周期ｔｃＫの所定整数倍に等しい。
３図ａの期間Ｔの中心の計算された発生時間あるいは子
側発生時間を表わす。時間Ｔｃｃと事象ｅ（Ｍａｏの対
応する時間ｔＣＭａｏとの間の時間は、本質的に第３図
ｄのクロックＯＫの周期ｔｃＫの所定整数倍に等しい。
従って、時間Ｔｃｃも、第４図ｄの事ＲｅｃＭａ□の時
間ｔＣＭａＯと同じ周期長（Ｍ＋ＥＣ）×ｔｃＫで周期
的に繰返す。従って、事象”ＯＭａｏの発生を第４図ｒ
の対応同期パルスＨｓに同期させるためには、第３図ａ
の期間Ｔの実際の中心点Ｔｃが計算された時間Ｔ。０と
一致すれば充分である。従って、（Ｔｃ−Ｔｍ）／１Ｏ
Ｋ−ｆに等しい第２図の語ＰＨは第３図ａに示した期間
Ｔの実際の中心点Ｔｃと計算上の中心点Ｔｃｃとの間の
時間の差を示す。第２図の語ＰＨが正の時は、第３図ａ
の実際の中心点ＴＯは計算上の中心時間Ｔｃｃよりも大
きい、即ち遅い。逆に、第２図の語ＰＨが負の時は、第
３図ａの実際の中心時間ＴＯは計算された中心時間Ｔｃ
ｃよりも小さい、即ち早い。また、時間ＴｃｃがＴＯと
等しい特は、第２図の語ＰＨはＯとなる。
間ｔＣＭａＯと同じ周期長（Ｍ＋ＥＣ）×ｔｃＫで周期
的に繰返す。従って、事象”ＯＭａｏの発生を第４図ｒ
の対応同期パルスＨｓに同期させるためには、第３図ａ
の期間Ｔの実際の中心点Ｔｃが計算された時間Ｔ。０と
一致すれば充分である。従って、（Ｔｃ−Ｔｍ）／１Ｏ
Ｋ−ｆに等しい第２図の語ＰＨは第３図ａに示した期間
Ｔの実際の中心点Ｔｃと計算上の中心点Ｔｃｃとの間の
時間の差を示す。第２図の語ＰＨが正の時は、第３図ａ
の実際の中心点ＴＯは計算上の中心時間Ｔｃｃよりも大
きい、即ち遅い。逆に、第２図の語ＰＨが負の時は、第
３図ａの実際の中心時間ＴＯは計算された中心時間Ｔｃ
ｃよりも小さい、即ち早い。また、時間ＴｃｃがＴＯと
等しい特は、第２図の語ＰＨはＯとなる。
位相語ＰＨは第２図に示した従来構成のデジタル低域通
過フィルタ３２に供給さね、フィルタ３２の出力語ＬＰ
ＦＯが形成され、これが加算器３３の入カポ−） ３３
１）に供給される。フィルタ３２は例えば、第３図ｆの
対応する時点Ｔｓにおいてデコーダ２３によって生成さ
れる水平周波数パルスＣＬＰＦの制御の下に、各位相語
ＰＨを加算的に累算するアキュムレータで構成すること
ができる。時間ＴＳは第３図ｅに示すパルスＣｏの時開
Ｔｒよりも後である。
過フィルタ３２に供給さね、フィルタ３２の出力語ＬＰ
ＦＯが形成され、これが加算器３３の入カポ−） ３３
１）に供給される。フィルタ３２は例えば、第３図ｆの
対応する時点Ｔｓにおいてデコーダ２３によって生成さ
れる水平周波数パルスＣＬＰＦの制御の下に、各位相語
ＰＨを加算的に累算するアキュムレータで構成すること
ができる。時間ＴＳは第３図ｅに示すパルスＣｏの時開
Ｔｒよりも後である。
第２図の語ＰＨが定常状部で０の時は、低域通過フィル
タ３２からの語ＬＰＦＯは変化しない。例えば、負の位
相語ＰＨは語ＬＰＦＯの値を減少させ、一方、正の位相
語ＰＨは語ＬＰＦＯの値を増大させる。水平周期長発生
器３３の加算器は、ＮＴＳＣ複合テレビジョン信号の所
定期間Ｈ中に含まれるクロックＯＫの周期ｔｃＫの正規
の数を表わす語ＰＲを語ＬＰＦＯの整数部に加算し、ボ
ー） ３３ａに偏向周期路ＤＰＷを形成する。前述した
ように、周期長語ＤＰＷはＩＨスキュー語ＳＫに加算さ
れて、パルスＯＬが第３図ｇの時間Ｔｔで生じた時に、
更新された語ＰＥＲ工ＯＤとＳＫとが生成される。
タ３２からの語ＬＰＦＯは変化しない。例えば、負の位
相語ＰＨは語ＬＰＦＯの値を減少させ、一方、正の位相
語ＰＨは語ＬＰＦＯの値を増大させる。水平周期長発生
器３３の加算器は、ＮＴＳＣ複合テレビジョン信号の所
定期間Ｈ中に含まれるクロックＯＫの周期ｔｃＫの正規
の数を表わす語ＰＲを語ＬＰＦＯの整数部に加算し、ボ
ー） ３３ａに偏向周期路ＤＰＷを形成する。前述した
ように、周期長語ＤＰＷはＩＨスキュー語ＳＫに加算さ
れて、パルスＯＬが第３図ｇの時間Ｔｔで生じた時に、
更新された語ＰＥＲ工ＯＤとＳＫとが生成される。
時間Ｔｔは第３図ｆの時間ＴＳの少し後に来る。
第３図ａにおいて、実際の中心時間ＴＯが計算で得た中
心時間Ｔｃｃよりも遅いと仮定すると、第２図の位相語
ＰＨは正の値をとる。位相語ＰＨが更に正に増大すると
、語ＤＰＷは大きくなる。第３図ａにおいて、続く期間
Ｔでは、この大きな語ＤＰＷが、前の中心時間Ｔｃｃか
らの間隔が前よりも大きい時間間隔を表わす計算された
中心時間Ｔｃｃを発生させる。従って、この計算された
中心時間Ｔｃｃは、同期を行うために、実際の中心時間
Ｔｃにより近づく。定常ａ’ｅ、葎寺禰祷１１ｈ即ち同
期状態では、第３図ｄの時間ＴｍにおけるクロックＣＫ
の縁部は、期間Ｔの実際の中心時間Ｔ。からクロックＯ
Ｋの周期ｔＣＫの分数分子だけ早く生じる。
心時間Ｔｃｃよりも遅いと仮定すると、第２図の位相語
ＰＨは正の値をとる。位相語ＰＨが更に正に増大すると
、語ＤＰＷは大きくなる。第３図ａにおいて、続く期間
Ｔでは、この大きな語ＤＰＷが、前の中心時間Ｔｃｃか
らの間隔が前よりも大きい時間間隔を表わす計算された
中心時間Ｔｃｃを発生させる。従って、この計算された
中心時間Ｔｃｃは、同期を行うために、実際の中心時間
Ｔｃにより近づく。定常ａ’ｅ、葎寺禰祷１１ｈ即ち同
期状態では、第３図ｄの時間ＴｍにおけるクロックＣＫ
の縁部は、期間Ｔの実際の中心時間Ｔ。からクロックＯ
Ｋの周期ｔＣＫの分数分子だけ早く生じる。
この定常状部、即ち同期状態では、第４図ｄ及び１に示
す事象ｅｃＭａ０とｅＯＭｂｏ （これはそれぞれ第２
図の語ＣＭａ及びＣＭｂに付随するものであるが）の各
々は、第４図ｒに示す対応する水平同期パルスＨ８から
それぞれ対応する一定の時間だけ遅れて生起する。
す事象ｅｃＭａ０とｅＯＭｂｏ （これはそれぞれ第２
図の語ＣＭａ及びＣＭｂに付随するものであるが）の各
々は、第４図ｒに示す対応する水平同期パルスＨ８から
それぞれ対応する一定の時間だけ遅れて生起する。
第２図のマルチプレクサ（ＭＵＸ）４０のｉ択（ＳＥＬ
ＥＣ！Ｔ）端子４００に現われるフリップフロップ５０
の出力信号ＴＯＧＧＩ、Ｅがｆａｌの論理状態の時は、
ボー ） ４０ａにおける語ＣＭａは右寄せされて、加
算器で構成されたプログラマブル遅延装置５１の入カポ
−） ！５１ａに供給される。位相固定ループ回路１２
０の移相語Ｌ Ｐ Ｆ Ｏ／が右寄せされてプログラマ
ブル遅延装置５１の加算器のボー） ５１ｂに供給され
る。
ＥＣ！Ｔ）端子４００に現われるフリップフロップ５０
の出力信号ＴＯＧＧＩ、Ｅがｆａｌの論理状態の時は、
ボー ） ４０ａにおける語ＣＭａは右寄せされて、加
算器で構成されたプログラマブル遅延装置５１の入カポ
−） ！５１ａに供給される。位相固定ループ回路１２
０の移相語Ｌ Ｐ Ｆ Ｏ／が右寄せされてプログラマ
ブル遅延装置５１の加算器のボー） ５１ｂに供給され
る。
遅延装置５１の出カポ−） ５１Ｑに生成され、第４図
ｋに概略的に示すプログラマブル遅延袋Ｗ１５１の加算
結果の整数部を表わしている語ＣＭ工がゼロ検出器５２
に供給される。ゼロ検出器５２は第４図にの語ＣＭ工が
０になると、第４図ｍに示すパルス５ＴＡＲＴを時間Ｔ
で生成する。パルスＳ ＴＡＲＣＭ工Ｏ Ｔは、第２図のパルス発生器ユニット５３に供給されて
、この発生器から、通常の態様で、外部からの制御語Ｗ
よりＴＨにより制御される幅Ｗを持ったパルスＰＧＰが
生成されるようにする。この語ＷよりＴＨはパルス発生
器５３の入力ボート５３Ｑ Ｉｃ ＊給される。パルス
ＰＧＰはゲート遅延装置５４に供給される。ゲート遅延
袋［５４は各パルスＰＧＰをクロックＣＫの周期ｔＣＫ
の分数ｑ分だけ遅延させて、第４図ｍに示す信号ＨＯＲ
ＤＲ工ＶＨｉ の対応パルスのｈｄ酸成分生成する。
ｋに概略的に示すプログラマブル遅延袋Ｗ１５１の加算
結果の整数部を表わしている語ＣＭ工がゼロ検出器５２
に供給される。ゼロ検出器５２は第４図にの語ＣＭ工が
０になると、第４図ｍに示すパルス５ＴＡＲＴを時間Ｔ
で生成する。パルスＳ ＴＡＲＣＭ工Ｏ Ｔは、第２図のパルス発生器ユニット５３に供給されて
、この発生器から、通常の態様で、外部からの制御語Ｗ
よりＴＨにより制御される幅Ｗを持ったパルスＰＧＰが
生成されるようにする。この語ＷよりＴＨはパルス発生
器５３の入力ボート５３Ｑ Ｉｃ ＊給される。パルス
ＰＧＰはゲート遅延装置５４に供給される。ゲート遅延
袋［５４は各パルスＰＧＰをクロックＣＫの周期ｔＣＫ
の分数ｑ分だけ遅延させて、第４図ｍに示す信号ＨＯＲ
ＤＲ工ＶＨｉ の対応パルスのｈｄ酸成分生成する。
第２図の遅延装置５１の出カポ−） ５１０の語ＣＭＦ
の分数ｑがプログラマブル遅延袋［１ｆ５ｘの加算器に
おける加算結果の分数部（小数部）を表わす。第４図ｍ
のバルスモ、の幅Ｗは、例えば、第４図ｑに示すパルス
ｆｂ工の対応する幅と重なるに充分な幅である。
の分数ｑがプログラマブル遅延袋［１ｆ５ｘの加算器に
おける加算結果の分数部（小数部）を表わす。第４図ｍ
のバルスモ、の幅Ｗは、例えば、第４図ｑに示すパルス
ｆｂ工の対応する幅と重なるに充分な幅である。
ゲート遅延装置５４は、例えば３２個の均一な間隔で配
置されたタップを持ったｔＣＫの時間遅延を与える遅延
線を備えたものを使用できる６例えば、第２図の語ＣＭ
Ｆの５ビツトのある与えられた組合せにより、３２個の
タップの中の対応するタップが選択されて、その数値に
従ってクロックＯＫの周期ｔＣＫの分数部だけパルスＰ
ＧＰを遅延させる。
置されたタップを持ったｔＣＫの時間遅延を与える遅延
線を備えたものを使用できる６例えば、第２図の語ＣＭ
Ｆの５ビツトのある与えられた組合せにより、３２個の
タップの中の対応するタップが選択されて、その数値に
従ってクロックＯＫの周期ｔＣＫの分数部だけパルスＰ
ＧＰを遅延させる。
例えば、語ｃＭｐの分数ｑが（００１０１）２に等しい
時、与えられる遅延はｔｃＫの３２分の５である。従っ
て、第４図ｍに示す信号ＨＯＲＤＲ工ＶＥの各成分バル
スモ、は、例えば、ｑ工を第２図の語ＣＭＦに含まれる
分数とする時、時間（ＴＣＭ工０＋ｑ□×ｔｃＫ）で生
じる。
時、与えられる遅延はｔｃＫの３２分の５である。従っ
て、第４図ｍに示す信号ＨＯＲＤＲ工ＶＥの各成分バル
スモ、は、例えば、ｑ工を第２図の語ＣＭＦに含まれる
分数とする時、時間（ＴＣＭ工０＋ｑ□×ｔｃＫ）で生
じる。
例えば第４図ｍの信号ＨＯＲＤＲＩＶＥ のパルスｈ
ｄ工成分の後縁が生じると、信号ＴＯＧＯＬＥの状態が
第４図ｐに示すように第２の状態に変化する。すると、
この信号ＴＯＧＧＬＩＩＥによって、第２図のマルチプ
レクサ４０のボー） ４０１）の信号ＣＭｂがプログラ
マブル遅延装置５１の入カポ−） ５１ａに供給され、
その出力ポート５１０に語ＣＭ工とＣＭＦの形で現われ
る。
ｄ工成分の後縁が生じると、信号ＴＯＧＯＬＥの状態が
第４図ｐに示すように第２の状態に変化する。すると、
この信号ＴＯＧＧＬＩＩＥによって、第２図のマルチプ
レクサ４０のボー） ４０１）の信号ＣＭｂがプログラ
マブル遅延装置５１の入カポ−） ５１ａに供給され、
その出力ポート５１０に語ＣＭ工とＣＭＦの形で現われ
る。
この出力ポート５１Ｃの語ＣＭ工（第４図ｋ）がＯにな
ると、ゼロ検出器５２が時間ＴＣＭＩＯ’においてバル
ス５ＴＡＲＴを発生する。これは前に時間ＴＣＭＩＯに
関して述べたと同様にして行わわる。このように、第４
図ｍの時間ＴＣＭＩＯ’は第４図りに示す語Ｃｂによっ
て決まる。続く第４図ｍの信号ＨＯＲＤＲ工■Ｅのパル
スｈｄ２成分の後縁によって第２図のブリッププロップ
５５が第４図ｐに示すように第１の状態に復帰し、前に
述べたように、ポー） ４０ａの客語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入カポ−） ５
１ａに供給される。従って、この発明の一態様によれば
、第４図ｍの信号ＨＯＥｔＤＲ工ＶＥの交互に現われる
成分パルス煽、のタイミングは、第２図のマルチプレク
サ４０の各ボート４０ａと４０ｂのそれぞれに与えられ
る語ＣＭａとＣＭｂとによって交互に制御される。
ると、ゼロ検出器５２が時間ＴＣＭＩＯ’においてバル
ス５ＴＡＲＴを発生する。これは前に時間ＴＣＭＩＯに
関して述べたと同様にして行わわる。このように、第４
図ｍの時間ＴＣＭＩＯ’は第４図りに示す語Ｃｂによっ
て決まる。続く第４図ｍの信号ＨＯＲＤＲ工■Ｅのパル
スｈｄ２成分の後縁によって第２図のブリッププロップ
５５が第４図ｐに示すように第１の状態に復帰し、前に
述べたように、ポー） ４０ａの客語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入カポ−） ５
１ａに供給される。従って、この発明の一態様によれば
、第４図ｍの信号ＨＯＥｔＤＲ工ＶＥの交互に現われる
成分パルス煽、のタイミングは、第２図のマルチプレク
サ４０の各ボート４０ａと４０ｂのそれぞれに与えられ
る語ＣＭａとＣＭｂとによって交互に制御される。
例えば第４図ｑに示すような台形形状を持ち、水平フラ
イバックバＶスから取出された偏向出力段４１からのパ
ルスＰＬＹＢＡＣ！にの各々が、デジタル化ユニット６
１と同様のデジタル化ユニット６１’でデジタン化され
て、位相比較器２２’の入力ボート２２ａ′に連続する
デジタル化されたフライバック語Ｓ Ｙ／を供給する。
イバックバＶスから取出された偏向出力段４１からのパ
ルスＰＬＹＢＡＣ！にの各々が、デジタル化ユニット６
１と同様のデジタル化ユニット６１’でデジタン化され
て、位相比較器２２’の入力ボート２２ａ′に連続する
デジタル化されたフライバック語Ｓ Ｙ／を供給する。
位相固定ループ回路１２０のフライバック語Ｓ Ｙ／は
位相固定ループ回路２０の同期語ＳＹと同様のものであ
る。位相比較器２２′は位相固定ループ回路２０の位相
比較器２２と同様の構成にすることができる。従って、
位相比較器２２／のボＣＡＣ，ｃｃ及びｃＬｐｙと同様
のパルスＭＳ／、ＣＡＣ′、Ｃｏ／及びＯｎ、ＰＦ／と
を生成するために、対応する所定値の語Ｃａを復号する
。例えばパルスＣＣ／は端子２２Ｃ／に供給される。同
様に、スキュー語ＳＫが位相比較器２２′のポー） ２
１ｄ’に供給される。
位相固定ループ回路２０の同期語ＳＹと同様のものであ
る。位相比較器２２′は位相固定ループ回路２０の位相
比較器２２と同様の構成にすることができる。従って、
位相比較器２２／のボＣＡＣ，ｃｃ及びｃＬｐｙと同様
のパルスＭＳ／、ＣＡＣ′、Ｃｏ／及びＯｎ、ＰＦ／と
を生成するために、対応する所定値の語Ｃａを復号する
。例えばパルスＣＣ／は端子２２Ｃ／に供給される。同
様に、スキュー語ＳＫが位相比較器２２′のポー） ２
１ｄ’に供給される。
例えば第３図ｍに示す同期語ＳＹの包絡線ｌと同様な台
形包絡線を表わすフライバック語Ｓ Ｙ／が、第４図ｑ
に示す実際の中心時間Ｔ。′を有するリトレース期間Ｔ
′中に次々と生成されると仮定する。
形包絡線を表わすフライバック語Ｓ Ｙ／が、第４図ｑ
に示す実際の中心時間Ｔ。′を有するリトレース期間Ｔ
′中に次々と生成されると仮定する。
この期間Ｔ′と中心時間Ｔ。′とは第３図ｍにおける期
間Ｔと中心点Ｔ。と同様のものである。第４図ｔｑの例
では、位相比較器２２′の端子２２ｖに供給さされる第
２図のパルスＭ Ｓ／の前縁は、第４図０に示すように
、第４図ｄの時間ｔｃ’ｒＪで生じる。位相比較器２２
の動作と同じようにして、第２図の位相比較器２２′の
ポー） ２１２ｅ’における位相語Ｐ Ｈ／が対応する
時間差Ｔ。’ −ｔＣＭａＯを表わす。位相語Ｐ Ｈ／
における項ｔｃＭａ０は位相比較器２２の位相語ＰＨに
おける項Ｔｃｃに相当する。同じ考え方をすると、第４
図ｑのパルスＦＬＹＢＡＣ！にの各パルスｆｂ工の期間
Ｔ／の中心点Ｔ。′が第４図ｄの対応する時間ｔｃＭａ
。
間Ｔと中心点Ｔ。と同様のものである。第４図ｔｑの例
では、位相比較器２２′の端子２２ｖに供給さされる第
２図のパルスＭ Ｓ／の前縁は、第４図０に示すように
、第４図ｄの時間ｔｃ’ｒＪで生じる。位相比較器２２
の動作と同じようにして、第２図の位相比較器２２′の
ポー） ２１２ｅ’における位相語Ｐ Ｈ／が対応する
時間差Ｔ。’ −ｔＣＭａＯを表わす。位相語Ｐ Ｈ／
における項ｔｃＭａ０は位相比較器２２の位相語ＰＨに
おける項Ｔｃｃに相当する。同じ考え方をすると、第４
図ｑのパルスＦＬＹＢＡＣ！にの各パルスｆｂ工の期間
Ｔ／の中心点Ｔ。′が第４図ｄの対応する時間ｔｃＭａ
。
よりも大きい場合には、第２図の位相語Ｐ Ｈ／は正で
ある。一方、第４図ｑの時間Ｔ。′が時間ｔｃＭａ０と
等しけれ、ば、第２図の位相語Ｐ Ｈ／は０になる。
ある。一方、第４図ｑの時間Ｔ。′が時間ｔｃＭａ０と
等しけれ、ば、第２図の位相語Ｐ Ｈ／は０になる。
第２図の位相語Ｐ Ｈ／は符号補数化された語ＰＨ１を
生成する符号補数化ユニット５８に供給される。
生成する符号補数化ユニット５８に供給される。
例えば、語Ｐ Ｈ／が負である場合、ＰＨ１は正でかつ
、語Ｐ Ｈ／と同じ絶対値を持つ。語ＰＨｉは位相固定
ルハプ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２／に供給される。このフィルタ３２′
の出力語ＬＰＦＯ／は１．′Ａ４図ｒのパルスＨＢの位
相変動に対する低域通過フィルタ３２の応答時間よりも
短い応答時間を第４図ｑのパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語Ｐ Ｈ／がＯの時に生じる
第２図の位相制御ループ回路１２０の定常状態において
は、語ＬＰＦＯ／は負で、その値は、第４図ｑに示すパ
ルスＦＬＹＢＡＣＫの１つおきのフライバックパルスｆ
ｂよとｆｂ３の各中心点Ｔ。′が第４図ｄにおける時間
ｔＣＭａＯ及びｔｃＭａ０′で生じるようにする値であ
る。第４図ｍの信号ＨＯＲＤＲ工ＶＥ の例えば成分
パルスｈｄ□は第４図ｄにおける対応する時間ｔｃＭａ
ｏよりも、（Ｑ、＋ｈ ） Ｘ ｔｃｚ に等しい期
間ｔＬＥＡＬ）だけ早く生じる。こ＼でＱとｈはそれぞ
れ第２図の語ＬＰＦＯ／の整数部と分数部である。
、語Ｐ Ｈ／と同じ絶対値を持つ。語ＰＨｉは位相固定
ルハプ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２／に供給される。このフィルタ３２′
の出力語ＬＰＦＯ／は１．′Ａ４図ｒのパルスＨＢの位
相変動に対する低域通過フィルタ３２の応答時間よりも
短い応答時間を第４図ｑのパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語Ｐ Ｈ／がＯの時に生じる
第２図の位相制御ループ回路１２０の定常状態において
は、語ＬＰＦＯ／は負で、その値は、第４図ｑに示すパ
ルスＦＬＹＢＡＣＫの１つおきのフライバックパルスｆ
ｂよとｆｂ３の各中心点Ｔ。′が第４図ｄにおける時間
ｔＣＭａＯ及びｔｃＭａ０′で生じるようにする値であ
る。第４図ｍの信号ＨＯＲＤＲ工ＶＥ の例えば成分
パルスｈｄ□は第４図ｄにおける対応する時間ｔｃＭａ
ｏよりも、（Ｑ、＋ｈ ） Ｘ ｔｃｚ に等しい期
間ｔＬＥＡＬ）だけ早く生じる。こ＼でＱとｈはそれぞ
れ第２図の語ＬＰＦＯ／の整数部と分数部である。
プログラマブル遅延装置４２の加算器に結合される第２
図の語ＮＰＷがデコーダ２３′のパルスＭ Ｓ／とデコ
ーダ２３の対応するパルスＭＳとの間の相対的なタイミ
ングを制御する１語ＮＰＷの値を変えることにより、例
えば第４図ｑとｒに示すパルスｆｂ工とＨｓａの中心時
間Ｔ０′とＴ。との間の持続時間が対応して変化する。
図の語ＮＰＷがデコーダ２３′のパルスＭ Ｓ／とデコ
ーダ２３の対応するパルスＭＳとの間の相対的なタイミ
ングを制御する１語ＮＰＷの値を変えることにより、例
えば第４図ｑとｒに示すパルスｆｂ工とＨｓａの中心時
間Ｔ０′とＴ。との間の持続時間が対応して変化する。
映像管のビーム電流が変化すると、アルタ電流が変化す
る。出力段４１のフライバック変成器から引出されるア
ルタ電流が変化すると、第４図ｑのパルスｆｂ□と第４
図りのパルスｈｄ□との間の遅延時間も、水平出力スイ
ッチングトランジスタの蓄積時間が変化するために、変
化してしまう。遅延時間のこのような変化によって第４
図ｑに示すパルスｆｂ□の期間ＴＯ’ ”ＯＭａＯが
０から正の値に変化したと仮定してみる。この場合第１
図の語Ｐｇ／はより正となり、語ＬＰＦＯ／はより負に
なる。従って、第４図ｎに示す次のパルス鮎、が早目に
生じ、その結果、第４図ｑのパルスＦＬＹＢＡＯＫ モ
早目に生じる。この結果、ビーム電流変化によって生じ
ると仮定された上記パルスｆｂ□の期間の変動を修正す
るように、次の期間Ｔ。’ ”ＣＭａｏ’の長さ”釉
Ｊｑ’ｉ’ｆ場ｓ特徴によれば、 Ａ第′図０同じｆｌ！０語ＬＰＦＯ／がそれぞれ事象ｅ
ｃＭａ。とｅＣＭ’ｂｏとに対応する第４図ｎの連続す
るパルスｈαのタイミングを制御する。例えば、第４図
１における時間ｔＣＭｂｏが第４図ｄにおける時間ｔＣ
Ｍａ Ｏから随時間だけ隔たっているので、第４図ｑに
示し、又、前にも説明したように、第４図１の時間ｔｃ
Ｍｂ０に対応する第４図ｑのフライバックパルスＦＬＹ
ＢＡＣ！にのパルスｆ１）２ ハ、ｕｆ［前のパルスｆ
ｂ工から馳後に現われる。パルスｆｂ□は第４図ｄの時
間ｔｃＭａ０に対応している。従って、低域通過フィル
タ３２′の第２図のパルスＣＬＰＦ’ｊ（よる更新は各
水平期間Ｈ中で１回行われ、る。ここで、デコーダ２３
′は、低域通過フィルタ３２′の更新が、例えば第４図
ｑのフライバックパルスＰＩ、ＹＢＡＣＫの周波数に相
当するＱｆＨで行われるように設計してもよい。
る。出力段４１のフライバック変成器から引出されるア
ルタ電流が変化すると、第４図ｑのパルスｆｂ□と第４
図りのパルスｈｄ□との間の遅延時間も、水平出力スイ
ッチングトランジスタの蓄積時間が変化するために、変
化してしまう。遅延時間のこのような変化によって第４
図ｑに示すパルスｆｂ□の期間ＴＯ’ ”ＯＭａＯが
０から正の値に変化したと仮定してみる。この場合第１
図の語Ｐｇ／はより正となり、語ＬＰＦＯ／はより負に
なる。従って、第４図ｎに示す次のパルス鮎、が早目に
生じ、その結果、第４図ｑのパルスＦＬＹＢＡＯＫ モ
早目に生じる。この結果、ビーム電流変化によって生じ
ると仮定された上記パルスｆｂ□の期間の変動を修正す
るように、次の期間Ｔ。’ ”ＣＭａｏ’の長さ”釉
Ｊｑ’ｉ’ｆ場ｓ特徴によれば、 Ａ第′図０同じｆｌ！０語ＬＰＦＯ／がそれぞれ事象ｅ
ｃＭａ。とｅＣＭ’ｂｏとに対応する第４図ｎの連続す
るパルスｈαのタイミングを制御する。例えば、第４図
１における時間ｔＣＭｂｏが第４図ｄにおける時間ｔＣ
Ｍａ Ｏから随時間だけ隔たっているので、第４図ｑに
示し、又、前にも説明したように、第４図１の時間ｔｃ
Ｍｂ０に対応する第４図ｑのフライバックパルスＦＬＹ
ＢＡＣ！にのパルスｆ１）２ ハ、ｕｆ［前のパルスｆ
ｂ工から馳後に現われる。パルスｆｂ□は第４図ｄの時
間ｔｃＭａ０に対応している。従って、低域通過フィル
タ３２′の第２図のパルスＣＬＰＦ’ｊ（よる更新は各
水平期間Ｈ中で１回行われ、る。ここで、デコーダ２３
′は、低域通過フィルタ３２′の更新が、例えば第４図
ｑのフライバックパルスＰＩ、ＹＢＡＣＫの周波数に相
当するＱｆＨで行われるように設計してもよい。
第２図の同期パルス］（Ｓが存在しない時は、フィ／ｌ
’ Ｊ ３２）語Ｉ、ＰＦＯが０となり、Ｐ Ｒ＝＋
ＧＩＩＱと等しい語ＤＰＷによって第１図の構成は、Ｎ
ＴＳＣ方式における周期Ｈの正規の値の２分の１に等し
い９１０／！×ｔｃＫ だけ隔ったりトレース期間を
形成するように働く。
’ Ｊ ３２）語Ｉ、ＰＦＯが０となり、Ｐ Ｒ＝＋
ＧＩＩＱと等しい語ＤＰＷによって第１図の構成は、Ｎ
ＴＳＣ方式における周期Ｈの正規の値の２分の１に等し
い９１０／！×ｔｃＫ だけ隔ったりトレース期間を
形成するように働く。
第１図はこの発明の一額様に基づく位相固定ループ回路
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図、第２図は第１図の偏向回路の詳細なブロ
ック回路図、第３図は第２図の位相固定ループ回路の同
期化機能の説明に用いるタイミング図、第４図は第２図
の回路の動作説明用のタイミング図、第５図は第２図の
位相比較器の一実施例を示すブロック回路図である。 ２５３．５４．４１・・・そわぞれ線偏向回路を構成す
る水平駆動パルス発生器、ゲート遅延装着及び２ｆＨ水
平偏向回路出力段、２０・・・位相固定ループ回路、Ｈ
８・・・線同期入力信号、ＣＭａ、ＣＭｌ）・・・それ
ぞれ、第１及び第２の周期的信号、 １２０・・・位
相制御ループ回路、ＦＬＹＢＡＣＫ・・・偏向サイクル
を表わす信号、ＨＯＲＤＲ工ＶＩ・・・第１と第２の偏
向出力信号。
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図、第２図は第１図の偏向回路の詳細なブロ
ック回路図、第３図は第２図の位相固定ループ回路の同
期化機能の説明に用いるタイミング図、第４図は第２図
の回路の動作説明用のタイミング図、第５図は第２図の
位相比較器の一実施例を示すブロック回路図である。 ２５３．５４．４１・・・そわぞれ線偏向回路を構成す
る水平駆動パルス発生器、ゲート遅延装着及び２ｆＨ水
平偏向回路出力段、２０・・・位相固定ループ回路、Ｈ
８・・・線同期入力信号、ＣＭａ、ＣＭｌ）・・・それ
ぞれ、第１及び第２の周期的信号、 １２０・・・位
相制御ループ回路、ＦＬＹＢＡＣＫ・・・偏向サイクル
を表わす信号、ＨＯＲＤＲ工ＶＩ・・・第１と第２の偏
向出力信号。
Claims (1)
- （１）線同期入力信号の各周期中に、線偏向回路の偏向
サイクルのタイミングを制御するための偏向出力信号を
生成するための装置であって、 上記線同期入力信号に応答して、この入力信号の各周期
中に、この入力信号から対応する一定期間だけ隔たった
第１と第２の周期的信号を生成する位相固定ループ回路
と、 上記偏向回路に結合されており、偏向サイクルを表わす
信号を生成する手段と、 この偏向サイクルを表わす信号と上記第１及び第２の周
期的信号の少くとも一方とに応答して、上記線同期入力
信号の各周期中に第１と第２の偏向出力信号を生成する
位相制御ループ回路と、上記第１と第２の偏向出力信号
の各々が発生する時、１サイクルの線偏向電流を生成す
る上記線偏向回路の線出力段、 とを備えてなるテレビジョン装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US718300 | 1985-04-01 | ||
| US06/718,300 US4636861A (en) | 1985-04-01 | 1985-04-01 | Two-loop line deflection system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301238A Division JP3060424B2 (ja) | 1985-04-01 | 1993-11-04 | 偏向装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230473A true JPS61230473A (ja) | 1986-10-14 |
| JP2607066B2 JP2607066B2 (ja) | 1997-05-07 |
Family
ID=24885593
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076435A Expired - Lifetime JP2607066B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
| JP5301238A Expired - Lifetime JP3060424B2 (ja) | 1985-04-01 | 1993-11-04 | 偏向装置 |
| JP2000041615A Expired - Lifetime JP3400968B2 (ja) | 1985-04-01 | 2000-02-18 | 偏向装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301238A Expired - Lifetime JP3060424B2 (ja) | 1985-04-01 | 1993-11-04 | 偏向装置 |
| JP2000041615A Expired - Lifetime JP3400968B2 (ja) | 1985-04-01 | 2000-02-18 | 偏向装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4636861A (ja) |
| EP (1) | EP0200348B1 (ja) |
| JP (3) | JP2607066B2 (ja) |
| KR (1) | KR920003164B1 (ja) |
| AT (1) | ATE95020T1 (ja) |
| CA (1) | CA1256980A (ja) |
| DE (1) | DE3689051T2 (ja) |
| ES (1) | ES8707835A1 (ja) |
| FI (1) | FI79921C (ja) |
| HK (1) | HK1004051A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254763B1 (de) * | 1986-07-31 | 1991-01-23 | Deutsche ITT Industries GmbH | Digitale Horizontalablenkschaltung |
| US4775890A (en) * | 1987-06-11 | 1988-10-04 | Rca Licensing Corporation | Phase detector |
| JPH0793709B2 (ja) * | 1987-09-30 | 1995-10-09 | 株式会社日立製作所 | テレビジョン受像機 |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| US5162910A (en) * | 1990-10-03 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Synchronizing circuit |
| KR930011431B1 (ko) * | 1991-01-31 | 1993-12-06 | 삼성전자 주식회사 | 표준 영상신호를 위한 동기신호 재발생회로 |
| RU2215372C2 (ru) * | 1991-03-25 | 2003-10-27 | Томсон Конзьюмер Электроникс, Инк. | Система горизонтального отклонения |
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| US5677737A (en) * | 1995-12-27 | 1997-10-14 | Rca Thomson Licensing Corporation | Video compression for wide screen television |
| WO2004023390A1 (ja) | 2002-08-30 | 2004-03-18 | Fujitsu Limited | 電子記憶装置，認証装置および認証方法 |
| JP4158626B2 (ja) | 2003-06-30 | 2008-10-01 | ソニー株式会社 | 外部記憶装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315335A (en) * | 1976-07-26 | 1978-02-13 | Uniroyal Inc | Sulfonylazide |
| JPS5354953A (en) * | 1976-10-29 | 1978-05-18 | Hitachi Ltd | Frequency step-multiplication circuit |
| JPS58154970A (ja) * | 1982-03-10 | 1983-09-14 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4327376A (en) * | 1978-10-05 | 1982-04-27 | Rca Corporation | Dual phase-control loop horizontal deflection synchronizing circuit |
| US4292654A (en) * | 1979-12-20 | 1981-09-29 | Rca Corporation | Deflection system and switched-mode power supply using a common ramp generator |
| US4317133A (en) * | 1980-09-29 | 1982-02-23 | Rca Corporation | Two-loop horizontal AFPC system |
| US4351001A (en) * | 1980-12-29 | 1982-09-21 | Motorola, Inc. | Horizontal phase lock loop for television |
| JPS6051312B2 (ja) * | 1981-03-20 | 1985-11-13 | 日本ビクター株式会社 | 水平走査周波数逓倍回路 |
| JPS57190462A (en) * | 1981-05-19 | 1982-11-24 | Hitachi Ltd | Horizontal deflecting circuit |
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
| US4467359A (en) * | 1982-04-15 | 1984-08-21 | Sanyo Electric Co., Ltd. | Horizontal synchronizing circuit |
| US4591910A (en) * | 1984-03-14 | 1986-05-27 | Zenith Electronics Corporation | Horizontal picture centering |
-
1985
- 1985-04-01 US US06/718,300 patent/US4636861A/en not_active Expired - Lifetime
-
1986
- 1986-03-25 FI FI861268A patent/FI79921C/fi not_active IP Right Cessation
- 1986-03-25 DE DE86302179T patent/DE3689051T2/de not_active Expired - Lifetime
- 1986-03-25 EP EP86302179A patent/EP0200348B1/en not_active Expired - Lifetime
- 1986-03-25 AT AT86302179T patent/ATE95020T1/de not_active IP Right Cessation
- 1986-03-25 ES ES553367A patent/ES8707835A1/es not_active Expired
- 1986-04-01 JP JP61076435A patent/JP2607066B2/ja not_active Expired - Lifetime
- 1986-04-01 CA CA000505563A patent/CA1256980A/en not_active Expired
- 1986-04-01 KR KR1019860002461A patent/KR920003164B1/ko not_active IP Right Cessation
-
1993
- 1993-11-04 JP JP5301238A patent/JP3060424B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-14 HK HK98103037A patent/HK1004051A1/xx not_active IP Right Cessation
-
2000
- 2000-02-18 JP JP2000041615A patent/JP3400968B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315335A (en) * | 1976-07-26 | 1978-02-13 | Uniroyal Inc | Sulfonylazide |
| JPS5354953A (en) * | 1976-10-29 | 1978-05-18 | Hitachi Ltd | Frequency step-multiplication circuit |
| JPS58154970A (ja) * | 1982-03-10 | 1983-09-14 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2607066B2 (ja) | 1997-05-07 |
| FI79921C (fi) | 1990-03-12 |
| JP3400968B2 (ja) | 2003-04-28 |
| JPH0774977A (ja) | 1995-03-17 |
| KR920003164B1 (ko) | 1992-04-20 |
| CA1256980A (en) | 1989-07-04 |
| DE3689051D1 (de) | 1993-10-28 |
| FI861268A0 (fi) | 1986-03-25 |
| HK1004051A1 (en) | 1998-11-13 |
| KR860008672A (ko) | 1986-11-17 |
| DE3689051T2 (de) | 1994-04-28 |
| ES553367A0 (es) | 1987-08-16 |
| ATE95020T1 (de) | 1993-10-15 |
| AU589411B2 (en) | 1989-10-12 |
| FI79921B (fi) | 1989-11-30 |
| EP0200348A2 (en) | 1986-11-05 |
| JP3060424B2 (ja) | 2000-07-10 |
| FI861268A (fi) | 1986-10-02 |
| JP2000224431A (ja) | 2000-08-11 |
| ES8707835A1 (es) | 1987-08-16 |
| EP0200348A3 (en) | 1988-05-04 |
| AU5520586A (en) | 1986-10-09 |
| US4636861A (en) | 1987-01-13 |
| EP0200348B1 (en) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| JPS61230473A (ja) | テレビジヨン装置 | |
| JPS61230472A (ja) | テレビジヨン装置 | |
| US4531147A (en) | Digital memory color framing circuit | |
| JPH0120432B2 (ja) | ||
| JPH0720249B2 (ja) | Ｐｌｌ回路 | |
| JPH08279927A (ja) | 同期回路 | |
| JPH11215447A (ja) | トリガ生成回路及び波形表示装置 | |
| US5315387A (en) | Horizontal synchronization circuit | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| JP2004533130A (ja) | ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH08237675A (ja) | 発振信号発生器 | |
| JP2000092507A (ja) | クロック周波数変換回路及びその変換方法並びにクロック 周波数変換機能を備えた受像装置 | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JPH0879555A (ja) | カラー同期結合装置 | |
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JP2000013638A (ja) | 位相同期回路 | |
| JPH0352877B2 (ja) | ||
| JPH07321614A (ja) | 倍速信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |