JPH08279927A

JPH08279927A - 同期回路

Info

Publication number: JPH08279927A
Application number: JP7143442A
Authority: JP
Inventors: Timothy W Saeger; ウィリアムシーガーティモシー; Donald H Willis; ヘンリーウィリスドナルド
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1994-06-10
Filing date: 1995-06-09
Publication date: 1996-10-22
Anticipated expiration: 2021-01-25
Also published as: TW449977B; KR100379313B1; EP0692908A2; DE69531913D1; CN1062096C; KR960003292A; CN1130321A; DE69531913T2; SG45102A1; EP0692908B1; US5565928A; EP0692908A3; MY113714A; JP3737838B2

Abstract

(57)【要約】【目的】本発明は、発振器の出力の偏差が打ち消され
た同期回路の提供を目的とする。【構成】本発明の同期回路22において、発振器34は同
期入力信号の周波数の整数倍の大きさの周波数で出力信
号を発生する。制御回路24は、入力信号と、出力信号を
表わす帰還信号に応答して、入力と出力信号の位相又は
周波数差を示す制御信号を発生する。発振器は出力信号
の入力信号への同期した追従のため制御信号に応答す
る。制御信号は、周期的変動に従って発振器出力信号を
その同期した追従条件から変動させる周期的な変動を示
す。出力信号の位相は、上記変動を打ち消すため対応す
る制御信号の周期的変動の位相に対し偏移させられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電圧制御発振器の同期入
力信号への位相ロックに関する。

【０００２】

【従来の技術】テレビジョン受像機のラスタ走査回路
は、水平ライン及び垂直フィールドを表わす水平及び垂
直同期成分を含む受信ビデオ信号の同期成分又はシンク
（ｓｙｎｃ）に同期させられる。標準規格ＮＴＳＣビデ
オ信号は、例えば、ｆＨ、１ｆＨ又は１Ｈとして示され
る１５７３４Ｈｚの水平ライン周波数で、２６２．５水
平ライン毎のの二つの連続フィールドによって画成され
る。二つのフィールドの水平ラインは、２９．９７Ｈｚ
のレートで繰り返す完全な５２５ラインのビデオフレー
ムを形成するため、連続的な表示によってインターレー
スされる。

【０００３】テレビジョン受像機の画質を改善する努力
には、ビデオ信号のある２６２．５ラインに割り当てら
れた時間中に５２５ラインの全フレームが表示される順
次走査形、又は、ノンインターレース形表示装置の開発
が含まれる。この装置は、ビデオ信号と同期して動作す
る間にビデオ信号周波数の２倍、又は、２ｆＨに一致す
る表示周波数で水平ラインが走査されることを必要とす
る。かかるテレビジョン受像機は、入力同期信号から得
られたパルス間に正確に水平トリガパルスを効果的に挿
入し、ビデオ信号の水平周波数の２倍の表示周波数で水
平トリガ信号を発生させることが必要である。同様に、
ビデオ信号周波数の別の倍数で１ｆＨビデオ信号を表示
させてもよい。例えば、１ｆＨ又は２ｆＨビデオ信号
は、４ｆＨ表示走査周波数で表示させることが可能であ
り、或いは、他の倍数を使用してもよい。

【０００４】表示周波数信号を発生する回路は、受信入
力信号の同期成分に追従する逓倍位相ロックループを有
する利点がある。逓倍位相ロックループにおいて、例え
ば、受信ビデオ信号にロックされた水平トリガ信号を発
生させるため、電圧制御発振器は、典型的には、入力信
号の数倍の周波数で動作させられる。電圧制御発振器の
出力は、例えば、少なくとも一つのカウンタ又はフリッ
プフロップを分周器として使用して、上記倍数によっ
て、即ち、１ｆＨまでカウントダウンされる。分周器か
らのカウントダウンされた１ｆＨ信号は、ビデオ信号の
同期成分に応答し、ビデオ信号の同期成分と発振器の間
の位相アライメントの関数として出力電圧を発生する位
相比較器に帰還される。位相比較器の出力は、発振器の
周波数を制御するチューニング電圧を供給し、テレビジ
ョン受像機がビデオ信号の同期成分をシークし、ロック
することを可能にさせる。

【０００５】入力ビデオ信号が安定であると仮定する
と、位相比較器は、ループがロックされたときチューニ
ング電圧を発生し、チューニング電圧の平均又は直流電
流成分は安定化する。しかし、チューニング電圧は、例
えば、チューニング電圧をフィルタリングするため使用
された回路に依存してランプ状又は鋸歯状に同期信号の
レートで周期的に変化する場合がある。たとえ、カウン
トダウンされた１ｆＨ信号がビデオ同期信号と同位相で
正確に維持されても、鋸歯は同期入力信号の周期内で発
振器出力周波数を変調する。トリガ信号は、位相ロック
制御の基本である１ｆＨ帰還信号よりも高い周波数の出
力信号を発生する分周器回路内の点でタップすることに
より、１ｆＨ信号の倍数で上記回路から発生させること
が可能である。チューニング電圧のＡＣ成分によって誘
起される発振器周波数の鋸歯状変調には、このように高
い周波数のパルスは、制御された１ｆＨの周波数のパル
ス間に対称的に生じないという望ましくない点がある。

【０００６】かかる発振器周波数の周期的な変動の影響
は、電圧制御発振器が３２ｆＨで動作する場合に関して
評価できる。発振器の出力は、位相比較器に対し１ｆＨ
の帰還信号を発生させるため３２で分周される。発振器
の周波数は、ノンインターレース形水平走査に使用され
る偏向回路を制御する２ｆＨの信号を発生させるため１
６で分周される。３２ｆＨの出力周波数がチューニング
電圧変調に起因して１ｆＨのサイクル中に変化すると
き、２ｆＨの交互の水平ラインは、長さが一致しない。
交互のラインは長さが異なり、垂直方向に揃えられてい
ないので、表示の乱れの影響が生じる。かかる乱れの影
響は、ノンインターレース表示においては非常に望まし
くない影響であり、偏向回路の共振の影響によって増大
される傾向がある。

【０００７】

【発明が解決しようとする課題】位相比較器の出力は、
典型的には、発振器の出力周波数が１ｆＨレートで変調
される範囲を減少させ得るローパスフィルタを介して発
振器に結合される。しかし、広範囲のフィルタリング
は、位相ロックループの応答及び追従性能を低下させ
る。その上、複数の位相ロックループが縦続される場合
があり、第１の位相ロックループは、同期入力信号から
２ｆＨのトリガ信号を発生し、偏向回路に関連付けられ
た第２の位相ロックループは、発生された２ｆＨのトリ
ガ信号に走査を同期させる。しかし、上記二つの位相ロ
ックループには相反する要求があり、他のシステムパラ
メータの中の幾つかを犠牲にしなければ、１ｆＨ成分の
十分な減衰は得られない。

【０００８】

【課題を解決するための手段】同期回路において、発振
器は、同期入力信号の周波数よりも高い、入力信号の周
波数の整数倍の周波数の出力信号を発生する。制御回路
は、入力信号と、出力信号を表わす帰還信号とに応答
し、入力及び出力信号間の位相又は周波数の差を示す制
御信号を発生する。発振器は、出力信号を入力信号に同
期的に追従させるため制御信号に応答する。制御信号に
はその周期的な変動に従って発振器の出力信号が同期的
な追従条件から偏差を生ずる傾向のある周期的変動が現
れる。出力信号の位相は、上記偏差を打ち消すため、対
応する制御信号の周期的な変動の位相に対し偏移され
る。

【０００９】

【実施例】図１は本発明の一実施例による、特にテレビ
ジョン受像機のための同期回路２２を示す。同期回路２
２は、同期周波数の同期入力信号２６に応答する第１の
位相ロックループ２４と、第１の位相ロックループ２４
からの出力１６７に応答する第２の位相ロックループ５
４を含む。同期入力信号２６は、周波数１ｆＨで再現す
る標準ビデオ信号の水平走査成分又は同期である。ノン
インターレース走査を得るため、同期回路２２は、入力
同期周波数の倍数、例えば、同期周波数の２倍、又は、
２ｆＨ周波数でトリガ出力３２を発生する。この目的の
ため、制御可能発振器３４又はＶＣＯは、３２ｆＨのよ
うに同期周波数のかなり大きい倍数の第１の周波数で出
力信号を発生する。少なくとも一台の分周器４２は、例
えば、例示された２ｆＨのような同期周波数の種々の倍
数のトリガ信号を得るため、分割周期に亘って発振器３
４の出力をカウントダウンする。同期周波数の他の特定
の倍数は、テレビジョン受像機の走査又は他の目的に使
用することができる。

【００１０】２台の分周器４２、４４が例示した実施例
に設けられている。位相選別分周器４２は、発振器３４
の３２ｆＨ出力から２ｆＨの信号を発生するため、１６
分周するロード可能なカウンタ７４を有する。もう一方
の分周器４４は、位相ロックループ２４の入力信号２６
と位相比較するため帰還される１ｆＨ信号４８を得るた
め、カウンタ７２を用いて３２分周する。２ｆＨの出力
信号３２は、テレビジョン受像機の偏向回路５２に結合
される。例えば、偏向回路５２は、図示していないがテ
レビジョン受像機の水平偏向巻線とフライバック変圧器
に関連付けられ、第２の位相ロックループ５４にトリガ
又は基準信号を供給する。

【００１１】同期入力信号２６と、発振器の出力３６の
周波数を分周して得られた帰還位相ロック信号４８は、
位相ロック信号４８と、同期信号２６を比較するため機
能する位相比較器５８に入力を印加する。位相ロックル
ープ２４は、二つの入力の位相アライメントの程度を表
わす平均値を有するチューニング電圧６２を発生する。
位相比較器５８とフィルタ６８は、図３の（ｂ）に示す
如く、同期周波数の周期的成分と、直流電流成分又は平
均値６５とを有する出力波形を発生する。二つの入力信
号２６、４８が位相及び周波数において調整され続ける
場合、直流電流成分６５は一定に維持される。信号２
６、４８の中の何れか一方が、位相又は周波数において
他方に先行、或いは、後続する場合、直流電流成分６５
は変化する。位相比較チューニング電圧６２は、発振器
３４の制御を行うために一般的にローパス関数である伝
達関数Ｇ（ｓ）を有するフィルタ６８を用いて発生され
る。上記の方法において、位相ロックループ２４は、発
振器の周波数及び位相を入力同期信号２６にロック又は
追従させようとし、かつ、ロック又は追従させ続ける。

【００１２】各分周器４２、４４は、繰り返し循環する
分割周期を有する。１６分周の分周器４２は、４ビット
の２進カウンタ７４を有する。３２分周の分周器４４
は、５ビットの２進カウンタ７２を有する。３２分周の
カウンタは、位相比較器５８と発振器３４の動作によっ
て１ｆＨ入力信号に同期されるが、１６分周カウンタ７
４は、二つのカウンタの分割サイクルが３２ｆＨ発振器
３６の同一周期に始まることを保証するためプリセット
される必要がある。このプリセットは、３２分周カウン
タ７２の１ｆＨ出力をカウンタ７４に結合するか、或い
は、図１に示す如く、１ｆＨライン４９とカウンタプリ
セットトリガライン１５２を直接的に接続することによ
り行われる。次いで、カウンタ７４の分割周期がカウン
タ７２の分割周期と同一の３２ｆＨ周期で始まるが、１
６分周カウンタ７４は、３２分周カウンタ７２の分割周
期毎に２分割周期で循環する。これにより、上述の１ｆ
Ｈ変調問題が生じる可能性がある。

【００１３】本発明の特徴を実施する場合、カウンタ７
４は、並列にロードすることが可能であり、位相偏移回
路１４２は、１６分周カウンタ７４の分割周期の位相を
同期信号２６の位相に対し偏移させ、トリガ信号３２を
発生するために使用される２ｆＨ周期の位相を調節する
ため設けられている。これにより、１ｆＨ入力周波数で
の同期回路２２の２ｆＨのカウントダウンされた出力３
２の変調を除去する利点が得られる。次いで、出力信号
３２は、元の同期入力２６と正確な位相関係のあるドラ
イブ信号１６７を得るよう遅延アライメントブロック１
６０によって調節される。２ｆＨドライブ信号は、次の
位相ロックループ５４への同期入力として使用される。
位相ロックループ５４は、通常のものであり、位相比較
器２５８と、ローパスフィルタ２６８と、偏向回路５２
をドライブする制御形発振器２３４と、偏向回路５２か
ら位相比較器２５８への２ｆＨフライバック帰還とによ
り構成される。他の遅延ブロック２６４が、例えば、水
平方向の画像センタリングの位相を調節するため帰還信
号路に挿入される場合がある。

【００１４】同期回路２２の動作は、図２の（ａ）、
（ｂ）、及び、図３の（ａ）乃至（ｈ）のタイミングチ
ャートから評価することができる。インターレースビデ
オ信号フィールドに割り当てられた標準ビデオ信号は、
連続的な垂直期間の間に第１及び第２の連続的なフィー
ルドを含む。図２の（ａ）において、別の水平ライン
ｍ、ｍ＋２が夫々同期入力信号２６の１ｆＨパルスの間
に伝送され、偶数及び奇数の番号が付けられたラインの
フィールドは、完全なフレームを得るよう交互の垂直期
間中に連続的な表示によってインターリーブされる。し
かし、ノンインターレース走査の場合、水平走査レート
は、図２の（ｂ）においてドライブ信号１６７によって
示される如く、ビデオの水平同期レートの２倍であるこ
とが必要である。図２の（ａ）及び（ｂ）に示される如
く、１ｆＨパルスと２ｆＨパルスは、アライメントされ
ている。これらの信号は理想化され、その上、特定の実
施例において、例えば、表示装置内のビデオを水平方向
にセンタリングする手段として１ｆＨ入力に対し２ｆＨ
信号を偏移させるために適当である。

【００１５】偏向回路に対する水平トリガパルスは、パ
ルス間で同一の間隔によって分離されることが必要であ
る。しかし、位相比較器５８は、図３の（ｂ）に示され
る如く、平均値６５付近で１ｆＨのレートで周期的に変
化するチューニング電圧６２を発生する。フィルタ６８
は、位相比較器の動作によって発生される周期的な成分
を減少させるが、通常は、周期的成分を完全には除去し
ない。その上、広範囲のフィルタリングには、位相ロッ
クループの応答を変化させる望ましくない点がある。か
くして、チューニング電圧６２は、図３の（ｃ）に拡大
して示されている如く、発振器３４の出力３６のパルス
幅に周期的な１ｆＨの変動を生じさせる。発振器３４の
出力３６のパルス１０２は、例えば、チューニング電圧
６２がその平均６５よりもかなり大きいとき、１ｆＨ周
期全体の平均パルス幅より長い。チューニング電圧６２
が平均よりもかなり小さい場合に発生するパルス１０４
は短くなる。上記変動は位相ロックループ２４が１ｆＨ
の同期入力信号２６に同期し続けるよう機能する３２分
周カウンタ７２の周期に悪影響を与えることはない。そ
の理由は、信号２６の周期全体に亘る長いパルスと短い
パルスが３２回のサイクルで平均化されるからである。

【００１６】１６分周カウンタ７４が３２分周カウンタ
７２のカウントサイクルの先頭で始まるカウントサイク
ルで作動されるならば、変動周期がカウンタ７４の１回
の分割サイクルを超えて及ぶので、１６分周カウンタ７
４はパルス幅の１ｆＨの変動による影響を受ける。カウ
ンタ７４は、最初の２ｆＨの分割周期の間、平均周期よ
りも長いパルス１０２を優先してカウントし、次いで、
平均よりも短いパルス１０４を次の周期でカウントす
る。たとえ、位相ロックループ２４が１ｆＨで正確にロ
ックされても、２ｆＨの信号３２は、図３の（ｄ）に示
す如く、対称性がなく、間隔Δｔ１は間隔Δｔ２よりも
短い。水平走査をトリガするために、図３の（ｄ）に示
すような特徴を有する信号３２を使用することにより、
図４及び５の（ａ）に示す結果が得られる。連続的な２
ｆＨの水平走査ラインＬ１及びＬ２は、持続時間と表示
位置が一致しない。図５の（ａ）に示すような周波数ス
ペクトルは、所望の２ｆＨ信号に加えて、不必要な１ｆ
Ｈ及び３ｆＨの周波数成分を発生する。図４に示す如
く、実際的な影響は、ライン毎にラスタを分離すること
である。

【００１７】図１を参照するに、本発明の面によれば、
ラスタラインの分離は、同期入力信号２６に対して１６
分周の分周周期の位相を偏移させるための位相偏移回路
１４２を設けることによって解決される。より詳細に
は、その間にカウンタ７４が分割周期を通してカウント
する１６分周の周期は、１ｆＨ信号２６、２８に対し、
かつ、位相ロックループ２４の動作によって入力信号２
６に同期された３２分周カウンタの分割周期に対してシ
フトされる。このシフトの量は、幾分長い方の３２ｆＨ
パルス１０２及び幾分短い方の３２ｆＨパルス１０４が
分割周期毎に分類される点まで、１６分周の分割周期を
１ｆＨ信号２６、２８に対し移動させるのに十分な量で
あるので、図３の（ｅ）において出力信号３２によって
示される如く、連続的な２ｆＨの分割周期は実質的に時
間的に一致する。換言すると、２ｆＨの分割周期は、チ
ューニング電圧６２と帰還信号４８に対し十分にシフト
されるので、チューニング電圧６２のＡＣゼロ電位ライ
ン６５の周りのチューニング電圧６２の平均値は、連続
的な１６分周のカウントサイクル又は分割周期の各々の
間で同一である。図３の（ａ）乃至（ｈ）には、上記の
位相又は時間シフトが間隔ｔ１−ｔ２によって表わされ
ている。

【００１８】１ｆＨ周期に対する１６分周の位相シフト
の範囲は、３２ｆＨサイクルの所定のカウント数に設定
してもよい。この数は、１６分周の周期と１ｆＨの同期
信号周期との間に最適な位相関係を得るため選択され
る。図５の（ｂ）に示す如く、３２ｆＨ周期、又は、最
適な位相に最も近いカウントに対する位相を選択するこ
とにより、２ｆＨ水平トリガ周波数の１ｆＨの変調は、
１８ｄＢ程度に著しく減少することが分かった。

【００１９】図１は図６乃至８と共に本発明の一実施例
を示す図であり、この実施例において、１６分周カウン
タ７４の分割周期の位相は、特定のカウント数の３２ｆ
Ｈサイクルによって、３２分周カウンタ７２の分割周
期、及び、入力同期信号２６に対しシフトされ得る。位
相偏移回路１４２は、カウンタ７２からの１ｆＨ信号４
９と、１６分周カウンタ７４のプリセット入力１５２の
間に結合されたタイミング回路１１０を含む。位相偏移
回路１４２は、１６分周カウンタ７４が２ｆＨトリガ信
号３２上に出力パルスを発生するカウントを与え、かく
して、分周サイクルの位相が決まる。図示した実施例に
おいて、上記カウントは、テレビジョン受像機のマイク
ロプロセッサ又はコントローラ１１５の出力からタイミ
ング回路１１０を介して、例えば、１ｆＨ信号のエッジ
で１６分周カウンタ７４にカウントを予めロードするこ
とにより設定される。カウンタ７４は、次いで、もう一
度予めロードされるまでの２分割周期又は２回の１６カ
ウントの進行の間に循環することが許容される。あらゆ
る特定のカウントは、２ｆＨ信号の所望の位相シフトを
得るため必要に応じて１６分の１の分解能でプリロード
することが可能である。１６分周カウンタ７４は、かく
して、１ｆＨ信号の各サイクルでリセットされ、カウン
タ７４はカウンタ７２に同期された状態を維持し、同時
に、２ｆＨの出力信号３２は位相シフトのため対称的に
形成される。

【００２０】プリロードされるカウントを設定するため
マイクロプロセッサ１１５を使用することは一例に過ぎ
ない。ハードワイヤジャンパー線、回路スイッチ又は他
の手段は、位相選択入力１３２をカウンタ７４の入力１
５３に供給するため利用することができる手段である。
２ｆＨの分割周期の位相を同期信号２６又は４８の位相
に対し偏移させる位相偏移回路１４２が図６により詳細
に示され、かかるチューニング電圧６２の平均値は、２
ｆＨ出力信号３２の連続的な周期の間で同一である。タ
イミング回路１１０は、３２ｆＨ信号と同期し、各１ｆ
Ｈサイクルの間にカウンタ７４を予めロードする。３２
ｆＨの発振器出力信号は、インバータ、ドライバ１１７
を介して、２台の縦続されたＤ形フリップフロップ１２
１、１２３のクロック入力と、４ビット２進カウンタ７
４とに結合される。カウンタ７４は、カウンタ７４の並
列入力１５３に連結された４ビットバス１３２を介し
て、マイクロプロセッサ１１５により並列にロード、又
は、プリセットされる。或いは、図示されていないシリ
アルバスの構成を利用することも可能である。第１のフ
リップフロップ１２１のＤ−入力は、インバータ１１９
を介して、帰還された１ｆＨの同期入力信号４９に結合
されているので、１ｆＨ周波数の状態の変化は、３２ｆ
Ｈ信号の次の周期でフリップフロップ１２１の出力に現
われ、その出力は、縦続内の次のフリップフロップ１２
３のＤ−入力に結合されている。第２のフリップフロッ
プ１２３の出力は、ＮＡＮＤゲート１３４の一方の入力
に結合され、そのもう一方の入力は、インバータ１３６
を介してフリップフロップのＤ−入力に結合されてい
る。

【００２１】３２番目のカウント時に、図３の（ｈ）及
び図６において信号４９として示す如く、３２分周カウ
ンタ７２の出力はハイになり、第１のフリップフロップ
１２１の入力は、１カウント後のＮＡＮＤゲート１３４
の出力と同様にローになる。２進カウンタ７４は、次い
で、予め選択されたスタートカウントを用いてバス１３
２からロードされる。１ｆＨの信号４９は、多数の３２
ｆＨサイクルの間で状態を変化させないが、カウンタロ
ード信号は、一つの３２ｆＨクロックサイクル後にハイ
になり、２進カウンタ７４は電圧制御発振器からの３２
ｆＨパルスをカウントし得るようになる。カウンタ７４
は、１ｆＨ信号４９の次の立ち上がりエッジでもう一度
プリロードされるまで、３２パルス、即ち、２ｆＨの２
分割周期の間をカウントする。

【００２２】２進カウンタ７４は、本発明の実施例によ
れば１６分周カウンタとして動作する。２進カウンタ７
４の４出力は、少なくとも一つ、しかし、典型的には、
多数の隣合う３２ｆＨのクロックサイクルの間にパルス
出力を供給するゲート回路１４３に入力として結合され
る。ゲート回路１４３は、ＮＡＮＤゲート１４４と、Ｎ
ＯＲゲート１４８を含み、それらの出力は別のＮＡＮＤ
ゲート１５４に結合されている。発振器３４のカウント
された出力の１６分周又は２ｆＨレートで出力を供給す
るだけではなく、ゲート回路１４３は、各２ｆＨ周期中
の３回の３２ｆＨクロックサイクルの間にローになる２
ｆＨの出力パルスを供給する。かかるパルス幅は、図７
の論理表に示された如くの論理配置に起因して得られ
る。

【００２３】２進カウンタ７４は、あらゆる４ビットの
数にロードされてもよく、連続的に循環し続けることが
可能である。バス１３２から２進カウンタ７４にロード
されるスタートカウントを選択することにより、各２ｆ
Ｈ周期中の３回のローレベルのサイクル位相位置は、２
ｆＨ分割周期中に生じる３２ｆＨの１６個のカウント位
置の中の何処に置いてもよい。

【００２４】テレビジョン受像機のセットアップ機能の
一部として、所望の位相偏移が同期信号２６のタイミン
グエッジに対し２ｆＨ出力信号３２のタイミングエッジ
として選択されるので、チューニング電圧６２の平均値
は、トリガ信号３２の連続的な２ｆＨ周期全体で等し
い。発振器３４の個々の３２ｆＨパルスは幅の変化が許
容されるが、２ｆＨ分割周期は時間的に同一である。そ
の理由は、長い方及び短い方のパルス１０２、１０４
は、最初の周期で長い方のパルスが支配的にカウントさ
れ、次の周期に短い方のパルスが支配的にカウントされ
るのではなく、連続的な周期に略等しく分配されるから
である。この結果、連続的な２ｆＨ周期の各々の間隔
は、実質的に同一である。図５の（ｂ）に示す如く、出
力信号３２の周波数スペクトルは、不所望な変調が実質
的に補正されている。上述の如く、１ｆＨ周波数の変調
は除去されるが、２ｆＨ信号３２上の位相位置の変化
は、１ｆＨ周期に対し動かされている。第２の位相ロッ
クループ５４に結合された偏向回路５２が入力信号２６
に同期したステップで動作するよう、例えば、１ｆＨ信
号でアライメントされた２ｆＨパルスを用いて２ｆＨ信
号と同期入力信号の間で特定の位相関係を維持する利点
が得られる。本発明の別の特徴によれば、２ｆＨ出力信
号３２の位相関係は、図１に概略的に示され、図８の特
定の実施例に示される如く、遅延アライメント回路１６
０を用いて同期入力信号２６に対し調節可能である。図
８において、遅延は、例えば、カウンタ７４への入力１
５３として結合された同一の４ビットデータ信号を用い
て１６分周カウンタ７４のプリロードカウントの設定と
整合された方法で設定される。遅延アライメント回路１
６０は、縦続した２台のワンショト１６４、１６６から
なる。第１のワンショット１６４は、ｆＨ出力信号３２
と、第２の位相ロックループ５４に供給される２ｆＨド
ライブ信号１６７のエッジ間の時間的シフト又は遅延を
制御する。第２のワンショット１６６は、ドライブ信号
１６７のパルス幅を制御する。

【００２５】ワンショット１６４は、例えば、図１のタ
イミング回路１１０を介してマイクロプロセッサ１１５
によって制御された選択可能な遅延を提供する。遅延量
は、トリガ出力信号３２は予め設定可能な２進カウンタ
７４によってシフトされる３２ｆＨサイクルの数と整合
するセットアップ機能として選択してもよい。例えば、
ワンショット１６４の調節可能な遅延は、分周器１４２
内で組み込まれる遅延に起因した画像のシフトを補償す
るよう設定される。

【００２６】ワンショット１６４のパルス幅は、キャパ
シタＣ１と、スイッチングマトリックス１６５を介して
ワンショット１６４に結合された抵抗Ｒ１−Ｒｎの中か
ら選択された一つの抵抗の時定数によって定められる。
図示した例において、１６台の抵抗Ｒ１−Ｒｎの中の一
つがタイミング回路１１０からの４ビット入力によって
選択される。ワンショット１６６のパルス幅は、キャパ
シタＣ２と抵抗Ｒａの値により第２の位相ロックループ
５４で使用するのに適当な幅に固定される。

【００２７】図示し、かつ、説明したような逓倍位相ロ
ックループ２４において、出力信号３２とドライブ信号
１６７は、受信したビデオ同期信号２６の第１の倍数で
発生される。電圧制御発振器３４は、受信した信号周波
数の第１の倍数よりも大きい第２の倍数でクロック信号
３６を供給する。上述の位相アライメントを得るため、
分周器７４の分割周期の間に位相シフトを挿入すること
により、出力信号３２の変調は妨げられる。ドライブ信
号１６７の位相は、必要とされるドライブ位相に修正さ
れる。

【００２８】遅延回路及び分周器が、互いに、及び、ロ
ーパスフィルタと発振器に対し異なる配置で結合された
本発明の幾つかの構成を図１及び９乃至１１に示す。図
１２の（ａ）−（ｆ）は、図９及び１０において符号が
付けられた点での信号Ａ−Ｆのタイミングを示す図であ
り、図３の（ａ）−（ｈ）及び図１と対比できる。図９
及び１０において、位相ロックループ２１０、３３０の
各々は、１ｆＨ同期信号Ｄに直列に結合された位相比較
器２０１と、ローパスフィルタ２０２と、ＶＣＯ２０３
とを有し、加えて分周器２０４と対称的な発振器の出力
を保証するために必要とされる遅延回路２０５とを含む
位相比較器２０１への帰還路を有する。ＶＣＯ２０３に
は、図示されていない走査回路と同一の周波数で動作
し、１ｆＨ同期信号Ｄに同期された対称性のある２ｆＨ
ドライブ信号を発生する利点がある。位相比較器２０１
の出力Ｅはローパスフィルタ２０２に結合され、ローパ
スフィルタ２０２の出力ＦはＶＣＯ２０３に対する制御
信号又はチューニング電圧である。何れの場合でも、Ｖ
ＣＯ２０３の出力Ａは、対称性のある２ｆＨ信号であ
り、交番サイクルの間隔ｔａ−ｔｂ及びｔｂ−ｔｃは、
同一である。図９において、遅延アライメント回路２０
６は、図１の第２の位相ロックループ５４のような別の
回路をドライブするために必要とされるドライブ位相を
得るため出力Ａを調節する。

【００２９】図９−１１において、対応する回路素子を
識別するために同一の参照番号が使用されている。図１
０における本発明の回路は、２ｆＨ位相ロックループ２
２０に同一の遅延及び帰還機能を提供するが、一つの遅
延、即ち、帰還路に挿入された遅延回路２０５だけを必
要とする。遅延回路２０５を分周器２０４の上流に置く
ことにより、第２の位相ロックループ回路５４に結合さ
れた出力信号は、位相が正しく、かつ、同時に帰還信号
Ｂ２は、対称性のある発振器動作を得るためＶＣＯ２０
３の出力Ａに対し位相が適切に調節される場合がある。

【００３０】図１２の（ａ）−（ｆ）に示す如く、ＶＣ
Ｏ２０３の出力Ａは、何れの場合も対称性があるが、例
えば、間隔ｔｃ−ｔｄによって、同期入力Ｄ及びＶＣＯ
２０３のチューニング電圧Ｆとは位相がずれている。図
９及び１２の（ｄ）において、１ｆＨの帰還信号は同期
入力Ｄと位相がずれている。図１０及び１２の（ｅ）に
おいて、帰還信号Ｂ２は、対称性があるだけではなく、
同期入力Ｄと位相が合っている。次いで、分周器２０４
は、位相比較器２０１への入力のため発振器周波数を分
周する。ＶＣＯ２０３を帰還路に沿った信号Ｃ又はＢ２
と位相をずらせて動作させることにより、両方の回路
は、対称性、即ち、１ｆＨ変調のない２ｆＨ信号を発生
し、両方の回路は、回路をロックし続ける位相比較器２
０１に位相比較信号Ｃを供給する。

【００３１】図１１の位相ロックループに示すような本
発明の他の構成は、対称性のある出力でＶＣＯを動作さ
せるため帰還路ではなく、むしろチューニング電圧又は
制御信号Ｆの経路に遅延を発生させる。図１１におい
て、アナログ遅延回路２０７は、この目的のためにロー
パスフィルタ２０２の出力に結合されている。ローパス
フィルタと遅延機能は、例えば、多極伝達関数を有する
一つのアナログ回路内に作成してもよい。

【００３２】図示した本発明の全ての構成において、位
相ロックループは、１ｆＨの入力水平同期信号と発振器
の出力信号の間の位相又は周波数差を表わす発振器制御
信号チューニング電圧を発生し、ここで、出力信号の周
波数は、入力信号の周波数よりも高く、入力信号の周波
数の整数倍である。位相検波器は、フィルタリング後で
さえ、周期的、即ち、１ｆＨレートの変動を示すチュー
ニング電圧を発生する。発振器の制御入力に印加された
とき、チューニング電圧は、同期した追従条件、即ち、
発振器の出力信号のその平均周期からの偏差を生じさせ
る。かくして、チューニング電圧の１ｆＨの周期的変動
により、２ｆＨの発振器出力は平均周期から１ｆＨの変
動を生じる。この変動は、同期入力信号のより大きい別
の倍数で走査ドライブを提供する他の発振器にも発生す
る可能性がある。位相ロックループによって供給される
周波数制御のため、発振器の出力の平均周期は入力同期
信号の平均周期に依然として追従する。

【００３３】チューニング電圧の周期的な変動の位相に
対し発振器の出力信号の位相を制御することにより、発
振器の出力の偏差は打ち消される。図１において、これ
は、そこから分周器４２がカウントダウンを開始する３
２ｆＨのＶＣＯ３４の適当なサイクルを選択して、２ｆ
Ｈ出力信号の位相を直接偏移させることによって実現さ
れる。発振器の偏差は、図９及び１０においては発振器
帰還信号の位相を偏移させることにより、図１１におい
ては位相検波器２０１によって発生されるチューニング
電圧の位相を直接偏移させることにより打ち消される。

【図面の簡単な説明】

【図１】テレビジョン受像機に適用された本発明の同期
回路の素子を示す略ブロック図である。

【図２】（ａ）及び（ｂ）はノンインターレース表示テ
レビジョン受像機のビデオ同期と水平走査トリガ信号を
比較するタイミングチャートである。

【図３】（ａ）乃至（ｈ）は、図１の回路によって発生
された水平同期信号、チューニング電圧、発振器出力及
びトリガ信号を比較するタイミングチャートである。

【図４】ラスタ分離の影響を表わす表示例の図である。

【図５】（ａ）及び（ｂ）は、夫々、図３の（ｄ）に示
された信号と、本発明の特徴に従って補正された信号を
表わす周波数スペクトルである。

【図６】２ｆＨトリガ信号をビデオ同期信号に対し偏移
させる回路の一例を示す詳細な回路図である。

【図７】図６に従う回路の出力を示す論理表である。

【図８】２ｆＨトリガ信号の位相を再配置する遅延アラ
イメント回路の一例を示すブロック図である。

【図９】帰還路に第１の遅延及び出力に第２の遅延を有
する同期回路の第１の新規な構成例を示すブロック図で
ある。

【図１０】分周器の前の帰還路に遅延を有する第２の新
規の構成例を示すブロック図である。

【図１１】ローパスフィルタと遅延回路の組合せを含む
第３の新規の構成例を示すブロック図である。

【図１２】（ａ）乃至（ｆ）は、図９及び１０の回路に
よって発生された水平同期信号と、チューニング電圧
と、発振器出力及びトリガ信号を比較するタイミングチ
ャートである。

【符号の説明】

２２同期回路２４，５４，２１０，２２０，２３０位相ロックル
ープ２６同期入力信号３２トリガ出力信号３４，２０３，２３４ＶＣＯ（制御可能発振器）３６クロック信号４２，４４，２０４分周器４８１ｆＨ信号（帰還位相ロック信号）４９１ｆＨライン５２偏向回路５８，２０１，２５８位相比較器６２チューニング電圧６５直流電流成分６８フィルタ７２，７４カウンタ１０２，１０４パルス１１０タイミング回路１１５マイクロプロセッサ１１７，１１９，１３６インバータ１２１，１２３Ｄ形フリップフロップ１３２位相選択入力１３４，１４４，１５４ＮＡＮＤゲート１４２位相偏移回路１４３ゲート回路１４８ＮＯＲゲート１５２カウンタプリセットトリガライン１５３カウンタの入力１６０遅延アライメント回路１６４，１６６ワンショット１６７位相ロックループの出力２０１位相検波器２０２，２６８ローパスフィルタ２０５，２６４遅延回路２０７アナログ遅延回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者ティモシーウィリアムシーガーアメリカ合衆国インディアナ 46260 インディアナポリスナシュア・ドライヴ 8318 (72)発明者ドナルドヘンリーウィリスアメリカ合衆国インディアナ 46250 インディアナポリスイー・セヴンティーフォース・プレイス 5175

Claims

【特許請求の範囲】

【請求項１】入力周波数の同期入力信号（ＳＹＮＣ）
源と；上記入力周波数よりも高い、上記入力周波数の整
数倍の出力周波数で出力信号を発生する発振器と；該入
力信号及び該出力信号を表わす帰還信号に応答し、上記
入力及び出力信号の位相又は周波数の差を示す制御信号
を発生する手段とからなり；上記発振器は上記発振器出
力信号の上記入力信号に同期した追従のため上記制御信
号に応答し、該制御信号はその周期的変動に従って該発
振器出力信号の上記同期した追従条件から該発振器出力
信号の偏差を生じさせる傾向のある周期的変動を示し、該偏差を打ち消すため、該発振器に接続され、対応する
該制御信号の上記周期的変動の位相に対し該出力信号の
位相を偏移させる手段を更に有する、同期回路。
【請求項２】前記位相偏移手段は、前記出力信号の発
生の経路内の時間シフト回路に接続された分周器よりな
り、前記帰還信号は該時間シフト回路の出力で発生され
る請求項１記載の回路。
【請求項３】前記発振器出力信号の変動は、前記制御
信号の上記周期的変動に従って該出力信号の周期の変動
を発生させる請求項１記載の回路。
【請求項４】前記出力信号の平均周期は、前記制御信
号の前記周期的変動による影響が与えられないで保た
れ、前記同期入力信号の平均周期に追従する請求項３記
載の回路。
【請求項５】前記入力信号よりも高い周波数である
が、該入力信号に同期された前記出力信号によってドラ
イブされる走査回路を更に有する請求項１記載の回路。
【請求項６】前記位相偏移手段は前記帰還信号の経路
内の時間シフト回路に接続された分周器よりなる請求項
１記載の回路。
【請求項７】前記出力信号は前記時間シフト回路の出
力で得られる請求項６記載の回路。
【請求項８】前記制御信号の周期的変動は上記入力周
波数で発生する請求項１記載の回路。
【請求項９】前記発振器は、前記出力周波数の振動性
周波数よりも高く、上記入力周波数の整数倍である発振
周波数で振動性信号を発生し、該振動性信号に応答し前記出力信号を発生する分周器を
更に有する請求項１記載の回路。
【請求項１０】前記位相偏移手段は、前記分周器の分
割周期中の位相を前記同期入力信号に対し偏移させる手
段よりなる請求項９記載の回路。
【請求項１１】前記位相偏移手段によって発生された
位相偏移を補償するため前記出力信号の位相をシフトさ
せる手段を更に有する、請求項１０記載の回路。
【請求項１２】前記入力信号よりも高いが、該入力信
号に同期された周波数の上記位相シフトされた出力信号
によってドライブされる走査回路を更に有する請求項１
１記載の回路。
【請求項１３】入力周波数の同期入力信号（ＳＹＮ
Ｃ）源と；上記入力周波数よりも高い、上記入力周波数
の整数倍の出力周波数で出力信号を供給する発振器と；
該入力信号及び該出力信号を表わす帰還信号に応答し、
上記入力及び出力信号の位相又は周波数の差を示す制御
信号を発生する手段とからなり；上記発振器は上記発振
器出力信号の上記入力信号に同期した追従のため上記制
御信号に応答し、該制御信号はその周期的変動に従って
該発振器出力信号の上記同期した追従の条件から該発振
器出力信号の偏差を生じさせる傾向のある周期的変動を
示し；該偏差を打ち消すため、該制御信号発生手段に接
続され、対応する上記出力信号の位相に対し該帰還信号
の位相を偏移させる手段を更に有する、同期回路。
【請求項１４】前記発振器出力信号の前記偏差は、平
均周期の周りの該出力信号の上記周期の変動よりなる請
求項１３記載の回路。