JPS60191584A - 文字多重放送信号の受信装置 - Google Patents
文字多重放送信号の受信装置Info
- Publication number
- JPS60191584A JPS60191584A JP59047910A JP4791084A JPS60191584A JP S60191584 A JPS60191584 A JP S60191584A JP 59047910 A JP59047910 A JP 59047910A JP 4791084 A JP4791084 A JP 4791084A JP S60191584 A JPS60191584 A JP S60191584A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- phase
- circuit
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は、テレビジョン信号を利用して送られてくる
文字多重信号を受信する、文字多重放送信号の受信装置
に関するものである。
文字多重信号を受信する、文字多重放送信号の受信装置
に関するものである。
[発明の技術的背景とその問題点]
テレビジョン信号の垂直ブランキング期間を利用して、
パターン信号、コード信号などのいわゆる文字多重信号
を伝送するシステムが開発されている。このシステムに
おける文字多重信号は、クロック周波数f’ (ck)
= 5.727272MH2の2値のデジタル信号とし
てビデオ信号の垂直ブランキング期間に重畳されている
。従って、この文字多重信号を受信する、受信装置とし
ては、伝送りロックと同期したサンプリングクロックを
再生し、このサンプリングクロックにより、伝送されて
きたデータをサンプリングする必要があるゎここでサン
プリングクロック再生回路は、伝送データを正確にサン
プリングするのに重要であり、従来は第1図に示すよう
な回路が用いられている。
パターン信号、コード信号などのいわゆる文字多重信号
を伝送するシステムが開発されている。このシステムに
おける文字多重信号は、クロック周波数f’ (ck)
= 5.727272MH2の2値のデジタル信号とし
てビデオ信号の垂直ブランキング期間に重畳されている
。従って、この文字多重信号を受信する、受信装置とし
ては、伝送りロックと同期したサンプリングクロックを
再生し、このサンプリングクロックにより、伝送されて
きたデータをサンプリングする必要があるゎここでサン
プリングクロック再生回路は、伝送データを正確にサン
プリングするのに重要であり、従来は第1図に示すよう
な回路が用いられている。
ビデオ検波された文字多重信号を含むビデオ信号は、入
力端子11に加えられる。ビデオ信号は、色信号副搬送
波再生回路12に入力されるとともにクロックランイン
信号抜取り回路14に入力される。色信号副搬送波再生
回路12では、バースト信号に位相同期した色信号副搬
送波[’fsc=3.57945MH2]を再生し、こ
れを位相ロックドループ回路(以下PLL回路と称する
)13に入力する。PLL回路13では、色信号副搬送
波に位相同期した伝送りロック周波数[f (ck)−
815・fsc]を発生する。そしてその出力は、可変
位相器16に入力される。
力端子11に加えられる。ビデオ信号は、色信号副搬送
波再生回路12に入力されるとともにクロックランイン
信号抜取り回路14に入力される。色信号副搬送波再生
回路12では、バースト信号に位相同期した色信号副搬
送波[’fsc=3.57945MH2]を再生し、こ
れを位相ロックドループ回路(以下PLL回路と称する
)13に入力する。PLL回路13では、色信号副搬送
波に位相同期した伝送りロック周波数[f (ck)−
815・fsc]を発生する。そしてその出力は、可変
位相器16に入力される。
一方りロックランイン信号扱取り回路14で扱取られた
クロックランイン信号は、位相判定回路15に入力され
る。この位相判定回路15では、先の可変位相器16の
出力と、クロックランイン信号との位相差の判定が行わ
れる。そして、位相判定回路゛15の判定出力に基づい
て、可変位相器16の位相シフト量が制御される。これ
によって、可変位相器16からは、伝送りロックに同期
したサンプリングクロックが1りられる。
クロックランイン信号は、位相判定回路15に入力され
る。この位相判定回路15では、先の可変位相器16の
出力と、クロックランイン信号との位相差の判定が行わ
れる。そして、位相判定回路゛15の判定出力に基づい
て、可変位相器16の位相シフト量が制御される。これ
によって、可変位相器16からは、伝送りロックに同期
したサンプリングクロックが1りられる。
ところで、テレビジョン技術に於いては、その扱うビデ
オ信号を量子化して処理するデジタルテレビジョン受像
機が開発されている。この種デジタル回路においては、
量子化サンプリング周波数トシテ、4Xfscの周波数
が用いられる。ここで、デジタルテレビジョン受像機に
おける母子化サンプリング周波数4Xfscと、文字多
重倍9号におけるサンプリングクロック周波数[f (
ck)=815・fsc]とに着目した場合、両者は簡
単な整数関係ではない。従って、デジタルテレビジョン
受像機において、文字多重信号を受信しようとした場合
は、第1図に示したようなサンプリングクロック再生回
路を別途専用に設ける必要があった。
オ信号を量子化して処理するデジタルテレビジョン受像
機が開発されている。この種デジタル回路においては、
量子化サンプリング周波数トシテ、4Xfscの周波数
が用いられる。ここで、デジタルテレビジョン受像機に
おける母子化サンプリング周波数4Xfscと、文字多
重倍9号におけるサンプリングクロック周波数[f (
ck)=815・fsc]とに着目した場合、両者は簡
単な整数関係ではない。従って、デジタルテレビジョン
受像機において、文字多重信号を受信しようとした場合
は、第1図に示したようなサンプリングクロック再生回
路を別途専用に設ける必要があった。
[発明の目的]
この発明は、上記した事情に鑑みてなされたもので、量
子化されたデジタルテレビジョン信号を処理する回路に
おいて、簡単な構成で文字多重信号を受信するためのサ
ンプリングクロックが得られるようにした文字多重放送
信号の受信装置を提供することを目的とする。
子化されたデジタルテレビジョン信号を処理する回路に
おいて、簡単な構成で文字多重信号を受信するためのサ
ンプリングクロックが得られるようにした文字多重放送
信号の受信装置を提供することを目的とする。
[発明の概要]
この発明では、第4図に示すように、補間データ生成回
路25により、ビデオ信号をT= 1 /4fsc秒(
fsc=3.579545〜IHz−)毎にサンプリン
グCたデジタルデータ系列から、補間法により、TX1
/2X2O3−タ系列を疑似的に作る。次にTX1/2
X2O3−タ系列を5回に1回毎に、ラッチ回路281
〜285でサンプルする。これによって5種類の位相の
5/8fsc間隔でサンプルされたデータ系列を得る。
路25により、ビデオ信号をT= 1 /4fsc秒(
fsc=3.579545〜IHz−)毎にサンプリン
グCたデジタルデータ系列から、補間法により、TX1
/2X2O3−タ系列を疑似的に作る。次にTX1/2
X2O3−タ系列を5回に1回毎に、ラッチ回路281
〜285でサンプルする。これによって5種類の位相の
5/8fsc間隔でサンプルされたデータ系列を得る。
そして判定回路30にて、クロックランイン信号と最も
位相の近いデータを選択するものである。
位相の近いデータを選択するものである。
[発明の実施例]
以下この発明の実施例を図面を参照して説明する。
第4図はこの発明の一実施例であり、入力端子21には
、文字多重信号を含むアナログビデオ信号が入力される
。このビデオ信号は、アナログ・デジタル変換回路24
に加えられるとともに、8Xfsc[fsc=副搬送波
の周波数]の発振倍信号を発生する発振器22に入力さ
れる。この発振器22はバースト信号に位相同期して発
振する一同期発振器である。この発振器22の出力は、
1/2分周器23で4Xfscの周波数となり、アナロ
グ・デジタル変換回路24に量子化サンプリング信号と
して加えられる。これによって、アナログ・デジタル変
換回路24からは量子化されたデジタルビデオ信号が得
られる。
、文字多重信号を含むアナログビデオ信号が入力される
。このビデオ信号は、アナログ・デジタル変換回路24
に加えられるとともに、8Xfsc[fsc=副搬送波
の周波数]の発振倍信号を発生する発振器22に入力さ
れる。この発振器22はバースト信号に位相同期して発
振する一同期発振器である。この発振器22の出力は、
1/2分周器23で4Xfscの周波数となり、アナロ
グ・デジタル変換回路24に量子化サンプリング信号と
して加えられる。これによって、アナログ・デジタル変
換回路24からは量子化されたデジタルビデオ信号が得
られる。
このデジタルビデオ信号は、補間データ生成回路25、
ゲートスイッチ26、タイミング設定回路27に入力さ
れる。
ゲートスイッチ26、タイミング設定回路27に入力さ
れる。
補間データ生成回路25は、複数の遅延素子DL1、D
L2、DL3・・・DLnを直列接続してなり、遅延素
子DLIの入力端子及び各遅延素子の出力端子はそれぞ
れ係数設定回路Kl、K2、K3・・・Kn+1を介し
て加算回路251に接続されている。ここで、この補間
データ生成回路25の駆動クロックとしては、先の発振
器22の出力が用いられる。またこの補間データ生成回
路25は、周期T=1/8fsc [SeC]のタップ
間隔を持つ非巡回形のフィルタである。今、端子21の
入力信号を4Aとし、その量子化が、第2図のタイミン
グt1、t2、t3・・・でおこなわれたとする。また
遅延素子DL2の出力端子が中間のタップであるものと
づる。ざらに、係数設定回路に2、K4が1/2に設定
され、その他の係数設定回路には零が設定されているも
のとする。ここで加算回路251の出力と、遅延素子D
L2の出力とを切替えスイッチ252によって8fsc
の周波数で切替えて取出せば、第2図のように白丸、黒
丸で示すサンプリング点のデータが交互に得られる。
L2、DL3・・・DLnを直列接続してなり、遅延素
子DLIの入力端子及び各遅延素子の出力端子はそれぞ
れ係数設定回路Kl、K2、K3・・・Kn+1を介し
て加算回路251に接続されている。ここで、この補間
データ生成回路25の駆動クロックとしては、先の発振
器22の出力が用いられる。またこの補間データ生成回
路25は、周期T=1/8fsc [SeC]のタップ
間隔を持つ非巡回形のフィルタである。今、端子21の
入力信号を4Aとし、その量子化が、第2図のタイミン
グt1、t2、t3・・・でおこなわれたとする。また
遅延素子DL2の出力端子が中間のタップであるものと
づる。ざらに、係数設定回路に2、K4が1/2に設定
され、その他の係数設定回路には零が設定されているも
のとする。ここで加算回路251の出力と、遅延素子D
L2の出力とを切替えスイッチ252によって8fsc
の周波数で切替えて取出せば、第2図のように白丸、黒
丸で示すサンプリング点のデータが交互に得られる。
今、黒丸の位置のデータが遅延素子DL2から得られる
ものとすると、白丸の位置に示すデータは補間データで
ある。そして、このデータのサンプリング点を並べて示
すと、第3図(a)のようになる。このデータは、ラッ
チ回路281.282.283.284.285に並列
に与えられる。
ものとすると、白丸の位置に示すデータは補間データで
ある。そして、このデータのサンプリング点を並べて示
すと、第3図(a)のようになる。このデータは、ラッ
チ回路281.282.283.284.285に並列
に与えられる。
一方、ラッチ回路281〜285に対しては、115分
周器2つからのラッチパルス〜が加えられる。この11
5分周器29は先の発振器22の出力を115分周する
回路である。従って、この分周器から5つの位相の異な
る分周出力をとりだし、それぞれをラッチ回路281〜
285の各ラッチパルスとして用いれば、各ラッチ回路
281〜285では第3図(b)〜(f)の掛けるマー
ク(×)で示す点のデータがそれぞれラッチされること
になる。このことは、8 X f s cの周波数でサ
ンプリングされただデータを、5回に一回の割合いでラ
ッチすることを意味する。
周器2つからのラッチパルス〜が加えられる。この11
5分周器29は先の発振器22の出力を115分周する
回路である。従って、この分周器から5つの位相の異な
る分周出力をとりだし、それぞれをラッチ回路281〜
285の各ラッチパルスとして用いれば、各ラッチ回路
281〜285では第3図(b)〜(f)の掛けるマー
ク(×)で示す点のデータがそれぞれラッチされること
になる。このことは、8 X f s cの周波数でサ
ンプリングされただデータを、5回に一回の割合いでラ
ッチすることを意味する。
従って、各ラッチ回路182〜185からの出力データ
は815・fscの周波数でサンプリングされたのと等
価になる。
は815・fscの周波数でサンプリングされたのと等
価になる。
・上記の動作によって、5種類の位相の異なる、しかも
8 / 5 f e cでサンプリングされたデジタル
ビデオ信号が得られたことになる。ここで、5種類の位
相のうちいづれか一つの位相のものが選択されるのであ
るが、これは、判定回路30によって決定される。
8 / 5 f e cでサンプリングされたデジタル
ビデオ信号が得られたことになる。ここで、5種類の位
相のうちいづれか一つの位相のものが選択されるのであ
るが、これは、判定回路30によって決定される。
すなわち、判定5路30には文字多重信号の先頭に同期
用として伝送されてくるクロックランイン信号が取込ま
れる。クロックランイン信号は、垂直同期信号でプリセ
ットされ、水平同期信号をカラン]・シてクロックラン
イン信号の位置を検出するタイミング設定回路27が、
ゲートスイッチ回路26をコントロールすることによっ
て、判定回路30に導入される。判定回路30は、クロ
ックランイン信号と位相の同期している、または最も位
相差の少ないサンプリングタイミングのデジタルビデオ
信号を検出し、そのビデオ信号を取出すように、選択ス
イッチ31を制御する。さらに、この判定回路30は、
取出したビデオ信号をラッチしているラッチパルスも取
出すように、選択スイッチ32をも制御する。クロック
ランイン信号は、101010・・・の繰返しであるか
ら、この期間内で第3図の(b)〜(f)のタイミング
で得られる各データ系列の最大値と最少値の差が最も大
きいデータ系列が、クロックランイン信号の位相に近い
ことになる。つまり、クロックランイン信号の1の期間
のデータと0の期間のデータとの差を各系列で演輝すれ
ばよい。
用として伝送されてくるクロックランイン信号が取込ま
れる。クロックランイン信号は、垂直同期信号でプリセ
ットされ、水平同期信号をカラン]・シてクロックラン
イン信号の位置を検出するタイミング設定回路27が、
ゲートスイッチ回路26をコントロールすることによっ
て、判定回路30に導入される。判定回路30は、クロ
ックランイン信号と位相の同期している、または最も位
相差の少ないサンプリングタイミングのデジタルビデオ
信号を検出し、そのビデオ信号を取出すように、選択ス
イッチ31を制御する。さらに、この判定回路30は、
取出したビデオ信号をラッチしているラッチパルスも取
出すように、選択スイッチ32をも制御する。クロック
ランイン信号は、101010・・・の繰返しであるか
ら、この期間内で第3図の(b)〜(f)のタイミング
で得られる各データ系列の最大値と最少値の差が最も大
きいデータ系列が、クロックランイン信号の位相に近い
ことになる。つまり、クロックランイン信号の1の期間
のデータと0の期間のデータとの差を各系列で演輝すれ
ばよい。
この結果、選択スイッチ31からの出力は、8/ 5
f s cの周波数でサンプリングしたデジタル文字信
号であり、選択スイッチ32の出力は、これに同期した
クロック信号となる。
f s cの周波数でサンプリングしたデジタル文字信
号であり、選択スイッチ32の出力は、これに同期した
クロック信号となる。
補間データの生成手段としては、種々の実施例が可能で
あるが、簡単な方法としては、隣接する各サンプリング
データの平均データを補間データとすればよい。さらに
補間データの時間位置を決定するにも種々の方法が実現
可能である。上記の実施例の他に、デュウテイ比50%
の4 f s−cのサンプリングクロックのエツジを利
用し、その立上がり、立下がりを利用してもよい。
あるが、簡単な方法としては、隣接する各サンプリング
データの平均データを補間データとすればよい。さらに
補間データの時間位置を決定するにも種々の方法が実現
可能である。上記の実施例の他に、デュウテイ比50%
の4 f s−cのサンプリングクロックのエツジを利
用し、その立上がり、立下がりを利用してもよい。
[発明の効果]
以上説明したように、この発明は;量子化されたデジタ
ルテレビジョン信号を処理する回路において、簡単な構
成で文字多重信号を受信するため一°5ンプリングクロ
ツタが得られるようにした文字多重放送信号の受信装置
を提供することができる。
ルテレビジョン信号を処理する回路において、簡単な構
成で文字多重信号を受信するため一°5ンプリングクロ
ツタが得られるようにした文字多重放送信号の受信装置
を提供することができる。
第1図は従来のサンプリングクロック再生回路を示す回
路図、第2図はのこの発明を説明する為の信号の説明図
、第3図はこの発明の詳細な説明する為のサンプリング
タイミングの説明図、第4図はこの発明の一実施例を示
す回路図である。 25補間データ生成回路、281〜285・・・ラッチ
回路、30・・・判定回路、31.32・・・スイッチ
回路。 第11”1 第3図 (a) o * o * o e o * o * o
e o e o e o 拳0 拳(b)x (C) 〆 ((1) 〆 (e) − (f)
路図、第2図はのこの発明を説明する為の信号の説明図
、第3図はこの発明の詳細な説明する為のサンプリング
タイミングの説明図、第4図はこの発明の一実施例を示
す回路図である。 25補間データ生成回路、281〜285・・・ラッチ
回路、30・・・判定回路、31.32・・・スイッチ
回路。 第11”1 第3図 (a) o * o * o e o * o * o
e o e o e o 拳0 拳(b)x (C) 〆 ((1) 〆 (e) − (f)
Claims (1)
- 【特許請求の範囲】 周期T=1/4fsc但しfsc:色副搬送波周波数の
間隔でサンプリングしたデジタルビデオ信号を作るアナ
ログ・デジタル変換回路と、前記デジタルビデオ信号が
入力され、ll#合う2つのサンプリングデータの時間
的中間位置に、その前後のサンプリングデータを用いて
補間データを発生し、疑似的に1 / 8 f s c
周期の間隔のデータ系列に変換する補間データ生成手段
と、前記補間データ生成手段から出力されるT=1/
8 f s c間隔のデータ系列を5個のラッチ回路に
8fsc15fscの周波数で巡回的にラッチし、各ラ
ッチ回路の出力データを T=5/8fscとする手段
と、 クロックランイン信号位相と前記5個のラッチ回路の各
出力データ位相とを比較して、クロックランイン信号に
最も近い位相の前記出力データを導出する手段とを 具備したことを特徴とする文字多重放送信号の受信装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59047910A JPS60191584A (ja) | 1984-03-13 | 1984-03-13 | 文字多重放送信号の受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59047910A JPS60191584A (ja) | 1984-03-13 | 1984-03-13 | 文字多重放送信号の受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60191584A true JPS60191584A (ja) | 1985-09-30 |
JPH0453150B2 JPH0453150B2 (ja) | 1992-08-25 |
Family
ID=12788525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59047910A Granted JPS60191584A (ja) | 1984-03-13 | 1984-03-13 | 文字多重放送信号の受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60191584A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374381A (ja) * | 1986-09-18 | 1988-04-04 | Toshiba Corp | デジタルデータ変換方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS581378A (ja) * | 1981-05-11 | 1983-01-06 | ア−ルシ−エ−・コ−ポレ−シヨン | 信号変換器 |
JPS5897968A (ja) * | 1981-12-05 | 1983-06-10 | Sony Corp | ディジタル信号の標本化周波数変換装置 |
JPS58202681A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | デ−タ信号受信機 |
-
1984
- 1984-03-13 JP JP59047910A patent/JPS60191584A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS581378A (ja) * | 1981-05-11 | 1983-01-06 | ア−ルシ−エ−・コ−ポレ−シヨン | 信号変換器 |
JPS5897968A (ja) * | 1981-12-05 | 1983-06-10 | Sony Corp | ディジタル信号の標本化周波数変換装置 |
JPS58202681A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | デ−タ信号受信機 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374381A (ja) * | 1986-09-18 | 1988-04-04 | Toshiba Corp | デジタルデータ変換方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0453150B2 (ja) | 1992-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
US4464679A (en) | Method and apparatus for operating a microprocessor in synchronism with a video signal | |
EP0615383A2 (en) | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates | |
GB2129658A (en) | Sampling pulse generator | |
JPS6489791A (en) | Television receiver | |
JPH0774978A (ja) | テレビジョン装置 | |
KR920003164B1 (ko) | 편향 출력 신호 발생 장치 | |
US3941930A (en) | Synchronizing signal regenerator | |
US4468687A (en) | Television synchronizing signal reproducing apparatus | |
JPS60191584A (ja) | 文字多重放送信号の受信装置 | |
US3525808A (en) | Method and apparatus for synchronizing television signals | |
JPS613545A (ja) | 標本化回路 | |
US5528306A (en) | Video signal processing circuit for converting digital color difference signals into a carrier chrominance signal | |
US4390899A (en) | Television signal processing system | |
JP2569671B2 (ja) | デジタルビデオエンコーダ | |
US5132785A (en) | Data selector for demodulating chrominance signal | |
GB1558535A (en) | Processing a digitally coded colour video signal | |
JP3067036B2 (ja) | サンプリングレート変換回路 | |
JPH0576049A (ja) | クロツク再生装置 | |
KR0128046Y1 (ko) | 방송 프로그램 예약 시스템에서의 데이터 복원회로 | |
JPS62268274A (ja) | 水平同期再生装置 | |
JPS635327Y2 (ja) | ||
JPH08275023A (ja) | 同期信号検出回路 | |
JPS58202680A (ja) | 位相同期回路 | |
JPS639293A (ja) | 文字信号分離抽出回路 |