JPH0583590A - 同期検出回路 - Google Patents

Abstract

(57)【要約】 【目的】入力信号の切り替わり時や電源のオン時に、同
期確立が得られるまでの時間を短縮する。 【構成】タイミング発生回路１４はシステムカウンタ１
３の出力を用いて各種タイミング信号及び内部フレーム
パルスを作成する。フレームパルス検出回路１１は到来
するフレームパルス信号のパターンを検出し検出フレー
ムパルスを発生する。モニタカウンタ１９等は検出フレ
ームパルスと内部フレームパルスとが複数フレーム期間
連続して不一致のとき不一致検出信号を出力する。ナン
ド回路２０は不一致検出信号が得られているときに、検
出フレームパルスを通過させてシステムカウンタを強制
同期させる。アンド回路２１はモニタカウンタ１９をロ
ードすることができ、システムの入力信号が切り替わっ
た場合及び電源が投入された場合に応答してモニタカウ
ンタに不一致検出信号を強制的に出力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テレビジョン信号等
のフレームタイミングを検出する同期検出回路に関す
る。

【０００２】

【従来の技術】我国における高品位テレビジョン放送方
式の１つとして、ＭＵＳＥ（multiplesub-Nyquist samp
ling encoding）方式がある。ＭＵＳＥ方式の信号伝送
フォーマットは、図５に示すようなフォーマットであ
り、同期信号としては、ＨＤ信号、フレームパルスがあ
る。図６はそのうちのフレームパルスを部分を取り出し
てその波形を示している。フレームパルス（ＦＰ）信号
は、第１ライン及び第２ラインの後半部に挿入されてお
り、映像信号振幅に等しい２値の変化をとる信号であ
る。フレームパルスは、４クロック毎にハイレベル
“Ｈ”とローレベル“Ｌ”を繰り返すパターンであり、
第１ラインと第２ラインでは反転した関係にある。ＨＤ
信号は水平同期をとる信号であり映像信号の前半部でか
つ各ラインに台形波の形で挿入されている。但し、ライ
ン間では反転した関係にある。さらに送信側と受信側の
信号レベルの基準を与えるものとして、ＭＵＳＥ信号の
各フィールドの終りのラインには、クランプレベル信号
が挿入されている。このクランプレベル信号により設定
されたレベルは、映像信号の中点振幅を示している。次
に、ＭＵＳＥ信号を受信して映像や音声を再生する場合
は、上述したような同期信号の位置を検出してシステム
の同期をかける必要がある。

【０００３】このために、ＭＵＳＥシステムには、フレ
ームパルス信号の所定のパターンを検出してフレームパ
ルス信号が到来したことを検出するフレームパルス検出
回路がある。即ち、フレームパルス信号は、図６に示す
ように、他の映像等のラインと明確に区別できるように
４クロック分の“Ｈ”レベルと“Ｌ”レベルが交互に１
７ペア繰り返しており、しかも１ライン目と２ライン目
では極性が反転している。この特徴（逆相関）を利用し
てフレームパルス信号の到来が検知される。さらにシス
テムの各種のタイミングを得るタイミング発生回路もあ
る。タイミング発生回路は、フレームパルス検出回路が
フレームパルスを検出するとこれによりリセットされて
同期させられる。

【０００４】図３は、フレーム検出回路及びタイミング
発生回路とを関連つける従来の同期検出回路を示してい
る。また図４はこの回路の各部信号のタイミングチャー
トを示している。

【０００５】入力端子１０にはＭＵＳＥ信号のＭＳＢが
供給され、フレームパルス検出回路１１に入力される。
フレームパルス検出回路１１は、フレームパルス信号の
所定のパターンからフレームパルス（ＦＰ）の到来を検
出し、検出ＦＰ（Ａ）、または（Ｂ）を出力する。この
検出ＦＰ（Ａ）または（Ｂ）はラッチ回路１２、ナンド
回路１７に供給される。ラッチ回路１２は、検出ＦＰを
ラッチして出力する（ラッチ出力（Ｃ））。図４には、
入力切り換えタイミング前は、検出ＦＰ（Ａ）をラッチ
している様子を示し、入力切り換えタイミング後は、検
出ＦＰ（Ｂ）をラッチしている様子を示している。ラッ
チ回路１２の出力（Ｃ）は、ナンド回路２０に入力され
る。ナンド回路２０は、ラッチ回路１２の出力（Ｃ）と
モニタカウンタ１９のキャリー出力（Ｉ）とを位相比較
している。キャリー出力（Ｉ）がローレベル“Ｌ”のと
きは、ナンド回路２０の出力は常にハイレベル“Ｈ”と
なり、システムカウンタ１３がクリアされることはな
い。逆に、モニタカウンタ１３のキャリー出力（Ｉ）が
ハイレベル“Ｈ”のときは、ナンド回路２０からはラッ
チ回路１２の出力（Ｃ）のタイミングでリセットパルス
（Ｊ）が出力され、システムカウンタ１３をクリアする
ことになる。

【０００６】システム電源がオンした直後は、モニタカ
ウンタ１９のカウント値は不定である。またシステムカ
ウンタ１３もカウントを開始し、タイミング発生回路１
４はシステムカウンタ１３のカウント値に応じて、各種
タイミング信号を発生する。このうち内部ＦＰ（Ｅ）
は、ラッチ回路１５及びナンド回路１７に与えられてい
る。システムが同期状態にあるときは、内部ＦＰ（Ｅ）
とフレームパルス検出回路１１から出力される検出ＦＰ
の位相が一致するように設計されている。そして、この
ときはパルス（Ｇ）が得られ、モニタカウンタ１９がク
リアされるようになっている。さらにモニタカウンタ１
９のキャリー出力（Ｉ）は、システムが同期状態のとき
は、検出ＦＰが得られるタイミングでローレベル“Ｌ”
となるように設計されている。

【０００７】システム電源がオンした直後、あるいはチ
ャンネルが切換えられた直後で上記の同期状態が得られ
ていない場合（非同期状態）は、アンド回路１７から
は、上記のクリアパルス（Ｇ）が得られない。このため
にモニタカウンタ１９はカウントを継続し、キャリー出
力（Ｉ）が発生するようになる。するとナンド回路２０
においても、信号（Ｃ）と（Ｉ）により、システムカウ
ンタ１３に対するクリアパルス（Ｊ）が得られるように
なる。

【０００８】即ち、非同期状態で、モニタカウンタ１９
がクリアされない状態では、ラッチ回路１５、アンド回
路１６による微分回路が、内部ＦＰ（Ｅ）の立上がりエ
ッジを検出し、これをイネーブル制御信号（Ｆ）とし当
該モニタカウンタ１９のイネーブル端子に与えるように
なる。すると、モニタカウンタ１９は、内部ＦＰ（フレ
ームパルス）（Ｅ）が発生される毎に、図４の（Ｈ）の
如くカウントアップすることになる。そして例えば、１
５（ＦH)になると、キャリー出力（Ｊ）が得られ、これ
が、反転器１８を通してアンド回路１６にフィードバッ
クされる。このためにモニタカウンタ１９は、非同期を
示すキャリー出力（Ｉ）を保持したまま、動作を停止す
ることになる。

【０００９】キャリー出力（Ｉ）がハイレベルになると
いうことは、ナンド回路２０は最初に入力した検出ＦＰ
を通過させるということであり、この検出ＦＰが入力す
ると、今まで独自にカウントを行っていたシステムカウ
ンタ１３が強制的にクリアされることになる。これによ
り、初めてシステムが強制的にフレームパルス信号に同
期する。

【００１０】図４に示すように、現在の入力信号Ａに対
して同期が取れている状態で、入力信号Ｂに切り替わっ
た場合、図４の（Ａ）と（Ｅ）のように検出ＦＰと内部
ＦＰの位相が一致していた関係が、図４（Ｂ）と（Ｅ）
のように位相ずれが生じると、上記したようにモニタカ
ウンタ１９がクリアされないようになる。そして、内部
ＦＰの立上がりでモニタカウンタ１９がカウントアップ
され、キャリー出力（図４（Ｉ）がハイレベルになり、
非同期であることを示すようになる。そしてその後最初
に検出された入力信号Ｂによる検出ＦＰによりシステム
カウンタ１３がリセットされ、信号Ｂに対する同期がか
かることになる。また一度システムカウンタ１３のリセ
ットが行われた後は、内部ＦＰと外部ＦＰと位相が一致
するように設計されているのでナンド回路１７を通して
モニタカウンタ１９はリセットされ続けるので、キャリ
ー出力は“Ｌ”となる。そしてシステムカウンタ１３は
同期状態を維持して巡回カウントを行うことになる。

【００１１】上記したように従来の同期検出回路による
と、モニタカウンタ１９及びその周辺制御回路により、
一度システムカウンタ１３が外部ＦＰに位相同期される
と、その後は、伝送Ｃ／Ｎの低下等により連続して（１
５フレーム期間）外部ＦＰが検出されないような場合以
外は、同期状態として動作している。１５フレーム期間
のうち１度でも外部ＦＰが検出されると、モニタカウン
タ１９がリセットされるので、同期状態として判断して
いる。

【００１２】このように、ノイズなどの影響で外部ＦＰ
がたまたま検出されないような場合であっても、安定し
て同期状態を維持することができる。しかしこのため
に、上記した例のように、電源のオン時、チャンネル切
換え時の場合、同期の再リセットが行われるまでには、
最大１５フレーム期間待つ必要がある。このためにリモ
コンなどによる入力切換え時に応答速度が遅く、リモコ
ンが正常に動作したのかどうか誤認する場合があった。

【００１３】

【発明が解決しようとする課題】上記したように従来の
同期検出回路のシステムであると、入力信号が切り替わ
ったような場合、及び電源がオンされた後では、システ
ムと入力信号との同期が確立するまでに時間がかかると
いう問題がある。そこでこの発明は、入力信号の切り替
わり時、電源のオン時の同期確立までの時間を短縮する
ことができる同期検出回路を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】この発明は、システムカ
ウンタの巡回カウント出力を用いて、システムに必要な
各種タイミング信号及び内部フレームパルスを作成する
タイミング発生手段と、外部から到来するフレームパル
ス信号の特定パターンを検出することにより検出フレー
ムパルスを発生するフレームパルス検出手段と、前記検
出フレームパルスと内部フレームパルスの位相の一致、
不一致を検出し、複数フレーム期間連続して不一致の場
合は不一致検出信号を出力するモニタ手段と、前記不一
致検出信号が得られているときに、前記検出フレームパ
ルスを通過させて前記システムカウンタにクリア信号と
して供給しシステムを強制同期させるゲート手段とを具
備した同期検出回路において、前記フレームパルス信号
を含む外部からの入力信号が切り替わったこと及びシス
テム電源が投入されたことに応答して、前記モニタ手段
に前記不一致検出信号を強制的に出力させる手段を具備
するものである。

【００１５】

【作用】上記の手段により、入力信号が切り替わるよう
なチャンネル切換え時、及び電源投入時は、不一致検出
信号が直ぐに得られる。よって、システムカウンタの強
制的な同期を得るまでに前記モニタ手段による数フレー
ム期間分の遅延を無くすことができ、迅速なシステム同
期確立を得ることができる。

【００１６】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１７】図１はこの発明の一実施例であり、図２は
その動作を説明するために示したタイミングチャートで
ある。図１において図３の構成と同一部分には、同一符
号を付している。従来の回路と異なる部分は、モニタカ
ウンタ１９のロードパルス入力端子に対して、アンド回
路２１からロードパルス（Ｋ）が与えられるようになっ
ている。

【００１８】即ち、端子１１には、入力信号切換えパル
ス（チャンネル切換え時等に得られる）が入力され、端
子２３にはパワーオンリセットパルスが入力される。こ
れらは、アンド回路２１に入力される。アンド回路２３
の出力端子は、モニタカウンタ１９のロードパルス入力
端子に接続されている。他の部分は、先の従来の回路と
同じである。即ち、入力端子１０にはＭＵＳＥ信号のＭ
ＳＢが供給される。入力端子１０は、フレームパルス検
出回路１１に接続されている。フレームパルス検出回路
１１の出力端は、ナンド回路１７及びラッチ回路１２に
接続されている。ラッチ回路１２の出力端は、ナンド回
路２０に接続され、ナンド回路２０の出力端は、システ
ムカウンタ１３のクリアパルス入力端に接続されてい
る。システムカウンタ１３のカウント出力は、タイミン
グ発生回路１４に入力されている。タイミング発生回路
１４は、システムに必要な各種タイミング信号を作成す
るとともに内部フレームパルス（内部ＦＰ）を作成して
いる。内部ＦＰは、ナンド回路１７、ラッチ回路１５、
アンド回路１６に入力される。ナンド回路１７の出力
は、モニタカウンタ１９のクリア端子に入力される。ま
たモニタカウンタ１９のキャリー出力は、ナンド回路２
０に入力されるとともに、反転器１８を介してアンド回
路１６に入力されている。このアンド回路１６の出力は
モニタカウンタ１９のイネーブル端子に入力されてい
る。

【００１９】入力信号が切り替わることなく連続して前
記入力信号を受信している基本的な動作は、先に説明し
た従来の回路と同様に、モニタカウンタ１９の出力は、
ローレベルである。またナンド回路１７の出力により、
検出ＦＰと同期した内部ＦＰ（Ｅ）が得られる毎にクリ
アされ、キャリー出力（Ｉ）はローレベルを維持し続け
る。しかし連続して例えば５フレーム期間、検出ＦＰが
得られないような場合は、モニタカウンタ１７のキャリ
ー出力（Ｉ）がハイレベルとなり、ナンド回路２０は最
初に到来した検出ＦＰ（ラッチ回路１２から導出され
る）を導出可能となり、システムカウンタ１３を強制的
にクリアする。これによりシステムは、キャリー出力が
ハイレベルになった後、最初に到来した検出ＦＰに同期
させられることになる。

【００２０】一方、入力信号が切換えられた場合や、パ
ワーオンリセットパルスが入力したときは、アンド回路
２１からロードパルスが出力される。このときは、モニ
タカウンタ１９には１５（ＦH)がロードされるようにな
っている。このために、そのキャリー出力（Ｉ）は、ハ
イレベルとなる。この結果、次のフレームで最初に得ら
れたラッチ回路１２からの出力（Ｃ）、つまり検出ＦＰ
は即座にシステムカウンタ１３をクリアすべくナンド回
路１２を通過可能となる。よって、システムは再リセッ
トがかかり、電源オン時や入力信号切替わり時における
同期確立に遅れが生じない。このために、リモコンなど
の操作による場合も、リモコンの故障等という誤認もな
くなる。

【００２１】

【発明の効果】以上説明したようにこの発明によれば、
入力信号の切り替わり時、電源のオン時の同期確立まで
の時間を短縮することができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図。

【図２】図１の回路の動作を説明するために示したタイ
ミングチャート。

【図３】従来の同期検出回路を示す図。

【図４】図３の回路の動作を説明するために示したタイ
ミングチャート。

【図５】ＭＵＳＥ信号の伝送フォーマットを示す説明
図。

【図６】フレームパルス信号の波形を示す図。

【符号の説明】

１１…フレームパルス検出回路、１２、１５…ラッチ回
路、１３…システムカウンタ、１４…タイミング発生回
路、１６、２１…アンド回路、１７、２０…ナンド回
路、１８…反転器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】システムカウンタの巡回カウント出力を用
   いて、システムに必要な各種タイミング信号及び内部フ
   レームパルスを作成するタイミング発生手段と、外部か
   ら到来するフレームパルス信号の特定パターンを検出す
   ることにより検出フレームパルスを発生するフレームパ
   ルス検出手段と、前記検出フレームパルスと内部フレー
   ムパルスの位相の一致、不一致を検出し、複数フレーム
   期間連続して不一致の場合は不一致検出信号を出力する
   モニタ手段と、前記不一致検出信号が得られているとき
   に、前記検出フレームパルスを通過させて前記システム
   カウンタにクリア信号として供給しシステムを強制同期
   させるゲート手段とを具備した同期検出回路において、 前記フレームパルス信号を含む外部からの入力信号が切
   り替わったこと及びシステム電源が投入されたことに応
   答して、前記モニタ手段に前記不一致検出信号を強制的
   に出力させる手段を具備したことを特徴とする同期検出
   回路。