JPH04150477A - 同期判定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＴＶ放送を受像する受像機の同期判定回路に
関するものである。

〔従来の技術〕

国内の現行のテレビ放送ｃ以下ＮＴＳＣ）では。

テレビ受僚機ｆ以下テレビと略称する）の一画面あたり
の走査線は５２５本と決められ、一つの画面を走査する
のに１／３０秒で行っている。これは、飛び越し走査Ｃ
インターレース）という方法で、−本あきに水平走査を
し、最初の垂直走査で２６２．５本の走査線であらい画
面をつくり、２回目の矯直走査で１回目の走査線のあい
だを走査しＣ１枚の画面を完成する方式をとっている。

第２図及び第３図は従来及びこの発明によるテレビ受像
機を説明するための信号波形図で、第２図はテレビに入
力される複合ビデオ信号を示す波形図である。図におい
て、（ａ）は奇数フィルド、（ｂ）は偶数フィールドで
の複合ビデオ信号である。

次にこの波形について説明する。複合ビデオ信号には、
同期をとるＴこめに水平同期信号と呼ばれるパルスと垂
直同期信号と呼ばれるパルス信号が揮入されている。ま
た、垂直時信号の期間に水平同期信号が伝送されないと
、その期間の水平走査が不安定となるので垂直同期信号
に水平同期信号が入る位置に切れ目（切り込みパルス）
をいれている。しかし、このように切れ目を入れると奇
数番目と偶数番目の垂直同期信号では切れ目の位置が違
い、波形の違った信号になってしまうので。

等化パルスと呼ばれる信号を垂直同期信号及びその前後
の水平同期信号３本分の期間に挿入し、奇数、偶数番目
の垂直同期信号が同じ波形になるようにしている。

第３図は周知の同期分離回路で分離された垂直同期信号
と水平同期信号である。第４図は従来の同期４！ＩＩ足
回路を示すブロック図であり、図において、Ｃ１）は周
知の同期分離回路、０語はこの同期分離回路（１）で分
離された水平同期信号を入力とするカワンタ、（至）は
このカヮンタｏツと接続しＴこタイマ。

（ロ）はカクンタ０力とタイマ（至）を制御するＣＰＬ
Ｉである０ 次に動作について説明する。通常、ＮＴＳＣでは同期の
ある状態では水平同期パルスは６３．５μｓの間にＩパ
ルス入力される。ＣＰＵα４では、タイマ（２）にスタ
ート信号を送り水平同期パルスを一定時間力９ントし、
カウント値をＣＰ［Ｊ（ロ）が読みとり、カウント値が
一定の範囲内にある時は同期であり、それ以外の時は同
期無しとＣＰＬＪ（１４１が判定している０ 〔発明が解決しようとする課題〕 従来の同期判定回路は以上のように構成されているので
、同期判定をＣＰＵがしなくてはならず。

タイマも必要で、ま１こ、ＣＰＵがこれらに制御信号を
おくらなければならないなどの問題点があった０ この発明は上記のような問題点を解消するためになされ
ｋもので、ＣＰＵが複雑な一連の同期判定動作をせずに
同期判定ができるとともに、タイマ回路を用いず容易に
いつでも同期判定できる同期判定回路を得ることを目的
とする。

〔課題を解決するための手段〕

この発明に係る同期判定回路は、垂直同期信号期間の水
平同期パルスをカウントするとともに。

そのカウント値が幾つであるかを判定し、その値をラッ
チするようにしたものである。

〔作用〕

この発明における同期判定回路は、垂直同期信号期間の
水平同期パルス数をカウントし、同期判定を行う。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による同期判定回路で１図にお
いて、Ｃ１）は複合ビデオ信号を入力とする周知の同期
分離回路、（２）は同期分離された垂直同期信号をイネ
ーブル信号とし水平同期パルスを入力とするカワンタ、
（３）はこのカクンタ（２）のカウント値が３であれば
一致信号＃１″を出力する一致回路、（４）は同期分離
された垂直同期信号の立ち下がりのタイミングでこの一
致回路（３）の一致信号をランチするラッチ回路である
。

次に動作について説明する。複合ビデオ信号には垂直同
期期間中にも同期を安定にするため昏こ水平同期パルス
が挿入されている０同期分離回路＋１１によって等化パ
ルスを削除しＴこ水平同期パルスは、第３図に示すよう
に垂直同期期間に３発含まれている。

第１図の回路動作について説明する。カクンタ（２）は
同期分離回路ｒｌ）によって分離されｒｌｉｉ直同期信
号が１″の期間（垂直同期期間）だけカウントな行い、
それ以外はリセット状態である。垂直同期期間にはいる
と力９ンタ（２）がカウント動作を開始する。今、カワ
ンタ（２）が信号の立ち下がりを検出するカワンタとす
ると、同期がある場合カクンタ（２）は垂直同期期間中
に３発のパルスをカウントしカウント値は３になる。−
数回路（３）はカウント値が３の場合のみ一致信号・１
″を出方する。ラッチ回路（４）は同期分離された垂直
同期信号の立ち下がりのタイミングで、この−数回路（
３）の一致信号をランチするので、ラッチ回路（４）は
＃ｌ＃を出力し続ける。同期がない場合は、垂直同期信
号及び水平同期信号は安定に発生しておらず正常にカウ
ントできないので、これをラッチしたラッチ回路（４）
の値は“０＃になる。

ＣＰＵはこのラッチ回路（４）の信号を読み出すことで
、いつでも同期の有無を知ることができる。

なお、上記実施例では垂直同期期間内に３発の水平同期
信号が挿入されている信号について示したが、―直同期
期間内に挿入されているパルスは水平同期パルスだけで
なく【も良い。

〔発明の効果〕

以上のようにこの発明によれば、複合ビデオ信号の垂直
同期信号と水平同期パルスから同期の判定ができるよう
に構成したので、回路が簡単になり、ま７４．ｃｐｕの
負荷を軽減できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による同期判定回路のブロ
ック図、第２図はテレビ放送の複合ビデオ信号の波形図
、第３図は同期分離回路により分離された一直同期信号
および水平同期パルスの波形図、第４図は従来の同期判
定回路のブロック図である。 図において、（２）は力９ンタ、（３）は−数回路、（
４）はラッチ回路である。 なお２図中、同一符号は同一、ま１こは相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. インターレース方式の複合ビデオ信号を受ける受像機の
   同期判定回路において、同期分離回路によつて分離され
   た複合ビデオ信号に含まれる垂直同期信号と水平同期信
   号を入力する垂直同期期間をカウントの有効期間とする
   水平同期信号をカウントするカウンタと、上記カウンタ
   のカウント値を検出する一致回路と、上記垂直同期分離
   回路で分離された垂直同期信号をラッチタイミングとす
   る一致信号の出力をラッチするラッチ回路を備えたこと
   を特徴とする同期判定回路。