JPH0898053A

JPH0898053A - 同期検出回路

Info

Publication number: JPH0898053A
Application number: JP6235555A
Authority: JP
Inventors: Mari Inamori; 眞理稲守
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1994-09-29
Filing date: 1994-09-29
Publication date: 1996-04-12
Anticipated expiration: 2021-11-22
Also published as: US5796444A; JP3847353B2

Abstract

(57)【要約】【目的】入力信号の切り換え等があった場合に、新た
な入力信号との再同期の検出を速やかに行うことができ
る同期検出回路を提供する。【構成】フレーム同期検出回路３は、例えばＭＵＳＥ
信号等に含まれるフレームパターンとＭＵＳＥデコーダ
の内部で生成されるフレーム同期信号（信号ＩＦＰ１）
との同期をとる回路であって、パターン検出回路３０、
積分回路３２およびスライサ回路３４は協働してフレー
ムパターンを検出して信号ＳＳとして位相比較回路３６
に対して出力し、位相比較回路３６、判定回路３８は協
働して、信号ＳＳと分周回路４２が生成した信号ＩＦＰ
１との位相差が所定の値以上であることを８フレーム連
続して検出した場合、または信号ＳＳと信号ＩＦＰ１と
の位相差が所定の値以上であって信号ＳＳと信号ＩＦＰ
２との位相差が所定の値以上でないことを２フレーム連
続して検出した場合に同期外れを検出し、ゲート回路４
０は同期外れが検出されたときに分周回路４２を初期化
して信号ＩＦＰ１の位相を信号ＳＳの位相に合わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＭＵＳＥ方式の
映像信号のフレーム同期を検出する同期検出回路に関す
る。

【０００２】

【従来の技術】現在、衛星放送等において、高品位テレ
ビジョン（ＨＤＴＶ）方式が実用化されている。ＨＤＴ
Ｖ方式の映像信号を放送する場合、ＨＤＴＶ方式の映像
信号をＭＵＳＥ方式により帯域圧縮し、伝送する。ＭＵ
ＳＥ方式により帯域圧縮され、伝送された映像信号（Ｍ
ＵＳＥ信号）を受信して帯域伸長するＭＵＳＥデコーダ
においては、ＭＵＳＥデコーダ内部の帯域伸長回路等
と、伝送されてきたＭＵＳＥ信号とのフレーム同期をと
る必要がある。

【０００３】ＭＵＳＥデコーダ（帯域伸長回路等）とＭ
ＵＳＥ信号とのフレーム同期をとるためには、ＭＵＳＥ
デコーダの内部のフレーム同期信号と、ＭＵＳＥ信号の
フレームパルスとの同期の確立および同期外れを検出す
る必要がある。このような用途に用いられるフレーム同
期検出回路としては、例えば「ＭＵＳＥ受信機用クロッ
ク同期回路（萬他、１９８５年テレビジョン学会全国大
会予稿集１３−１６、頁３７７〜頁３７８）」（文献
１）に開示されたものが知られている。

【０００４】文献１に開示されたフレーム同期検出回路
は、ＭＵＳＥデコーダで生成された同期信号と、ＭＵＳ
Ｅ信号に含まれるフレームパルスとが連続してＭＵＳＥ
信号８フレーム以上、一定の値、例えば±１クロックよ
り小さい場合にフレーム同期の同期確立を検出する。ま
た、文献１に開示されたフレーム同期検出回路は、同期
確立を検出した後には、連続して８フレーム以上、同期
信号とフレームパルスの位相差が一定の値よりも大きい
場合にフレーム同期の同期外れを検出する。

【０００５】

【発明が解決しようとする課題】しかしながら、文献１
に開示された従来のフレーム同期検出回路を用いたＭＵ
ＳＥデコーダにおいては、一度フレーム同期外れを検出
するまで、いかなる場合も新たに入力されたＭＵＳＥ信
号に同期しないという問題がある。例えば、従来のフレ
ーム同期検出回路を用いてフレーム同期の確立を検出し
てＭＵＳＥ信号を帯域伸長する場合において、受信する
放送のチャネル切り換が発生して入力映像信号（ＭＵＳ
Ｅ信号）が切り替わっても、元のＭＵＳＥ信号との同期
外れを検出するまで、最低、ＭＵＳＥ信号８フレーム分
の時間が必要となる。したがって、ＭＵＳＥ信号が切り
替わった後、最低８フレーム分のＭＵＳＥ信号を帯域伸
長できず、その間に得られる映像に乱れが生じてしまう
という問題がある。

【０００６】フレーム同期の確立を速く検出するために
は、同期外れの検出および再同期の検出までのフレーム
数を少なくすればよい。しかしながら、このフレーム数
を少なくすると、受信したＭＵＳＥ信号にランダムノイ
ズが乗っている場合等に、同期外れの検出が頻発してし
まうという問題がある。

【０００７】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、チャネル切り換え等が発生して
入力信号の入り替えがあった場合に、新たな入力信号と
の再同期の検出を速やかに行うことができる可能な同期
検出回路を提供することを目的とする。また、本発明
は、再同期の速やかな検出が可能にもかかわらず、入力
信号にランダムノイズ等が乗っている場合であっても、
不必要な同期外れの検出を頻発することがない同期検出
回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の同期検出回路は、入力信号に所定の周期で
含まれる信号パターンを検出して同期パターンを生成す
る同期パターン生成手段と、前記同期パターンと同周期
の第１の同期信号を生成する第１の同期信号生成手段
と、前記同期パターンにより初期化されて前記同期パタ
ーンと同周期の第２の周期信号を生成する第２の同期信
号生成手段と、前記同期パターンと前記第１の同期信号
との第１の位相差を検出する第１の位相差検出手段と、
前記同期パターンと前記第２の同期信号との第２の位相
差を検出する第２の位相差検出手段と、前記第１の位相
差が処理の値よりも大きくなる前記周期が第１の数値以
上連続する状態または前記第１の位相差が前記所定の値
よりも大きくなると共に前記第２の位相差が所定の値以
下となる前記周期が前記第１の数値よりも小さい第２の
数値以上連続する状態を同期外れとして検出する同期外
れ判定手段と、前記同期外れ判定手段が同期外れを検出
すると前記同期パターンに応じて前記第１の同期信号生
成手段を初期化して前記第１の同期信号の位相を前記同
期パターンの位相に合わせる初期化手段とを有する。

【０００９】

【作用】同期パターン生成手段は、例えばＭＵＳＥ方式
の映像信号（ＭＵＳＥ信号）のフレームパルスを検出す
る。第１および第２の同期信号生成手段は、それぞれ独
立に、例えばＭＵＳＥ方式の映像信号（ＭＵＳＥ信号）
のフレームパルスに同期した第１および第２の同期信号
（第２の実施例におけるフレーム同期検出回路３のフレ
ーム同期信号（ＩＦＰ１，ＩＦＰ２））を生成する。第
１および第２の位相差検出手段は、それぞれＭＵＳＥ信
号からフレームパルスを検出して、ＭＵＳＥ信号のフレ
ームパルスと、第１および第２の同期信号生成手段がそ
れぞれ生成した第１および第２の同期信号との位相差が
所定の値、例えばＭＵＳＥデコーダが再生したクロック
信号で±１クロック分以下になっているか否かを検出す
る。

【００１０】同期外れ判定手段は、検出されたフレーム
パルスと第１の同期信号との位相差が所定の値より大き
いフレーム周期が第１の数、例えば８以上連続した場
合、またはフレームパルスと第１の同期信号との位相差
が所定の値より大きくなる共に、検出されたフレームパ
ルスと第２の同期信号との位相差が所定の値以下となる
フレーム周期が第２の数、例えば２以上連続した場合
に、フレームパルスと同期信号との同期が外れたと判定
する。初期化手段は、この同期外れの判定に基づいて、
第１の同期信号生成手段を初期化してフレームパルスに
第１の同期信号を同期させる。

【００１１】

【実施例１】以下、図１〜図７を参照して本発明の第１
の実施例を説明する。まず、図４〜図７を参照して後述
する本発明のフレーム同期検出回路９の動作説明の前提
として、図１〜図３を参照して、本発明のフレーム同期
検出回路９が用いられるＭＵＳＥデコーダ１の構成、お
よび、ＭＵＳＥ信号のフレームパルスを説明する。

【００１２】図１は、本発明のフレーム同期検出回路９
が用いられるＭＵＳＥデコーダ１の構成を示す図であ
る。ＭＵＳＥデコーダ１は、放送衛星（ＢＳ）等から、
高品位テレビジョン（ＨＤＴＶ）の映像信号がＭＵＳＥ
方式により帯域圧縮されて放送波として伝送されてきた
映像信号（以下、単に「ＭＵＳＥ信号」と記す）を受信
し、音声信号の復調および映像信号の帯域伸長を行って
音声出力ＡＳおよび映像出力ＶＳを出力する装置であ
る。図１に示すように、ＭＵＳＥデコーダ１は、受信回
路（ＲＸ）１０、ローパスフィルタ（ＬＦＰ）１２、ア
ナログ／ディジタル変換回路（Ａ／Ｄ変換回路）１４、
信号分離回路１６、音声処理回路１８および映像処理回
路２０から構成される。

【００１３】受信回路１０は、放送波を受信処理し、Ｍ
ＵＳＥ信号を取り出してローパスフィルタ１２に対して
出力する。ローパスフィルタ１２は、受信回路１０から
入力されたＭＵＳＥ信号の８．１ＭＨｚ以下の信号成分
のみを通過させてＡ／Ｄ変換回路１４に対して出力す
る。Ａ／Ｄ変換回路１４は、ローパスフィルタ１２から
入力されたＭＵＳＥ信号を１６．２ＭＨｚでサンプリン
グして、８ビットのディジタル形式のＭＵＳＥ信号に変
換して信号分離回路１６および映像処理回路２０に対し
てディジタルＭＵＳＥ信号ＡＤＳとして出力する。

【００１４】信号分離回路１６は、Ａ／Ｄ変換回路１４
から入力されたディジタルＭＵＳＥ信号ＡＤＳから、１
６．２ＭＨｚのクロック信号ＣＫ等を再生してＭＵＳＥ
デコーダ１の各回路に供給し、図２および図３を参照し
て後述するフレームパルスを検出してディジタルＭＵＳ
Ｅ信号ＡＤＳとＭＵＳＥデコーダ１のフレーム同期をと
るとともに、ディジタルＭＵＳＥ信号ＡＤＳから音声信
号と動きベクトルとを分離して、それぞれを音声処理回
路１８と映像処理回路２０とに対して出力する。

【００１５】音声処理回路１８は、信号分離回路１６か
ら入力された音声信号を処理して音声出力ＡＳを出力す
る。映像処理回路２０は、静止画像生成装置および動画
像生成装置を有しており、ディジタルＭＵＳＥ信号ＡＤ
Ｓと信号分離回路１６から入力された動きベクトルとか
ら、ＭＵＳＥ信号を帯域伸長して静止画像および動画像
を生成し、これらのいずれかを映像出力ＶＳとして出力
する。本発明のフレーム同期検出回路９は、信号分離回
路１６において、フレーム同期信号ＩＦＰを生成すると
ともに、フレーム同期信号ＩＦＰとディジタルＭＵＳＥ
信号ＡＤＳのフレームパルスとの同期の確立、および、
同期外れを検出するために用いられる。

【００１６】以下、図２および図３を参照してＭＵＳＥ
信号のフレームパルスのフレーム構成における位置、お
よび、その検出方法を説明する。図２は、ＭＵＳＥ信号
のフレーム構成を示す図である。図３は、ＭＵＳＥ信号
のフレームパルスの波形を示す図であって、（Ａ）は図
２に示したフレームパルス＃１の波形を示し、（Ｂ）は
図２に示したフレームパルス＃２の波形を示す。ＭＵＳ
Ｅ信号のフレーム構成は、例えば「ＭＵＳＥ−ハイビジ
ョン伝送方式（二宮佑一著、平成２年１２月１日、電子
情報通信学会刊、４５頁）」（文献２）に開示されてい
る通り、図２に示すような構成になっている。

【００１７】ディジタルＭＵＳＥ信号ＡＤＳのフレーム
パルスは、図２に示す第１ラインの第３１７サンプル〜
第４８０サンプルにおけるフレームパルス＃１、およ
び、第２ラインの第３１７サンプル〜第４８０サンプル
におけるフレームパルス＃２としてＭＵＳＥデコーダ１
の信号分離回路１６に入力される。

【００１８】図２に示したフレームパルス＃１，＃２
は、図３（Ａ），（Ｂ）に示すように、ディジタルＭＵ
ＳＥ信号ＡＤＳにあっては波形のハイレベルが１９２／
２５６（＝３／４）、波形のローレベルが６４／２５６
（＝１／４）となる信号パターンであって、第１ライン
と第２ラインで対応する位置の波形のレベルが逆転して
いる。ディジタルＭＵＳＥ信号ＡＤＳを、例えば１２８
／２５６（＝２／４）をしきい値として、しきい値以上
である場合を論理値１、しきい値未満の場合を論理値０
に識別し、１ライン前の識別結果の論理値との排他的論
理和をとると、フレームパルスに対応する部分は、１６
４サンプル分（１６．２ＭＨｚのクロック信号ＣＫで１
６４周期分）の間、論理値１となる。

【００１９】このように、ディジタルＭＵＳＥ信号ＡＤ
Ｓを２値に識別し、その識別結果の論理値と、その１ラ
イン前の識別結果の論理値の排他的論理和の演算結果
が、例えば１６４サンプル分だけ論理値１となる部分を
検出することにより、ＭＵＳＥ信号のフレームパルスを
容易に検出することができ、検出したフレームパルスに
同期したフレーム同期信号ＩＦＰを生成することができ
る。

【００２０】以下、図４および図５を参照して本発明の
フレーム同期検出回路９の構成を説明する。図４に示す
ように、フレーム同期検出回路９は、パターン検出回路
９０２、積分回路９０４、スライサ回路９０６、位相比
較回路（ＰＣ）９０８、判定回路９１０、ゲート回路９
１２および分周回路９１４とから構成される。また、図
５に示すように、位相比較回路９０８は、分周回路９１
４から入力されたフレーム同期信号ＩＦＰと、スライサ
回路９０６から入力されるフレームパルスＳＳとの反転
論理積を算出する論理回路から構成される。

【００２１】判定回路９１０は、カウンタ回路９２０お
よび論理回路９２２から構成される。カウンタ回路９２
０は、論理回路９２２から入力端子Ｅに入力される信号
が論理値１であり、位相比較回路９０８から入力端子Ｃ
ＬＲに入力される信号ＰＣＳが論理値１である場合に、
入力端子ＣＬＫに入力されるフレーム同期信号ＩＦＰの
立ち上がり点を２進数の形式に計数して計数値ＱＡ〜Ｑ
Ｄとして出力し、位相比較回路９０８から入力端子ＣＬ
Ｒに入力される出力信号ＰＣＳが論理値０である場合に
は計数値を初期化する（計数値を０に（クリア）す
る）。

【００２２】論理回路９２２は、カウンタ回路９２０の
計数値ＱＤの論理値を反転してカウンタ回路９２０の入
力端子Ｅに対して出力する。なお、計数値ＱＡ，ＱＢ，
ＱＣ，ＱＤは、それぞれ数値１，２，４，８に対応す
る。ゲート回路９１２は、カウンタ回路９２０の計数値
ＱＤと、スライサ回路９０６から入力されたフレームパ
ルスＳＳとの反転論理積を算出する。

【００２３】以下、さらに図６および図７を参照してフ
レーム同期検出回路９の動作を説明する。図６は、フレ
ームパルスとフレーム同期信号ＩＦＰとの同期の確立が
検出されている場合のフレーム同期検出回路９の動作を
示すタイムチャート図であって、（Ａ）はフレーム同期
信号ＩＦＰの波形を示し、（Ｂ）はフレームパルスＳＳ
の波形を示し、（Ｃ）はカウンタ回路９２０の計数値Ｑ
Ａの値を示し、（Ｄ）は出力信号ＤＦＰの波形を示し、
（Ｅ）は信号ＱＤの波形を示す。

【００２４】図７は、フレームパルスとフレーム同期信
号ＩＦＰとの同期の外れが検出される場合のフレーム同
期検出回路９の動作を示すタイムチャート図であって、
（Ａ）はフレーム同期信号ＩＦＰの波形を示し、（Ｂ）
はフレームパルスＳＳの波形を示し、（Ｃ）はカウンタ
回路９２０の計数値ＱＡ〜ＱＤの値を示し、（Ｄ）は出
力信号ＤＦＰの波形を示し、（Ｅ）は信号ＱＤの波形を
示す。なお、図６および図７における各信号は、図４お
よび図５に同一の名称を付して示した各信号に同じであ
る。

【００２５】フレーム同期検出回路９は、例えば、ＭＵ
ＳＥデコーダ１の各回路で用いられるフレーム同期信号
ＦＰと、ディジタルＭＵＳＥ信号ＡＤＳに含まれるフレ
ームパルスとが連続してＭＵＳＥ信号８フレーム以上、
一定の値、例えば±１サンプル（クロック信号ＣＫで±
１クロック）以下になっている場合にフレーム同期の同
期確立を検出する。フレーム同期検出回路９は、同期確
立を検出した後には、連続して８フレーム以上、同期信
号とフレームパルスの位相差が一定の値よりも大きい場
合にフレーム同期の同期外れを検出する。

【００２６】ＭＵＳＥ信号は、図１に示したＭＵＳＥデ
コーダ１の受信回路１０からＡ／Ｄ変換回路１４でディ
ジタル信号に変換され、ディジタルＭＵＳＥ信号ＡＤＳ
としてフレーム同期検出回路９のパターン検出回路９０
２に入力される。パターン検出回路９０２は、例えば上
述のようにディジタルＭＵＳＥ信号ＡＤＳを２値に識別
し、この識別結果と１ライン前の識別値との排他的論理
和を算出して積分回路９０４に対して出力する。

【００２７】積分回路９０４は、例えばクロック信号Ｃ
Ｋをカウントアップする（クロック信号ＣＫが立ち上が
るたびに計数値を１ずつ増やす）カウンタであって、パ
ターン検出回路９０２から入力された信号が論理値０で
ある場合にはクリアされており、パターン検出回路９０
２から入力された信号が論理値１である場合には、クロ
ック信号ＣＫを計数して計数値をスライサ回路９０６に
対して出力する。

【００２８】スライサ回路９０６は、積分回路９０４か
ら入力された計数値と数値１６４（Ａ４ｈ、ｈは１６進
数を示す）とを比較し、計数値が１６４になった場合に
図２に示したフレームパルスを検出し、図６（Ｂ）およ
び図７（Ｂ）に示すフレームパルスを検出した時点から
時間幅で１サンプル（クロック信号ＣＫで１周期）分、
論理値１となるフレームパルスＳＳを生成して位相比較
回路９０８およびゲート回路９１２に対して出力する。

【００２９】分周回路９１４は、ゲート回路９１２から
入力される出力信号ＤＦＰが論理値０である場合に初期
化され、出力信号ＤＦＰが論理値１である場合にクロッ
ク信号ＣＫを１／４８０×１１２５に分周して、例えば
図６（Ａ）および図７（Ａ）に示す３サンプル（クロッ
ク信号ＣＫで３周期）分、論理値１となるフレーム同期
信号ＩＦＰを生成して位相比較回路９０８および判定回
路９１０に対して出力する。分周回路９１４で生成され
たフレーム同期信号ＩＦＰは、図１に示したＭＵＳＥデ
コーダ１の各回路においてフレーム同期信号として用い
られる。

【００３０】以下、図５および図６を参照して、フレー
ムパルスＳＳとフレーム同期信号ＩＦＰとの同期の確立
が検出されている場合のフレーム同期検出回路９の位相
比較回路９０８、判定回路９１０およびゲート回路９１
２の動作を説明する。上述のように生成されたフレーム
パルスＳＳは位相比較回路９０８とゲート回路９１２
に、フレーム同期信号ＩＦＰは位相比較回路９０８と判
定回路９１０とに入力される。

【００３１】図６（Ａ），（Ｂ）に示すように、フレー
ム同期信号ＩＦＰが論理値１である範囲内でフレームパ
ルスＳＳが論理値１となる場合、つまり、フレーム同期
信号ＩＦＰとフレームパルスＳＳの位相差が±１サンプ
ル（クロック信号ＣＫで±１周期）分以下である場合、
位相比較回路９０８の出力信号ＰＣＳは論理値０とな
る。したがって、フレームパルスＳＳとフレーム同期信
号ＩＦＰとの同期がとれている限り、フレーム同期信号
ＩＦＰの１周期ごとにカウンタ回路９２０はクリアされ
る。

【００３２】カウンタ回路９２０の計数値は、図６
（Ｃ）に示すように、計数値ＱＡがフレーム同期信号Ｉ
ＦＰの立ち上がり点からフレームパルスＳＳの立ち上が
り点までの間、論理値１となるだけで、図６（Ｄ）に示
すように計数値ＱＤは常に論理値０となり、図６（Ｅ）
に示すゲート回路９１２から出力される出力信号ＤＦＰ
は論理値１となる。

【００３３】以下、図５および図７を参照して、フレー
ムパルスＳＳとフレーム同期信号ＩＦＰとの同期が外れ
る場合のフレーム同期検出回路９の位相比較回路９０
８、判定回路９１０およびゲート回路９１２の動作を説
明する。図７（Ｂ）のタイミングａ，ｂに示すように、
フレーム同期信号ＩＦＰが論理値１である範囲内でフレ
ームパルスＳＳが論理値１となならない場合、つまり、
フレーム同期信号ＩＦＰとフレームパルスＳＳの位相差
が±１サンプル分より大きい場合、位相比較回路９０８
の出力信号ＰＣＳは常に論理値１となる。したがって、
図７（Ｃ）に示すように、カウンタ回路９２０の計数値
ＱＡ〜ＱＤは、フレーム同期信号ＩＦＰの立ち上がり点
が入力されるたびにカウントアップする。

【００３４】カウンタ回路９２０の計数値ＱＡ〜ＱＤが
数値８、つまり、計数値ＱＤのみが論理値１で、他は論
理値０となった場合には、計数値ＱＤの論理値が論理回
路９２２により論理値が反転され、論理値０がカウンタ
回路９２０の入力端子Ｅに対して出力される。カウンタ
回路９２０の入力端子Ｅに論理値０が入力されるとカウ
ンタ回路９２０は計数値を保持したまま、次にフレーム
同期信号ＩＦＰとフレームパルスＳＳとの位相差が±１
サンプル以下になって、位相比較回路９０８の出力信号
ＰＣＳが論理値０になるまで計数を止める。

【００３５】図７（Ｂ）に示すタイミングｃでフレーム
パルスＳＳが論理値１となると、ゲート回路９１２から
出力される出力信号ＤＦＰは論理値０となり、分周回路
９１４が初期化されてフレームパルスＳＳに同期したフ
レーム同期信号ＩＦＰが生成される。なお、計数値ＱＤ
は、論理値０である場合には、ディジタルＭＵＳＥ信号
ＡＤＳのフレームパルスとフレーム同期信号ＩＦＰとの
同期が確立していることを示し、論理値１である場合に
は同期が外れていることを示す。計数値ＱＤは、ＭＵＳ
Ｅデコーダ１の各回路において、同期検出信号としてフ
レーム同期信号ＩＦＰとともに用いられる。

【００３６】

【実施例２】以下、図８〜図１１を参照して本発明の第
２の実施例を説明する。第１の実施例に示したフレーム
同期検出回路９は、従来の技術として示したフレーム同
期検出回路と同様な動作を行うので、例えば入力される
ＭＵＳＥ信号が切り替わっても、フレーム同期検出回路
９が一度フレーム同期外れを検出するまで、いかなる場
合も新たなＭＵＳＥ信号のフレームパルスＳＳとフレー
ム同期信号ＩＦＰとの同期を検出しないという問題があ
る。以下に説明する本発明のフレーム同期検出回路３
は、第１の実施例に示したフレーム同期検出回路９を改
良し、その問題点を解決した回路であって、図１に示し
たＭＵＳＥデコーダ１において、フレーム同期検出回路
９に置換されるものである。

【００３７】フレーム同期検出回路３は、フレームパル
スＳＳとフレーム同期信号ＩＦＰ１との位相差が所定の
値より大きいことを８フレーム連続して検出した場合に
同期外れを検出し、フレームパルス信号ＳＳとフレーム
同期信号ＩＦＰ２との位相差が所定の値以下であること
を２フレーム連続して検出した場合に同期確立を検出し
てフレーム同期信号ＩＦＰ１をフレームパルスＳＳに同
期させるように構成されている。

【００３８】まず、図８および図９を参照してフレーム
同期検出回路３の構成を説明する。図８は、第２の実施
例における本発明のフレーム同期検出回路３の構成を示
す図である。図９は、図８に示した位相比較回路３６、
判定回路３８およびゲート回路４０の構成を示す図であ
る。図８に示すように、フレーム同期検出回路３は、パ
ターン検出回路３０、積分回路３２、スライサ回路３
４、位相比較回路（ＰＣ）３６、判定回路３８、ゲート
回路４０、第１の分周回路４２および第２の分周回路４
４とから構成されている。なお、位相比較回路３６、判
定回路３８およびゲート回路４０の構成は図９を参照し
て後述する。また、フレーム同期検出回路３の各部分の
内、パターン検出回路３０、積分回路３２およびスライ
サ回路３４はそれぞれ、第１の実施例に示したフレーム
同期検出回路９のパターン検出回路９０２、積分回路９
０４およびスライサ回路９０６と同一の機能を有し、同
一の動作を行うので、第２の実施例においては説明を省
略する。

【００３９】以下、図９を参照して位相比較回路３６、
判定回路３８およびゲート回路４０の構成を説明する。
位相比較回路３６は、入力されたフレーム同期信号ＩＦ
Ｐ１とスライサ回路３４から入力されたフレームパルス
ＳＳとの反転論理積を算出する論理回路３６０、およ
び、入力されたフレーム同期信号ＩＦＰ２とフレームパ
ルスＳＳとの論理積を算出する論理回路３６２から構成
される。位相比較回路３６の論理回路３６０の出力信号
ＰＣＳ１はカウンタ回路３８０の入力端子ＣＬＲに対し
て出力され、論理回路３６２の出力信号ＰＣＳ２はカウ
ンタ回路３８６の入力端子ＣＬＫに対して出力される。

【００４０】判定回路３８は、第１の実施例に示したフ
レーム同期検出回路９のカウンタ回路９２０と同じ機能
を有するカウンタ回路３８０，３８６、カウンタ回路３
８０の計数値ＱＤの論理値を反転してカウンタ回路３８
０の入力端子Ｅに対して出力する論理回路３８２、カウ
ンタ回路３８０の計数値ＱＡ〜ＱＣの論理和を算出して
カウンタ回路３８６の入力端子ＣＬＲに対して出力する
論理回路３８４、カウンタ回路３８６の計数値ＱＢの論
理値を反転してカウンタ回路３８６の入力端子Ｅに対し
て出力する論理回路３８８、および、カウンタ回路３８
０の計数値ＱＤとカウンタ回路３８６の計数値ＱＢとの
論理和を算出して出力信号ＨＳとしてゲート回路４０に
対して出力する論理回路３９０から構成される。ゲート
回路４０は、論理回路３９０から入力された出力信号Ｈ
Ｓとカウンタ回路３８６の計数値ＱＢとの反転論理積を
算出して出力信号ＤＦＰとして分周回路４２に対して出
力する。

【００４１】以上に示したフレーム同期検出回路３の各
構成要素の内、パターン検出回路３０と積分回路３２と
スライサ回路３４とが本発明に係わる同期パターン生成
手段に相当し、分周回路４２，４４が、それぞれ本発明
に係る第１および第２の同期信号生成手段に相当し、位
相比較回路３６の論理回路３６０，３６２がそれぞれ第
１および第２の位相差検出手段に相当し、判定回路３８
のカウンタ回路３８０，３８６および論理回路３８２，
３８６および論理回路３８２，３８４，３８８，３９０
が本発明に係る同期外れ判定回路に相当し、カウンタ回
路３８６、論理回路３８８，３９０およびゲート回路４
０が本発明に係る同期判定手段に相当し、ゲート回路４
０が本発明に係わる初期化手段に相当する。

【００４２】以下、さらに図１０および図１１を参照し
てフレーム同期検出回路３の動作を説明する。図１０
は、フレームパルスとフレーム同期信号ＩＦＰ１との同
期の確立が検出されている場合のフレーム同期検出回路
３の動作を示すタイムチャート図であって、（Ａ）はフ
レーム同期信号ＩＦＰ１の波形を示し、（Ｂ）はフレー
ムパルスＳＳの波形を示し、（Ｃ）は論理回路３８４の
出力信号ＯＲＳの波形を示し、（Ｄ）はカウンタ回路３
８６の計数値ＱＢの論理値を示し、（Ｅ）は出力信号Ｄ
ＦＰの波形を示す。

【００４３】図１１は、フレームパルスとフレーム同期
信号ＩＦＰ１との同期の外れが検出される場合のフレー
ム同期検出回路３の動作を示すタイムチャート図であっ
て、（Ａ）はフレーム同期信号ＩＦＰ１の波形を示し、
（Ｂ）はフレームパルスＳＳの波形を示し、（Ｃ）はカ
ウンタ回路３８０の計数値ＱＡ〜ＱＤの値Ａを示し、
（Ｄ）は出力信号ＯＲＳの波形を示し、（Ｅ）はフレー
ム同期信号ＩＦＰ２の波形を示し、（Ｅ）はカウンタ回
路３８６の計数値ＱＡ〜ＱＤの値Ｂを示し、（Ｄ）はカ
ウンタ回路３８６の計数値ＱＢの論理値を示し、（Ｈ）
は論理回路３９０から出力される出力信号ＨＳの波形を
示し、（Ｉ）は出力信号ＤＦＰの波形を示す。なお、図
１０および図１１における各信号は、図８および図９に
同一の名称を付して示した各信号に同じである。

【００４４】フレーム同期検出回路３のパターン検出回
路３０、積分回路３２およびスライサ回路３４は、第１
の実施例に示したフレーム同期検出回路９のパターン検
出回路９０２、積分回路９０４およびスライサ回路９０
６と同じ動作を行って、フレームパルスＳＳを生成し、
位相比較回路３６、ゲート回路４０および分周回路４４
に対して出力する。分周回路４２は、ゲート回路４０か
ら入力される出力信号ＤＦＰが論理値０である場合に初
期化され、出力信号ＤＦＰが論理値１である場合にクロ
ック信号ＣＫを１／４８０×１１２５に分周して、例え
ば図１０（Ａ）および図１１（Ａ）に示す３サンプル
（クロック信号ＣＫで３周期）分、論理値１となるフレ
ーム同期信号ＩＦＰ１を生成して位相比較回路３６およ
び判定回路３８に対して出力する。分周回路４２で生成
されたフレーム同期信号ＩＦＰ１は、第１の実施例に示
したフレーム同期検出回路９の分周回路９１４により生
成されるフレーム同期信号ＩＦＰと同様に、ＭＵＳＥデ
コーダ１の各回路においてフレーム同期信号として用い
られる。

【００４５】分周回路４４は、スライサ回路３４から入
力されるフレームパルスＳＳが論理値１である場合に初
期化され、フレームパルスＳＳが論理値０である場合に
クロック信号ＣＫを１／４８０×１１２５に分周して、
例えば図１１（Ｅ）に示す３サンプル（クロック信号Ｃ
Ｋで３周期）分、論理値１となるフレーム同期信号ＩＦ
Ｐ２を生成して位相比較回路３６に対して出力する。

【００４６】以下、図９および図１０を参照して、フレ
ームパルスＳＳとフレーム同期信号ＩＦＰとの同期の確
立が検出されている場合のフレーム同期検出回路３の位
相比較回路３６、判定回路３８およびゲート回路４０の
動作を説明する。上述のように生成されたフレームパル
スＳＳは位相比較回路３６、ゲート回路４０および分周
回路４４に、フレーム同期信号ＩＦＰ１は位相比較回路
３６と判定回路３８に、フレーム同期信号ＩＦＰ２は位
相比較回路３６に入力される。

【００４７】図６（Ａ），（Ｂ）に示すように、フレー
ム同期信号ＩＦＰが論理値１である範囲内でフレームパ
ルスＳＳが論理値１となる場合、つまり、フレーム同期
信号ＩＦＰ１とフレームパルスＳＳの位相差が±１サン
プル分以下である場合、位相比較回路３６の論理回路３
６０の出力信号ＰＣＳ１は論理値０となる。したがっ
て、フレームパルスＳＳとフレーム同期信号ＩＦＰ１と
の同期がとれている限り、フレーム同期信号ＩＦＰ１の
１周期ごとにカウンタ回路３６０はクリアされる。した
がって、論理回路３６０の計数値ＱＤは常に論理値０と
なる。

【００４８】論理回路３８４の出力信号は、図６（Ｃ）
に示すようにフレーム同期信号ＩＦＰの立ち上がり点か
らフレームパルスＳＳの立ち上がり点まで論理値１とな
るだけであり、図６（Ｅ）に示すようにカウンタ回路３
８６の計数値ＱＤは常に論理値０となる。よって、論理
回路３９０から出力される出力信号ＨＳは常に論理値０
となり、図６（Ｄ）に示すように、ゲート回路４０から
出力される出力信号ＤＦＰは常に論理値１となる。以上
の動作により、フレームパルスＳＳとフレーム同期信号
ＩＦＰ１との同期の確立が検出されている場合には、分
周回路４４は初期化されず、そのままのタイミングでフ
レーム同期信号ＩＦＰ１を生成する。

【００４９】以下、図９および図１１を参照して、フレ
ームパルスＳＳとフレーム同期信号ＩＦＰ１との同期が
外れる場合のフレーム同期検出回路３の位相比較回路３
６、判定回路３８およびゲート回路４０の動作を説明す
る。図１１（Ｂ）のタイミングａ，ｂ，ｃに示すよう
に、フレーム同期信号ＩＦＰ１が論理値１である範囲内
でフレームパルスＳＳが論理値１となならない場合、つ
まり、フレーム同期信号ＩＦＰ１とフレームパルスＳＳ
の位相差が±１サンプル分より大きい場合、位相比較回
路３６の論理回路３６０の出力信号ＰＣＳ１は常に論理
値１となる。したがって、図１１（Ｃ）に示すように、
カウンタ回路３８０の計数値ＱＡ〜ＱＤは、フレーム同
期信号ＩＦＰ１の立ち上がり点が入力されるたびにカウ
ントアップする。

【００５０】カウンタ回路３８０の計数値ＱＡ〜ＱＣが
数値１〜数値７である場合には、計数値ＱＡ〜ＱＣのい
ずれかが論理値１となるので、図１１（Ｄ）に示すよう
に、論理回路３８４の出力信号ＯＲＳは常に論理値１と
なる。したがって、カウンタ回路３８６の入力端子ＣＬ
Ｒには論理値１が入力され、カウンタ回路３８６は初期
化されない。よって、カウンタ回路３８６の計数値は、
図１１（Ｆ）に示すようにフレーム同期信号ＩＦＰ２の
立ち上がり点が入力されるたびにカウントアップする。
一方、分周回路４４はフレームパルスＳＳが論理値１に
なるたびに初期化されるので、図１１（Ｅ）に示すよう
に、分周回路４４が生成するフレーム同期信号ＩＦＰ２
は常にフレームパルスＳＳに同期している。

【００５１】カウンタ回路３８６の計数値が数値２とな
った場合、つまり、カウンタ回路３８６の計数値ＱＢの
みが論理値１となった場合、論理回路３８８により論理
値が反転された計数値ＱＢはカウンタ回路３８６の入力
端子Ｅに入力され、カウンタ回路３８６は計数値を保持
したまま計数を止める。したがって、図１１（Ｇ）に示
すようにカウンタ回路３８６の計数値ＱＢは論理値１の
ままとなり、図１１（Ｈ）に示すように出力信号ＨＳも
論理値１のままとなる。出力信号ＨＳが論理値１の場合
には、図１１（Ｉ）に示すように、ゲート回路４０の出
力信号ＤＦＰは、図１１（Ｂ）のタイミングｃにおいて
フレームパルスＳＳが論理値１になった場合に論理値０
となり、論理値０のフレームパルスＳＳが入力された分
周回路４２は初期化し、次のフレームからフレームパル
スＳＳに同期したフレーム同期信号ＩＦＰ１を生成す
る。

【００５２】ディジタルＭＵＳＥ信号ＡＤＳが有意なフ
レームパルスを含まず、フレームパルスＳＳが連続して
８フレームの間、論理値１にならない場合には、第１の
実施例に示したフレーム同期検出回路９のカウンタ回路
９２０と同様に、カウンタ回路３８０の計数値ＱＤが論
理値１となり、カウンタ回路３８０は、次にフレーム同
期信号ＩＦＰ１とフレームパルスＳＳとが同時に論理値
１になるまで計数値を保持したまま計数を止める。一
方、カウンタ回路３８０が、このような状況において計
数を止めている場合においては、カウンタ回路３８０の
計数値ＱＡ〜ＱＣは全て論理値０となるので、出力信号
ＯＲＳは論理値０となり、カウンタ回路３８６は初期化
された状態で計数を止める。

【００５３】以上述べたように、第２の実施例に示した
フレーム同期検出回路３においては、正確なフレームパ
ルスＳＳを検出できず、不正確なフレームパルスＳＳと
フレーム同期信号ＩＦＰ１との位相差が所定の値を、８
フレームの間連続して超えなければ同期外れを検出しな
い。したがって、ＭＵＳＥ信号にランダムノイズが乗っ
ているような場合であってもフレームエラーが頻発する
といった不具合が発生しにくい。また、フレームパルス
が８フレーム連続して検出されない場合にも同期外れを
検出する。一方、ＭＵＳＥ信号が切り替わった場合にお
いて、フレーム同期検出回路３はフレーム同期検出回路
９とは異なり、新たなＭＵＳＥ信号が入力され始めてか
ら２フレーム後には、新たなＭＵＳＥ信号と同期したフ
レーム同期信号ＩＦＰ１を生成することができる。した
がって、チャネル切り換え等によりＭＵＳＥ信号が切り
換わった場合においても、不必要に画面の映像が乱れる
ことがない。

【００５４】第２の実施例に示した、カウンタ回路３８
０において同期外れを検出する時間（８フレーム）、カ
ウンタ回路３８６において同期確立を検出する時間（２
フレーム）、および、フレームパルスＳＳとフレーム同
期信号ＩＦＰ１の位相差の基準値（±１サンプル）等の
各値は例示であり、ＭＵＳＥデコーダ１の使用条件等に
よって変更することができる。また、フレーム同期検出
回路３の回路構成は例示であり、その信号波形および論
理値等は例示である。また、フレーム同期検出回路３の
各回路を、同等の機能および性能を有する他の回路、あ
るいは、ソフトウェアによる処理に置換することが可能
である。また、位相差が「所定の値以下」であるか、あ
るいは、「所定の値より大きい」かといった表現は、位
相差を２つの状態に識別することのみを意味しており、
例えば位相差が所定の値と等しい場合をいずれの状態と
識別するかは任意である。また、フレーム同期検出回路
３は、パターン検出回路３０、積分回路３２およびスラ
イサ回路３４を適切に変形することにより、ＭＵＳＥ信
号に限らず、他の種類の信号の同期検出および同期信号
の生成にも用いることができる。以上述べた第２の実施
例に示した他、例えばここに示した変形例のように、本
発明の同期検出回路は種々の構成をとることができる。

【００５５】

【実施例３】以下、図１２を参照して本発明の第３の実
施例を説明する。第３の実施例に示す判定回路４８は、
第２の実施例に示したフレーム同期検出回路３の判定回
路３８を改良して、同期確立のための動作を開始するタ
イミング、および、同期確立を検出する時間を可変とし
たものであり、ＭＵＳＥデコーダ１において、判定回路
３８に置換される回路である。

【００５６】図１２を参照して判定回路４８の構成およ
び動作を説明する。図１２は、第３の実施例における判
定回路４８の構成を示す図である。図１２に示すよう
に、判定回路４８は、カウンタ回路４８０，４８６、比
較回路４８４，４９０、および、論理回路４８２，４８
８，４９２から構成されている。

【００５７】カウンタ回路４８０，４８６は、第１の実
施例に示したフレーム同期検出回路９のカウンタ回路９
２０、および、第２の実施例に示したフレーム同期検出
回路３のカウンタ回路３８０，３８６と同じ機能を有し
ており、それぞれフレーム同期検出回路３のカウンタ回
路３８０，３８６に対応する。比較回路４８４は、第１
の実施例のフレーム同期検出回路３の論理回路３８４に
対応する回路であって、設定値Ｔｈ１とカウンタ回路４
８０の計数値とを比較し、後者が前者よりも大きい場合
に論理値１を出力する。比較回路４９０は、設定値Ｔｈ
２とカウンタ回路４８６の計数値とを比較し、後者が前
者よりも大きい場合に論理値１を出力する。論理回路４
８２，４８８，４９２は、それぞれ第２の実施例に示し
たフレーム同期検出回路３の論理回路３８２，３８８，
３９０に対応する動作を行う。

【００５８】なお、比較回路４８４に設定される設定値
Ｔｈ１は、フレームパルスＳＳとフレーム同期信号ＩＦ
Ｐ１との位相差が所定の値より大きい場合に、カウンタ
回路４８６の計数を開始させる時間を設定する値であっ
て、例えばＭＵＳＥデコーダ１の利用者が、例えばディ
ップスイッチ（図示せず）等を用いて設定する。また、
比較回路４９０に設定される設定値Ｔｈ２は、フレーム
パルスＳＳとフレーム同期信号ＩＦＰ２との位相差が所
定の値以下となった場合に、これらの信号の同期の確立
を検出する時間を設定する値であって、設定値Ｔｈ１と
同様に、例えばＭＵＳＥデコーダ１の利用者が、例えば
ディップスイッチ（図示せず）等を用いて設定する。

【００５９】比較回路４８４，４９０に設定値Ｔｈ１，
Ｔｈ２が任意に設定可能になった他は、判定回路４８の
動作は第２の実施例に示したフレーム同期検出回路３の
動作に同じである。判定回路４８を以上説明したように
構成し、フレーム同期検出回路３の判定回路３８と置換
することにより、フレーム同期検出回路３の動作に、よ
り柔軟性を与えることができ、しかも、フレーム同期検
出回路３の用途が広くなる。

【００６０】

【発明の効果】以上述べたように、本発明の同期検出回
路によれば、チャネル切り換え等が発生して入力信号の
切り換えがあった場合に、新たな入力信号との再同期の
検出を速やかに行うことができる。また、本発明によれ
ば、再同期の速やかな検出が可能にもかかわらず、入力
信号にランダムノイズ等が乗っている場合であっても、
不必要な同期外れの検出が頻発することがない。

【図面の簡単な説明】

【図１】本発明のフレーム同期検出回路が用いられるＭ
ＵＳＥデコーダの構成を示す図である。

【図２】ＭＵＳＥ信号のフレーム構成を示す図である。

【図３】ＭＵＳＥ信号のフレームパルスの波形を示す図
であって、（Ａ）は図２に示したフレームパルス＃１の
波形を示し、（Ｂ）は図２に示したフレームパルス＃２
の波形を示す。

【図４】第１の実施例における本発明のフレーム同期検
出回路の構成を示す図である。

【図５】図４に示したフレーム同期検出回路の位相比較
回路、判定回路およびゲート回路の構成を示す図であ
る。

【図６】フレームパルスとフレーム同期信号ＩＦＰとの
同期の確立が検出されている場合のフレーム同期検出回
路の動作を示すタイムチャート図であって、（Ａ）はフ
レーム同期信号ＩＦＰの波形を示し、（Ｂ）はフレーム
パルスＳＳの波形を示し、（Ｃ）はカウンタ回路の計数
値ＱＡの値を示し、（Ｄ）は出力信号ＤＦＰの波形を示
し、（Ｅ）は信号ＱＤの波形を示す。

【図７】フレームパルスとフレーム同期信号ＩＦＰとの
同期の外れが検出される場合のフレーム同期検出回路の
動作を示すタイムチャート図であって、（Ａ）はフレー
ム同期信号ＩＦＰの波形を示し、（Ｂ）はフレームパル
スＳＳの波形を示し、（Ｃ）はカウンタ回路の計数値Ｑ
Ａ〜ＱＤの値を示し、（Ｄ）は出力信号ＤＦＰの波形を
示し、（Ｅ）は信号ＱＤの波形を示す。

【図８】第２の実施例における本発明のフレーム同期検
出回路の構成を示す図である。

【図９】図８に示した位相比較回路、判定回路およびゲ
ート回路の構成を示す図である。

【図１０】フレームパルスとフレーム同期信号ＩＦＰ１
との同期の確立が検出されている場合のフレーム同期検
出回路の動作を示すタイムチャート図であって、（Ａ）
はフレーム同期信号ＩＦＰ１の波形を示し、（Ｂ）はフ
レームパルスＳＳの波形を示し、（Ｃ）は論理回路の出
力信号ＯＲＳの波形を示し、（Ｄ）はカウンタ回路の計
数値ＱＢの論理値を示し、（Ｅ）は出力信号ＤＦＰの波
形を示す。

【図１１】フレームパルスとフレーム同期信号ＩＦＰ１
との同期の外れが検出される場合のフレーム同期検出回
路の動作を示すタイムチャート図であって、（Ａ）はフ
レーム同期信号ＩＦＰ１の波形を示し、（Ｂ）はフレー
ムパルスＳＳの波形を示し、（Ｃ）はカウンタ回路の計
数値ＱＡ〜ＱＤの値Ａを示し、（Ｄ）は出力信号ＯＲＳ
の波形を示し、（Ｅ）はフレーム同期信号ＩＦＰ２の波
形を示し、（Ｅ）はカウンタ回路３８０の計数値ＱＡ〜
ＱＤの値Ｂを示し、（Ｄ）はカウンタ回路３８６の計数
値ＱＢの論理値を示し、（Ｈ）は出力信号ＨＳの波形を
示し、（Ｉ）は出力信号ＤＦＰの波形を示す。

【図１２】第３の実施例における判定回路の構成を示す
図である。

【符号の説明】

１…ＭＵＳＥデコーダ、３，９…フレーム同期検出回
路、９０２，３０…パターン検出回路、９０４，３２…
積分回路、９０６，３４…スライサ回路、９０８，３６
…位相比較回路、９１０，３８…判定回路、９１２，４
０…ゲート回路、９１４，４２，４４…分周回路、９２
０，３８０，３８６，４８０，４８６…カウンタ回路、
４８４，４９０…比較回路、９２２，３８２，３８４，
３９０，３８８，４８２，４８８，４９２…論理回路

Claims

【特許請求の範囲】

【請求項１】入力信号に所定の周期で含まれる信号パタ
ーンを検出して同期パターンを生成する同期パターン生
成手段と、前記同期パターンと同周期の第１の同期信号を生成する
第１の同期信号生成手段と、前記同期パターンにより初期化されて前記同期パターン
と同周期の第２の周期信号を生成する第２の同期信号生
成手段と、前記同期パターンと前記第１の同期信号との第１の位相
差を検出する第１の位相差検出手段と、前記同期パターンと前記第２の同期信号との第２の位相
差を検出する第２の位相差検出手段と、前記第１の位相差が処理の値よりも大きくなる前記周期
が第１の数値以上連続する状態または前記第１の位相差
が前記所定の値よりも大きくなると共に前記第２の位相
差が所定の値以下となる前記周期が前記第１の数値より
も小さい第２の数値以上連続する状態を同期外れとして
検出する同期外れ判定手段と、前記同期外れ判定手段が同期外れを検出すると前記同期
パターンに応じて前記第１の同期信号生成手段を初期化
して前記第１の同期信号の位相を前記同期パターンの位
相に合わせる初期化手段とを有する同期検出回路。
【請求項２】前記第１の同期信号を内部同期信号として
供給する請求項１に記載の同期検出回路。