JPH08242392A - 同期処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 フレーム同期信号とパターンが類似する類似
パターン信号へ誤って同期を確立しようとした場合で
も、数ラインでその誤りを検知して再びフレーム同期信
号への同期確立動作にはいることができるようにする。 【構成】 内部同期信号発生回路１０４が発生する内部
水平同期信号のタイミングにおいて、入力ＭＵＳＥ信号
の水平同期信号の有無を判定する水平同期判定回路１０
９と、この水平同期判定回路１０９の判定結果によって
フレーム同期の確立を判断する後方保護回路１１０とを
設け、水平同期信号なしと判定される場合には、検出フ
レーム同期信号が類似パターン信号による誤りであった
と判断して、フレーム基準信号発生回路１０３は再びフ
レーム基準信号を出力するための検出フレーム同期信号
を待ち受ける状態となり、正規のフレーム同期信号への
同期確率をすばやく実施可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン信号、特
に、ＭＵＳＥ方式ハイビジョン信号のデコード装置にお
ける同期処理回路に関する。

【０００２】

【従来の技術】広帯域のテレビジョン信号を帯域圧縮し
て伝送する方式の１つとして、ＭＵＳＥ方式が知られて
いる。このＭＵＳＥ方式でエンコードされたＭＵＳＥ信
号を受信し、広帯域のテレビジョン信号にデコードする
ＭＵＳＥデコーダの同期処理回路については、二宮によ
る「ＭＵＳＥハイビジョン伝送方式」（電子情報通信学
会）のｐｐ.１００〜１１３に詳しく記載されている。

【０００３】ＭＵＳＥデコーダの同期処理回路は、ＭＵ
ＳＥ信号に時分割多重されているフレーム同期信号の特
徴的なパターンを見つけ出すことにより、これをフレー
ム同期信号として検出し、検出したフレーム同期信号を
基準として内部フレーム同期信号などのタイミング制御
信号を発生する。

【０００４】このフレーム同期信号の検出は、フレーム
同期信号パターンの特徴抽出によって行うため、フレー
ム同期信号とパターンが類似する類似パターンの信号を
フレーム同期信号と誤る場合がある。また、伝送路上で
歪を受けたり、ノイズが混入したりした場合には、フレ
ーム同期信号を検出できないこともある。

【０００５】従って、ＭＵＳＥデコーダの同期処理回路
では、一般的なディジタル信号受信システムの同期処理
回路と同様に、伝送路上でフレーム同期信号パターンが
歪みを受けても同期がはずれないようにする前方保護
と、上記類似パターン信号に対して誤って同期確立しな
いようにする後方保護という、２つの同期保護を施して
いる。

【０００６】図８は従来の同期処理回路の一例を示すブ
ロック図であって、１０１はＭＵＳＥ信号の入力端子、
１０２はフレーム同期信号検出回路、１０３はフレーム
基準信号発生回路、１０４は内部同期信号発生回路、１
０５は後方保護回路、１０６は前方保護回路、１０７は
同期状態信号発生回路、１０８はＰＬＬ（Ｐhase Ｌock
ed Ｌoop）回路である。

【０００７】以下、この同期処理回路の動作を説明す
る。

【０００８】まず、入力端子１０１から入力されるＭＵ
ＳＥ信号Ａは、フレーム同期信号検出回路１０２とＰＬ
Ｌ回路１０８とに供給される。フレーム同期信号検出回
路１０２は、ＭＵＳＥ信号でのフレーム単位を規定する
図２に示すようなパターンのフレーム同期信号を検出
し、これを検出した時点で検出フレーム同期信号Ｂを出
力する。この検出フレーム同期信号Ｂは、フレーム基準
信号発生回路１０３，後方保護回路１０５及び前方保護
回路１０６に供給される。

【０００９】フレーム基準信号発生回路１０３は、同期
状態信号発生回路１０７が発生する同期ロック信号Ｇ
と、後方保護回路１０５が発生する後方保護期間信号Ｅ
との両方が出力されていないときに検出フレーム同期信
号Ｂが入力されると、これをフレーム基準信号Ｃとして
出力する。このフレーム基準信号Ｃは、内部同期信号発
生回路１０４と後方保護回路１０５とに供給される。

【００１０】内部同期信号発生回路１０４は、フレーム
基準信号Ｃを基準として、内部フレーム同期信号や内部
水平同期信号などの内部同期信号を夫々、規定の周期で
もって繰り返し発生する。

【００１１】後方保護回路１０５は、フレーム基準信号
Ｃが供給されると、後方保護動作に入る。後方保護動作
は類似パターン信号への同期確立を防ぐための動作であ
り、この後方保護動作の間、後方保護回路１０５は後方
保護期間信号Ｅをフレーム基準信号発生回路１０３に出
力する。また、後方保護回路１０５は、内部同期発生回
路１０４が発生する内部フレーム同期信号Ｄのタイミン
グで検出フレーム同期信号Ｂの有無を検出し、これによ
って検出フレーム同期信号Ｂが所定の回数連続して検出
された場合に、同期確立状態であると判断して後方保護
期間信号Ｅの出力を停止するとともに、同期確立信号Ｆ
を同期状態信号発生回路１０７へ出力する。同期状態信
号発生回路１０７は、後方保護回路１０５から同期確立
信号Ｆが供給されると、同期ロック信号Ｇを発生してフ
レーム基準信号発生回路１０３に供給する。

【００１２】また、後方保護回路１０５は、内部フレー
ム同期信号Ｄのタイミングでの検出フレーム同期信号Ｂ
の検出が所定の回数連続して検出されなかった場合に
は、その時点で、前に検出されたのは検出フレーム同期
信号Ｂではなく類似パターン信号による誤りと判断し、
後方保護期間信号Ｅの出力を停止する。このときには、
同期確立信号Ｆを出力しない。従って、同期状態信号発
生回路１０７も同期ロック信号Ｇを出力しない。これに
より、フレーム基準信号発生回路１０３は、後方保護期
間信号Ｅと同期ロック信号Ｇとの両方が供給されなくな
るため、再びフレーム基準信号Ｃを出力するための検出
フレーム同期信号Ｂを待ち受ける状態になる。

【００１３】前方保護回路１０６は、同期状態信号発生
回路１０７から同期ロック信号Ｇが供給されると、前方
保護動作に入る。前方保護動作は、これまで検出されて
いたフレーム同期信号が検出されなくなっても、同期確
立状態を保持するための動作であり、検出フレーム同期
信号Ｂが内部フレーム同期信号Ｄのタイミングで検出さ
れない状態が所定の回数連続しても、同期確立状態であ
るとするものである。しかし、検出フレーム同期信号Ｂ
が検出されない状態の連続回数がこの所定の回数を越え
る場合には、前方保護回路１０６は同期がはずれたと判
断する。この判断結果Ｈにより、同期状態信号発生回路
１０７は同期ロック信号の出力を停止する。これによ
り、フレーム基準信号発生回路１０３は再びフレーム基
準信号Ｃを出力するための検出フレーム同期信号Ｂを待
ち受ける状態になる。

【００１４】

【発明が解決しようとする課題】上記従来技術の動作で
は、フレーム同期信号にパターンが類似する類似パター
ン信号への同期確立を防ぐために、後方保護動作とし
て、内部フレーム同期信号と検出フレーム同期信号との
タイミングが数回連続して一致した場合にのみ、同期確
立状態であると判断する。これは、ランダムノイズが一
定の周期で同じように発生する確率が極めて小さいこと
を利用したものであり、ノイズによって偶然生じる類似
パターン信号への同期確立を防ぐための有効な手段であ
る。

【００１５】しかし、この方式では、フレーム基準信号
のもとになった検出フレーム同期信号が類似パターン信
号によるものであると判断するまでに、最低１フレーム
期間を要する。このため、ノイズなどで類似パターン信
号を誤ってフレーム同期信号と判断した場合に、本来の
フレーム同期信号を検出し、この正規のフレーム同期信
号に対して同期確立を行なうまでに時間がかかるという
問題がある。

【００１６】本発明の目的は、かかる問題を解消し、類
似パターン信号を誤ってフレーム同期信号と判断した場
合でも、それが正しいフレーム同期信号であるか否かを
迅速に判断し、すばやく本来のフレーム同期信号へ同期
確立できる後方保護機能を有する同期処理回路を提供す
ることにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、内部同期信号発生回路が発生する内部水
平同期信号のタイミングで入力ＭＵＳＥ信号の水平同期
信号の有無を判定する水平同期判定回路と、水平同期判
定回路の判定結果を用いる後方保護回路とを設け、前記
後方保護回路での判定結果を基に同期確立を判断する。

【００１８】

【作用】同期確立状態でないときには、フレーム基準信
号発生回路は、フレーム同期信号検出回路で初めに検出
した検出フレーム同期信号により、フレーム基準信号を
出力する。このフレーム基準信号によって、内部同期信
号発生回路はフレーム基準信号を基準とする内部フレー
ム同期信号、内部水平同期信号及びその他の内部同期信
号を発生し、且つ後方保護回路は後方保護動作を開始す
る。

【００１９】水平同期判定回路は、前記内部水平同期信
号のタイミングで入力ＭＵＳＥ信号の水平同期信号の有
無を判定する。

【００２０】水平同期判定回路で水平同期信号有りと判
定される場合には、その判定結果が供給される後方保護
回路は同期が確立していると判断して後方保護動作を停
止し、同期状態信号発生回路に働きかけて同期ロック信
号を出力させることにより、前方保護回路での前方保護
動作を始めさせる。

【００２１】水平同期判定回路で水平同期信号なしと判
定される場合には、その判定結果により、後方保護回路
は、検出フレーム同期信号が類似パターン信号による誤
りであったと判断して後方保護動作を停止する。これに
より、フレーム基準信号発生回路は、再びフレーム基準
信号を出力するための検出フレーム同期信号を待ち受け
る状態になる。

【００２２】このような後方保護動作をすることによっ
て、誤って類似パターン信号による検出フレーム同期信
号でフレーム基準信号を発生した場合でも、その後１ラ
イン毎に到来する水平同期信号の有無により、ライン単
位で誤りを発見し、フレーム同期信号として誤って検出
した類似パターン信号への同期確立動作を停止し、正規
のフレーム同期信号の検出を待機するので、すばやく本
来のフレーム同期信号への同期確立を行なうことが可能
となる。

【００２３】

【実施例】以下、本発明の実施例を図面により説明す
る。図１は本発明による同期処理回路の一実施例を示す
ブロック図であって、１０９は水平同期判定回路、１１
０は後方保護回路であり、図８に対応する部分には同一
符号を付けて重複する説明を省略する。

【００２４】以下に、この実施例の動作を説明する。

【００２５】入力端子１０１から入力されたＭＵＳＥ信
号は、フレーム同期信号検出回路１０２，ＰＬＬ回路１
０８及び水平同期判定回路１０９に供給される。

【００２６】同期が確立していない状態では、即ち、同
期状態信号発生回路１０７が同期ロック信号Ｇを出力し
ていない状態では、上記従来技術と同様に、フレーム同
期信号検出回路１０２が出力される検出フレーム同期信
号Ｂにより、フレーム基準信号発生回路１０３はフレー
ム基準信号Ｃを発生する。このフレーム基準信号Ｃを基
準として、内部同期信号発生回路１０４は内部フレーム
同期信号Ｄや内部水平同期信号Ｉを発生する。

【００２７】水平同期判定回路１０９は、内部同期信号
発生回路１０４からの内部水平同期信号Ｉのタイミング
で入力ＭＵＳＥ信号Ａの水平同期信号の有無を判断す
る。この判断結果Ｊは、後方保護回路１１０に供給され
る。

【００２８】後方保護回路１１０は、フレーム基準信号
Ｃによって後方保護動作を開始し、後方保護期間信号Ｅ
を出力してフレーム基準信号発生回路１０３に供給す
る。そして、所定の期間内に水平同期判定回路１０９か
ら水平同期信号有りの判断結果Ｊがあると、後方保護回
路１１０は同期が確立していると判断し、後方保護期間
信号Ｅの出力を停止するとともに、同期確立信号Ｆを同
期状態信号発生回路１０７に供給する。

【００２９】同期状態信号発生回路１０７は、後方保護
回路１１０から同期確立信号Ｆが供給されると、同期ロ
ック信号Ｇを発生してフレーム基準信号発生回路１０３
に供給する。

【００３０】また、後方保護回路１１０は、所定の期間
内に水平同期判定回路１０９から水平同期信号有りの判
断結果Ｊがないと、フレーム同期信号検出回路１０２で
検出されるのは検出フレーム同期信号でなく類似パター
ン信号の誤りと判断して、後方保護期間信号Ｅの出力を
停止する。これにより、フレーム基準信号発生回路１０
３は、後方保護期間信号Ｅと同期ロック信号Ｇとの両方
が供給されなくなるため、再びフレーム基準信号Ｃを出
力するための検出フレーム同期信号Ｂを待ち受ける状態
になる。

【００３１】このようにして、この実施例では、類似パ
ターン信号をフレーム同期信号と誤ってフレーム基準信
号を出力しても、水平同期信号の有無から数ラインでそ
の誤りを検知してフレーム基準信号を出力できる状態に
戻れるから、フレーム同期信号に類似したパターンが存
在した場合でも、正規のフレーム同期信号への同期確立
を早期に実現することができる。

【００３２】さらに、同期確立の判定を上記従来技術よ
りも速く行なえるため、例えば、クランプ制御動作など
におけるように、同期確立状態とそうでない状態での動
作を切り替える場合、その切替えを迅速に行なうことが
でき、デコード処理の早期安定化を図ることができる。

【００３３】ここで、図１における水平同期判定回路１
０９の一具体例について説明する。

【００３４】前にも述べたように、水平同期判定回路１
０９は、内部水平同期信号Ｉと入力ＭＵＳＥ信号Ａにお
ける水平同期信号とのタイミングが一致しているか否か
を判定する。

【００３５】しかし、フレーム同期信号検出回路１０２
の動作において、特開昭６１−２４８６７４号公報に述
べられているように、検出フレーム同期信号Ｂのタイミ
ングは、入力ＭＵＳＥ信号Ａにおけるフレーム同期信号
のタイミングに対して、１クロック程度ずれることがあ
る。このとき、この検出フレーム同期信号Ｂによるフレ
ーム基準信号Ｃを基準として発生される内部水平同期信
号Ｉは、入力ＭＵＳＥ信号Ａの水平同期信号タイミング
に対して１クロック程度ずれる。

【００３６】水平同期信号のパターンは、図３に示すよ
うに、第１サンプルから第１１サンプルまでの１１サン
プルで構成されており、１クロックずれていると、簡単
なパターン検出方法では水平同期信号が検出できなくな
る。従って、この実施例における水平同期判定回路１０
９は、このような１クロック分のずれがあっても、水平
同期信号の判定が行なえるものでなければならない。

【００３７】図４はかかる水平同期判定回路１０９の一
具体例を示すブロック図であって、４０１はＭＵＳＥ信
号Ａの入力端子（図１における入力端子１０１に接続さ
れている）、４０２は内部同期信号発生回路１０４（図
１）からの内部水平同期信号Ｉの入力端子、４０３はデ
ータ取込み及びデータ抽出回路、４０４は制御信号ａの
入力端子、４０５は制御信号ｂの入力端子、４０６は制
御信号ｃの入力端子、４０７はパターン検出回路、４０
８は水平同期判定結果Ｊの出力端子である。

【００３８】同図において、まず、入力端子４０１から
入力されたＭＵＳＥ信号Ａは、データ取込み及びデータ
抽出回路４０３に供給される。このデータ取込み及びデ
ータ抽出回路４０３では、入力ＭＵＳＥ信号Ａの中か
ら、入力端子４０２から供給される内部水平同期信号Ｉ
を基準としたサンプル番号３からサンプル番号９までの
７つのサンプルデータを取り出す。

【００３９】そして、入力端子４０４から制御信号ａが
入力されると、データ取込み及びデータ抽出回路４０３
は、これら取り込んだサンプルデータの中からサンプル
番号３，５，７の３つのサンプルデータ（以下、これを
データ群ａという）を抽出してパターン検出回路４０７
に供給する。また、入力端子４０５から制御信号ｂが入
力されると、データ取込み及びデータ抽出回路４０３は
これら取り込んだサンプルデータの中からサンプル番号
４，６，８の３つのサンプルデータ（以下、これらを、
データ群ｂという）を抽出してパターン検出回路４０７
に供給する。さらに、入力端子４０６から制御信号ｃが
供給されると、データ取込み及びデータ抽出回路４０３
は取り込んだサンプルデータの中からサンプル番号５，
７，９の３つのサンプルデータ（これらを、以下、デー
タ群ｃという）を抽出してパターン検出回路４０７に供
給する。

【００４０】パターン検出回路４０７は、データ取込み
及びデータ抽出回路４０３から供給される３つのサンプ
ルデータの内の１つが、ＭＵＳＥ信号に規定されている
水平同期信号のサンプル番号４，６，８の振幅とほぼ一
致していれば、パターン一致信号を出力する。例えば、
入力ＭＵＳＥ信号Ａの水平同期信号のタイミングと内部
水平同期信号Ｉのタイミングとが一致している場合、こ
れら２つの信号のタイミングは図５に示すようになる。

【００４１】制御信号ａによってデータ取込み及びデー
タ抽出回路４０３から供給されるデータ群ａは、図５
（ａ）の丸印で示したサンプルデータである。この３つ
のサンプルデータは、破線で示した水平同期信号のパタ
ーンと異なる。このため、パターン検出回路４０７はパ
ターン一致信号を出力しない。

【００４２】制御信号ｂによってデータ取込み及びデー
タ抽出回路４０３から供給されるデータ群ｂは、図５
（ｂ）の丸印で示したサンプルデータである。この３つ
のサンプルデータは、破線で示した水平同期信号のパタ
ーンと一致する。このため、パターン検出回路４０７は
パターン一致信号を出力する。

【００４３】制御信号ｃによってデータ取込み及びデー
タ抽出回路４０３から供給されるデータ群ｃは、図５
（ｃ）の丸印で示したサンプルデータである。この３つ
のサンプルデータは、破線で示した水平同期信号のパタ
ーンと異なる。このため、パターン検出回路４０７はパ
ターン一致信号を出力しない。

【００４４】パターン検出回路４０７は、以上３つの制
御信号ａ，ｂ，ｃによって決まる３つのデータ群ａ，
ｂ，ｃの内、１つでもパターン一致信号が出力された場
合、水平同期信号有りと判定し、この判定結果Ｊを出力
端子４０８から出力して後方保護回路１１０（図１）に
供給する。

【００４５】内部水平同期信号Ｉのタイミングが入力Ｍ
ＵＳＥ信号Ａにおける水平同期信号のタイミングよりも
１クロック分遅れている場合、これら２つの信号のタイ
ミングは図６に示すようになる。この場合、制御信号
ａ，ｂ，ｃによってパターン検出回路４０７に供給され
るデータ群ａ，ｂ，ｃは夫々、図６（ａ），図６
（ｂ），図６（ｃ）の丸印で示したサンプルデータであ
る。パターン検出回路４０７は、データ群ａでのパター
ン一致信号によって水平同期信号有りと判定し、この判
定結果Ｊを出力端子４０８から出力する。

【００４６】また、内部水平同期信号Ｉのタイミングが
入力ＭＵＳＥ信号Ａにおける水平同期信号のタイミング
よりも１クロック分進んでいる場合、これら２つの信号
のタイミングは図７に示すようになる。この場合、制御
信号ａ，ｂ，ｃによってパターン検出回路４０７に供給
されるデータ群ａ，ｂ，ｃは夫々、図７（ａ），図７
（ｂ），図７（ｃ）の丸印で示したサンプルデータであ
る。パターン検出回路４０７は、データ群ｃでのパター
ン一致信号によって水平同期信号有りと判定し、この判
定結果Ｊを出力端子４０８から出力する。

【００４７】なお、ここでは、水平同期信号の立下り部
分のみを説明したが、立上り部分でも同様の動作を行な
う。

【００４８】以上のような構成と動作をすることによ
り、水平同期判定回路１０９は、検出フレーム同期信号
Ｂの１クロック分のタイミングずれによって内部水平同
期信号Ｉに１クロック分のタイミングずれがあっても、
内部水平同期信号Ｉのタイミングに入力ＭＵＳＥ信号Ａ
の水平同期信号が存在することを判定することができ
る。また、２クロック分のずれなど数クロック分のずれ
を考慮する場合には、図４でのデ−タ取込み及びデータ
抽出回路４０３でタイミングをずらしたデ−タ群を増や
すことによって対応できる。

【００４９】なお、図４に示した水平同期判定回路１０
９は一例を示すにすぎず、上記のようなパターン検出を
用いる方法以外でも、内部水平同期信号Ｉのタイミング
で入力ＭＵＳＥ信号Ａの水平同期信号の存在の有無の判
定が行なえるものであれば、この構成例に限るものでは
ない。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
フレーム同期信号として誤検出した類似フレーム同期信
号に対して誤って同期を確立しようとした場合でも、数
ラインでその誤りを検知して再び新たなタイミングのフ
レーム同期信号への同期確立動作にはいることができ、
従って、すばやく正規のフレーム同期信号への同期確立
を行なうことができる。

【図面の簡単な説明】

【図１】本発明による同期処理回路の一実施例を示すブ
ロック図である。

【図２】ＭＵＳＥ方式で規定されているフレーム同期信
号を示す波形図である。

【図３】ＭＵＳＥ方式で規定されている水平同期信号を
示す波形図である。

【図４】図１における水平同期判定回路の一具体例を示
す図である。

【図５】図４に示した水平同期判定回路の一動作例の説
明図である。

【図６】図４に示した水平同期判定回路の他の動作例の
説明図である。

【図７】図４に示した水平同期判定回路のさらに他の動
作例の説明図である。

【図８】従来の同期処理回路の一例を示すブロック図で
ある。

【符号の説明】

１０１ ＭＵＳＥ信号の入力端子 １０２ フレーム同期信号検出回路 １０３ フレーム基準信号発生回路 １０４ 内部同期信号発生回路 １０５ 後方保護回路 １０６ 前方保護回路 １０７ 同期状態信号発生回路 １０８ ＰＬＬ回路 １０９ 水平同期判定回路 １１０ 後方保護回路 ４０１ ＭＵＳＥ信号の入力端子 ４０２ 内部水平同期信号の入力端子 ４０３ データ取込み及びデータ抽出回路 ４０４ 制御信号ａの入力端子 ４０５ 制御信号ｂの入力端子 ４０６ 制御信号ｃの入力端子 ４０７ パターン検出回路 ４０８ 水平同期判定結果の出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 白幡 美由紀 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 松川 昌章 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 水口 高宏 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所情報映像事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ハイビジョン受信機の同期処理回路にお
   いて、 フレーム同期信号を検出するフレーム同期信号検出回路
   と、 該フレーム同期信号検出回路で検出したフレーム同期信
   号を基準として内部水平同期信号を含む制御信号を発生
   する内部同期信号発生回路と、 該内部同期信号発生回路からの内部水平同期信号のタイ
   ミングで入力信号における水平同期信号の存在の有無を
   判定する水平同期判定回路と、 該水平同期判定回路の判定結果によってフレーム同期の
   確立を判断する後方保護回路とを具備することを特徴と
   する同期処理回路。
2. 【請求項２】 請求項１において、 前記水平同期判定回路は、 前記内部水平同期信号を基準タイミングとして入力信号
   のデ−タを取り込むとともに、取り込んだデータから特
   定のデータを抽出するデータ取込み及びデータ抽出回路
   と、 該データ取込み及びデータ抽出回路から抽出された特定
   のデータが規定の水平同期信号パターンと一致するか否
   かを判定し一致するとき、水平同期信号が存在すると判
   定する水平同期信号パターン検出回路とからなることを
   特徴とする同期処理回路。
3. 【請求項３】 請求項２において、 前記データ取込み及びデータ抽出回路から抽出された特
   定のデータが、一定のクロック数の範囲内において、規
   定の水平同期信号パターンと一致するか否かを判定する
   ことを特徴とする同期処理回路。