JPS62242422A

JPS62242422A - ビデオ信号のａ／ｄ変換回路

Info

Publication number: JPS62242422A
Application number: JP61086529A
Authority: JP
Inventors: Masayuki Hattori; 雅之服部; Shinichi Komori; 真一小森; Seiichiro Iwase; 岩瀬　清一郎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-04-15
Filing date: 1986-04-15
Publication date: 1987-10-23
Anticipated expiration: 2010-07-31
Also published as: JPH0771002B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えばＮＴＳＣ方式のカラービデオ信号の
Ａ／Ｄ変換回路に関する。

〔発明の概要〕

この発明は、例えばＮＴＳＣ方式のカラービデオ信号の
Ａ／Ｄ変換回路において、サンプリング位相誤差を検出
し、このサンプリング位相誤差に基づいて位相シフト回
路のシフト量を制御することにより、カラーサブキャリ
アの位相と一定関係の位相のサンプリングクロックでサ
ンプリングできるようにしたものである。制御すべきサ
ンプル点の位相誤差が位相シフト回路の１ｌｌｉ範囲で
あるかどうか判断され、このサンプル点が位相シフト回
路の制御範囲内にない場合には、制御すべきサンプル点
が変更される。

〔従来の技術〕

例えばＮＴＳＣ方式では、色差信号（Ｒ−Ｙ）。

（Ｂ−Ｙ）信号の代わりにＩ、Ｑ信号が用いられている
。Ｉ軸は（Ｒ−Ｙ）軸より３３°進んでおり、Ｑ軸は（
Ｂ−Ｙ）軸より３３°進んでいる。

したがって、例えばＮＴＳＣ方式のアナログカラービデ
オ信号をディジタル化する場合には、第１５図に示すよ
うに、カラーサブキャリアの位相角が例えば５７°にな
る時点でサンプリングを行うと、その後の色信号処理が
容易になる。

このように、アナログカラービデオ信号をディジタル化
する際、サンプリングクロックの位相を入力アナログビ
デオ信号中のカラーサブキャリアの位相と一定関係とな
るようにすると、その後の信号処理が容易になる。また
、例えば時間開５７−７６９８７号公報に示されるよう
に、カラーサブキャリアに対して一定の位相関係でサン
プリングを行うと、入力信号中のカラーサブキャリア成
分の信号検出を行える。

〔発明が解決しようとする問題点〕

このように、サンプリングクロックの位相を入力カラー
ビデオ信号のサブキャリアの位相と一定関係となるよう
にするためには、サンプリングクロックの位相をサンプ
リング位相誤差に応じて制御する必要がある。

したがって、この発明の目的は、サンプリング位相誤差
に応じてサンプリングクロックの位相を制御でき、入力
アナログビデオ信号を一定の位相でサンプリングできる
ようにしたビデオ信号のＡ／Ｄ変換回路を提供すること
にある。

テレビジョン信号等に用いられるアナログカラービデオ
信号は、−ｉに、時間軸変動が生じている。また、伝送
歪や雑音が生じている。

この発明の他の目的は、時間軸変動が生じていたり、伝
送歪や雑音が生じている場合にも位相制御が可能なビデ
オ信号のＡ／Ｄ変換回路を提供することにある。

位相誤差の検出を行うためには、バースト区間中のサン
プリングデータを取り出す必要がある。

この取り出すべきサンプリングデータを決定するための
回路が非常に複雑になり、また、複数のクロックやカラ
ーサブキャリアが必要になる。

この発明の更に他の目的は、制御用の信号発生のために
、直接カラーサブキャリアを用いず、抜き出したサンプ
リングデータを用い、制御用のサンプリングデータ決定
回路にはＰＬＡを用いることにより、用いられる信号数
が減少され、回路規模が簡略化されたビデオ信号のＡ／
Ｄ変換回路を提供することにある。

サンプリングクロックの位相を制御する位相シフト回路
は、位相制御データの変化に対して非直線的に変化する
。

この発明の更に他の目的は、位相シフト回路の非直線性
に応じた制御を行うことができるビデオ信号のＡ／Ｄ変
換回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、基準クロック発生回路３と、この基準クロ
ック発生回路３からの基準クロックを所定量移相させる
位相シフト回路４と、サンプリング位相誤差を検出し、
このサンプリング位相誤差に基づいて位相シフト回路の
移相量を制御する位相検出回路７とを備えたビデオ信号
のＡ／Ｄ変換回路である。この位相検出ｒｇＪ路７は、
制御すべきサンプル点が位相シフト回路４により制御で
きる範囲かどうかを判断し、制御できる範囲にない場合
には制御すべきサンプル点を変更するようにしている。

〔作用〕

入力アナログカラービデオ信号がＡ／Ｄコンバータ２で
ディジタル化される。このＡ／Ｄコンバータ２には、ク
ロック発生回路３で形成され、位相シフト回路４で位相
制御されたサンプリングクロックが供給される。

Ａ／Ｄコンバータ２でディジタル化されたディジタルカ
ラービデオ信号が位相誤差検出・判断回路７に供給され
、位相誤差検出・判断回路７で目標とするサンプリング
位相と実際のサンプリング位相との位相誤差が検出され
る。この位相誤差に応じて位相シフト回路４のシフト量
が制御される。

また、位相誤差検出・判断回路７で制御すべきサンプル
点が位相シフト回路４で制御できる範囲かどうかが判断
され、その範囲内にない場合には、サンプル点が変更さ
れる。

〔実施例〕

この発明の実施例について以下の順序に従って説明する
。

ａ、全体構成り１位相誤差検出・判断回路におけるサンプリング位相
誤差検出Ｃ０位相誤差検出・判断回路の構成ｄ、変形例ｅ、他の実施例ａ、全体構成第１図において１が入力端子を示し、入力端子ｌに例え
ばＮＴＳＣ方式のアナログ複合カラービデオ信号が供給
される。このアナログカラービデオ信号がＡ／Ｄコンバ
ータ２に供給されると共に、クロック発生回路３に供給
される。

ＮＴＳＣ方式では、第２図に示すように、周波Ｂ４　Ｅ
　ｓｃ　（ｆ　ｓｃ　：カラーサブキャリア周波数）で
サンプリングを行った場合、ｌ水平区間のサンプル数が
９１０サンプルとなる。したがって、１水平区間を９１
０分周すれば、周波数４ｆ、ｓｃのサンプリングクロッ
クＣＫを形成できる。クロック発生回路３は、入力アナ
ログカラービデオ信号から水平同期信号ＨＤを分離し、
この水平同期信号■（Ｄを基準としてＰＬＬで１水平区
間を９１０分周することにより、周波数４ｆｓｃの基準
クロックＣＫを形成する。この基準クロックＣＫがクロ
ック発生回路３から位相シフト回路４に供給される。

また、クロック発生回路３で分離された水平同期信号Ｈ
Ｄは、１水平区間の基準となる水平基準信号ＲＥＦＨを
形成するために、クロック発生回路３からタイミングパ
ルス発生回路６に供給される。

タイミングパルス発生回路６は、この水平同期信号ＨＤ
を用いて安定なｌ水平区間の基準信号ＲＥＦＨを形成し
、この基準信号ＲＥ　Ｆ　ＩＩから種々のタイミング信
号を形成する。つまり、テレビジョン信号等に用いられ
るアナログカラービデオ信号は、時間軸変動成分を持っ
ている。また、同期分離回路の伝送歪、雑音の影響によ
り、１水平区間の先頭位置（シンクチップの立下がり（
１／２）の点）を正確に検出することが難しい。このた
め、時間軸変動や伝送歪、雑音等の影響を受けることの
ない１水平区間の先頭を示す基準信号ＲＥＦＨを形成す
る必要がある。

タイミングパルス発生回路６では、この基準信号ＲＥＦ
Ｈを以下のように形成している。

先ず、９１０力ウント周期、すなわちｌ水平区間に１回
毎に基準信号ＲＥＦＨを第３図りに示すように発生させ
る。そして、クロック発生回路３からの水平同期信号Ｈ
Ｄを基準として前後例えば５クロック幅の信号をモノマ
ルチ（モノステーブルマルチバイブレーク）で形成し、
この信号からクロックに同期した第３図Ａ〜第３図Ｃに
示すウィンドウ信号ＷＤＷを形成する。９１０力ウント
周期で発生する基準信号ＲＥＦＨがこのウィンドウ信号
ＷＤＷの中にあるかどうかを判断する。基準信号ＲＥＦ
Ｈがこのウィンドウ信号ＷＤＷ内にあれば、この基準信
号ＲＥＦＨが用いられる。基準信号ＲＥ　Ｆ　Ｉ（が例
えば８回連続してウィンドウ信号ＷＤＷ内になければ、
基準信号ＲＥＦＨをウィンドウ信号ＷＤＷの中央にリセ
ットする。

アナログカラービデオ信号は、時間軸変動を持っている
ため、アナログカラービデオ信号の水平同期信号ＨＤを
基準として形成されたウィンドウ信号ＷＤＷは、第３図
Ａ〜第３図Ｃに示すように、ライン毎に前後に移動する
。これに対して、基準信号ＲＥＦＨは、第３図りに示す
ように、安定している。このようにして、時間軸変動に
対して安定した基準信号ＲＥ　Ｆ　Ｈが形成される。

なお、基準信号ＲＥＦＨがウィンドウ信号ＷＤＷからは
ずれているとき、直ちに基準信号ＲＥＦＨをリセットせ
ず、基準信号ＲＥ　Ｆ　Ｈが例えば８回以上連続してＷ
ＤＷにない場合に基準信号ＲＥＦＨをリセットさせるよ
うにしているのは、伝送歪や雑音等の影響による誤動作
を防止するためである。

第１図において、クロック発生回路３から位相シフト回
路４に供給されたクロックＣＫは、位相シフト回路４で
所定量だけ位相シフトされる。位相シフト回路４には、
位相誤差検出・判断回路７からサンプリング位相誤差に
基づいて算出された位相シフト制御データＣＶＡＬが供
給される。この位相シフト制御データＣＶＡＬは、例え
ば１２ビツトの２’ｓコンプリメンタリ−コードで表現
されている０位相シフト回路４は、モノマルチを用いた
構成とされていて、位相シフト制御データＣＶ　Ａ　Ｌ
　ｆＥ　１ライン毎にランチし、この位相シフト制御デ
ータＣＶＡＬに基づいてモノマルチの時定数を可変させ
ることにより、クロック発生回路３からのクロックＣＫ
に対する移相量を可変させる。

これにより、クロックＣＫとカラーサブキャリアの位相
関係が所定の関係となるように制御される。

なお、この位相シフト回路４の位相側？１１ｆｆｉは、
カラーサブキャリアの（１／４）波長骨とされている。

したがって、位相シフト制御データＣＶＡＬを最小から
最大（−２０４８〜＋２０４７）まで変化させると、カ
ラーサブキャリアの９０’分の位相制御量が得られる。

この位相シフト回路４は、モノマルチを用いたものであ
るから、位相シフト制御データＣＶＡＬの変化に対する
位相制御量の変化が第４図に示すように非直線的である
。第４図において横軸が位相制御データＣＶＡＬＯ値を
示し、縦軸が移相量を示している。

位相シフト回路４の出力がＰＬＬ５に供給される。ＰＬ
Ｌ５は、位相シフト回路４の出力中のジッターを減少さ
せるために設けられている。すなわち、位相シフト回路
４は、モノマルチを用いた構成とされているため、ジッ
ター成分が住じる。

ＰＬＬ５により、このジッター成分が吸収される。

ＰＬＬ５の出力がサンプリングクロックＣＫＡＭとして
Ａ／Ｄコンバータ２に供給される。Ａ／Ｄコンバータ２
で入力端子１からのアナログカラービデオ信号がサンプ
リングクロックＣＫＡＭによりディジタル化される。こ
のディジタルカラービデオ信号が出力端子８から取り出
されると共に、位相誤差検出・判断回路７に供給される
。

位相誤差検出・判断回路７は、Ａ／Ｄコンバータ２から
のディジタルカラービデオ信号のバースト区間のデータ
から制御すべき所定のサンプリングデータを取り出し、
このサンプリングデータの位相誤差を算出し、これに基
づいて位相シフト制御データＣＶＡＬを形成し、この位
相シフト制御データＣＶＡＬを位相シフト回路４に供給
する。

位相誤差検出・判断回路７には、タイミングパルス発生
回路６から制御すべきサンプリングデータを指定するバ
ーストフラグＢＦが供給されると共に、ｌライン毎に反
転するライン識別信号ＬＩＤ、垂直同期信号の区間等の
バースト信号の存在していない区間を示すブランキング
信号ｆが供給される０位相誤差検出・判断回路７からタ
イミングパルス発生回路６には、バーストシフト信号Ｂ
ＳＦＴＸ及びＢＳＦＴＹが供給されると共に、ライン識
別制御信号ＬＩＤＣが供給される。

また、タイミングパルス発生回路６の出力端子９からは
、ＬＨの起点を示す信号ＨＴＯＰが出力され、出力端子
１０からはデータの有効範囲を示す信号ＤＥＮが出力さ
れ、出力端子１１からはライン識別信号ＬＩＤが出力さ
れる。

ｂ１１位相誤差検出判断回路におけるサンプリング位相
誤差検出上述の位相誤差検出・判断回路７について詳述する。

位相誤差検出・判断回路７は、バースト区間中のサンプ
リングデータを用いて、サンプリング位相誤差を検出す
る。バースト信号は正弦波であり、４ｆｓｃでサンプリ
ングした場合、この正弦波の９０°毎にサンプリングデ
ータが得られる。したがって、連続する２サンプルのデ
ータからサンプリング位相誤差を求められる。

つまり、第５図においｒＸｏ、Ｘ＋、Ｘｚ、Ｘ３が夫々
目標とするサンプリング位相角を示し、Ａ、、Ａ１、Ａ
２．Ａ３が夫々この目標とするサンプリング位相角でサ
ンプリングした場合に得られるべきサンプリングデータ
である。これに対して、Ｙ　ｏ、　Ｙ　＋　。

Ｙ！、Ｙ、が実際のサンプリング位相角を示し、ａ。＋
ａｌ＋ａ８．ａ３が夫々実際にサンプリングして得られ
たサンプリングデータである。

この正弦波の振幅をＫｏ　　（Ｋｏ　＞０）とすると、
目標とするサンプリング位相角ＸＯ，Ｘ、でサンプリン
グされたとすると、サンプリングデータＡ６゜Ａ１は夫
々ＡＯ＝ＫｏｓｉｎＸｏ　　　　　　　　　　・・・（１
）Ａ＋　　＝　ＫｏｃｏｓＸｏ　　　　　　　　　　・
・・（２）で示されるものとなる。これに対して、サン
プリング位相誤差がΔφ生じていると、実際に得られる
サンプリングデータａ　ｏ、　ａ　、は、ａｏ　−に、
ｓｉｎ　（Ｘ、＋Δφ）　　　　　・−・＋３１２＋　
＝に、ｃｏｓ　（Ｘｏ　＋Δφ）　　　　　・−・＋４
）となる。（３１，（４１式より、サンプリング位相誤
差Δφが Δφ＝ａｒｃ　ｔａｎ（ａ　ｅ　／　ａ　ｔ）　　Ｘｓ
　　・・・（５）として求められる。

（５）式に基づくハードウェアを実現すれば、サンプリ
ング位相誤差Δφを求めることができる。ところで、（
５）式には（ａ、／ａ、）なる除算が含まれている。こ
のため、（５）式に基づくハードウェアを実現しようと
すると、回路構成が複雑化する。そこで、この一実施例
では、サンプリング位相誤差Δφを直接求めず、サンプ
リング位相誤差Δφと１対１に対する値を求めるように
し、ハードウェアの筒車化がはかられている。

なお、（５）式に基づく計算は、ｌ水平区間内に１回終
了できれば良いので、ソフトウェアでも十分実現可能で
ある。このような構成とした場合には、バースト信号中
の２つのサンプリングデータのみならず、多数のサンプ
リングデータを用いるようにしても良い。

サンプリング位相誤差Δφと１対１に対応する値は、以
下のようにして求められる。

第６図においてＸ　ｏ、　Ｘ　ｒ、　Ｘ　ｚ、　Ｘ　：
ｔが夫々目標とするサンプリング位相角を示し、Ｂｏ、
　Ｂ１．　Ｂ２＋　Ｂ、が夫々この目標とするサンプリ
ング位相角でサンプリングした場合に得られるべきサン
プリングデータである。これに対して、Ｙ　ｏ、　Ｙ　
ｌ、　Ｙ　２．　Ｙ　＊が夫々実際のサンプリング位相
角を示し、ｂｏ、ｂｌ、ｂｌｂ３が夫々実際にサンプリ
ングして得られたサンプリングデータである。

サンプリングデータｂ０が目標とするサンプリング位相
角Ｘｓでサンプリングされたと仮定すると、サンプリン
グ位相角Ｘ０でサンプリングされたときのサンプリング
データがす、となるような正弦波が第６図において破線
で示すように仮定できる。この破線で示す正弦波の振幅
をに＋ｏ（Ｋ＋。

〉０）とすると、サンプリングデータｂ、は、１）ｏ　
＝に＋ｏ３ｉｎ　Ｘｓ　　　　　　　　　・・・（６）
で示される。この破線で示す正弦波から次サンプルのサ
ンプリングデータｂＩ　′は、１）＋　　’　＝に＋ｏｃｏｓ　ｘ＠　　　　　　　　
Ｈ”　・（７）で示されるものと予測される。（６）、
（７）式より、次サンプルの予測サンプリングデータｂ
１　′がｂ　１　　’　−ｂ６　／ｌａｎ　Ｘｏ　　　
　　　　”・・（８）として予測される。

（８）式は、サンプリングデータｂ、が目標とするサン
プリング位相角Ｘ、でサンプリングされたと仮定して次
サンプルのサンプリングデータを予測したものである。

ところが、サンプリング位相誤差Δφがあるため、次サ
ンプルの実際のサンプリングデータｂ、と予測したサン
プリングデータｂ１　′との間に誤差が生じる。この誤
差をΔｆとすると、Δｒは、として求められる。

この予測データと実際のサンプリングデータとの差Δｆ
は、サンプリング位相誤差Δφと１対１に対応している
。すなわち、正弦波の振幅をに０とすると、サンプリン
グデータｂ０及びｂｌは、ｂ、＝に、ｓｉｎ　（Ｘｓ　
＋Δφ）　　　　・・・α〔ｂ、　＝に６ｃｏａ　（ｘ
ｏ　＋Δφ）・・・αυとなる。　Ｑｌ、６０式を（９
）式に代入すると、Δｆ　＝　Ｋ、ＣＯ８（Ｘ＠　＋Δ
φ）−Ｋ　ｏｃｏ！ｉ　（Ｘ　ｏ　＋Δφ）　／ｌａｎ
　Ｘ６＝　−Ｋ　、ｓｉｎΔφ／５ｉｎＸ０　　　　　
・・・（２）となる。ここで、バースト信号の振幅に０
は毎ライン変わらないと考えられる。したがって、測成
よりΔｆは−９０”　≦φ≦９０”の範囲内ではサンプ
リング位相誤差Δφとｌ対ｌに対応する。

この一実施例における位相誤差検出・判断回路７には、
（９）式に基づく演算を行うハードウェアが設けられて
いる。（９）式に基づ（演算を行うハードウェアは、Ｒ
ＯＭとＡＬＵで実現可能である。

ところで、バースト信号は、一定の直流レベルを有して
いる。このため、バースト信号のサンプリングデータ中
には、この直流レベルが乗ぜられている。したがって、
（９）式に基づいて誤差データΔｒを算出する場合、バ
ースト信号のサンプリングデータ中から、その直流レベ
ルを除去しておく必要がある。

この一実施例における位相誤差検出・判断回路７では、
バースト信号が１ライン毎に反転することを利用して、
現ラインのサンプリングデータから前ラインのサンプリ
ングデータを減算することにより、直流レベルが除去さ
れたデータを得るよ゛うにしている。すなわち、バース
ト信号の直流レベルは、ペデスタルクランプ回路を介さ
れることにより、略々一定とされている。このため、現
ラインのサンプリングデータから前ラインのサンプリン
グデータを減算すれば、直流分がキャンセルされる。

なお、この時得られるサンプリングデータは、２倍の振
幅のものである。

このように、バースト信号のサンプリングデータの中か
ら連袂する２つのサンプリングデータを抜き出し、この
サンプリングデータの直流レベル分を除去した後に、（
９）式に基づいてサンプリング位相誤差Δφに対応する
誤差Δｆを求め、この誤差Δｆから位相シフト制御デー
タＣＶＡＬを発生させ、この位相シフト制御データＣＶ
ＡＬによりサンプリングクロックＣＫＡＭの位相を制御
することにより、サンプリング位相Ｙ０を目標とするサ
ンプリング位相Ｘ０に一致させることができる。

前述したように、位相シフト制御データＣＶＡＬは、１
２ビツトの２＋ｓコンプリメンタリ−コードで表現され
ていて、位相シフト制御データＣ■ＡＬを（−２０４８
〜＋２０４７）まで変化させると、カラーサブキャリア
の９０°分サンプリングクロックの位相が変化する。第
４図に示したように、位相シフト制御データＣＶＡＬを
Ｏから２０４７まで変化させると、サンプリングクロッ
クの位相がＯから角度ａまで遅れ、位相シフト制御デー
タＣＶＡＬを０から−２０４８まで変化させると、サン
プリングクロックの位相がＯから（９０°　−ａ）まで
進む。したがって、位相シフト制御データＣＶＡＬをＯ
としたとき、位相シフト回路４でサンプリングクロック
の位相を可変できる制御範囲Φは、である。

第７図において、目標とするサンプリング位相角をＸい
とし、制御すべきサンプル点のサンプリング位相角をＹ
ｆｉとし、このサンプル点の位相角Ｙ、を目標とする位
相角Ｘ７と一敗するように制御するものとする。

サンプリングクロックの位相可変範囲は、０４１式％式
％）したがって、第７図Ａに示すように、位相角Ｙ１を（１
４）式で示される可変範囲Φ動かした時、この可変範囲
内に目標とする位相角Ｘ７が存在すれば、位相角Ｙ７を
目標とする位相角Ｘ、１まで制御できる。ところが、制
御すべきサンプル点の位相角Ｙ７が、第７図Ｂ及び第７
図Ｃに示すような位置にあると、位相角Ｙ７をａａ式で
示される可変範囲Φ動かしても、位相角Ｙ７を目標とす
る位相角Ｘ７まで制御できない。

周波数４ｆ、ｃでサンプリングした場合には、カラーサ
ブキャリアの９０”毎にサンプリングがなされる。した
がって、このように制御すべきサンプル点の位相角Ｙ。

を目標とするサンプル点の位相角Ｘ、、まで制御できな
い時には、制御すべきサンプル点を変更することより、
目標とする位相角×７まで制御可能となる。

例えば、第８図Ａに示すように、制御すべきサンプル点
のサンプリング位相角Ｙ７を（９０”−ａ）進めても、
目標とするサンプリング位相角Ｘ７まで制御できない場
合には、制御すべきサンプル点を１サンプル後に変更す
る。そして、サンプリング位相角Ｙ□１を目標とするサ
ンプリング位相角Ｘ７に一致させるようにする。制御す
べきサンプル点を１サンプル後に変更することにより、
第８図Ａに示すように、位相制御が可能となる。

第８図Ｂに示すように、制御すべきサンプル点のサンプ
リング位相角Ｙｆｉをａだけ遅らせてもサンプリング位
相角Ｙ７を目標とするサンプリング位相角Ｘ１まで制御
できない場合には、制御すべきサンプル点を１サンプル
前のサンプル点に変更する。制御すべきサンプル点を１
サンプル前のサンプル点に変更することにより、第８図
Ｂに示すように、位相制御が可能となる。

第８図Ｃに示すように、制御すべきサンプル点のサンプ
リング位相角Ｙ７をａだけ遅らせてもサンプリング位相
角Ｙ。を目標とするサンプリング位相角Ｘｎまで制御で
きない場合には、制御すべきサンプル点を２サンプル前
のサンプル点に変更する。これにより、第８図Ｃに示す
ように、位相制御が可能となる。この場合、サンプル点
を２サンプル後に変更しても、また、ライン識別信号を
変更するようにしても良い。制御すべきサンプル点の位
相角Ｘわが制御できる範囲内にあるかどうかは、以下の
ようにして判断できる。

連続する２サンプルのサンプリングデータｂ１１及びｂ
７．１は、サンプリング位相誤差をΔφとすると、ｂ、１＝Ｋｏｓｉｎ　ＣＸｎ　＋Δφ＞　　　　　−−
・Ｑ９ｂ＋＋＋Ｉ　　＝Ｋｏｃｏｓ　（Ｘ１１　＋Δφ
）　　　　・−・（Ｊ＠である。制？ＩＩｌ範囲をΦと
すると、サンプリングデータｂアがΦだけ制御されたと
すると、ｂ、　＝Ｋｏｓｉｎ　（Ｘｎ　＋Δφ＋Φ）−
−・Ｑ７１となる。

Δφ＋Φ＝０　　　　　　　　　　　・・・Ｏｌにでき
れば、制御されたことになる。したがって、制御範囲Φ
は、（−ａ≦Φ≦９０°−ａ）であるから、ａ−９０”　　≦Δφ≦ａ −９０＠　≦Δφ−ａ≦０′　　　　　・・・α優なら
ば、現在着目しているサンプル点で制御できる。したが
って、Δφを常に正にとるようにすれば、この（Δφ−
ａ）により、第９図に示すように制御位置を決定できる
。

なお、制御位置はΔφを求めな（でも決定できる。すな
わち、αり式、０１９式を変形して、ｂ、、　＝Ｋｏｓ
ｉｎ　　（ｘ、ｌ　＋ａ　　＋　　（Δφ−ａ））　　
・　−−（２０）ｂｆｉ、１　＝　Ｋａｃｏｓ　（Ｘｓ
　＋　ａ　＋　（Δφ−ａ　））　・・（２１）とする
と、Ｋ、ｃｏｓ（Δφ−ａ）＝ｂ１１ｓｉｎ（Ｘ１１＋３）
＋　ｂ、１．、　ｃｏｓ（Ｘ、　＋　ａ）　・・・（２
２））（ｏｓｉｎ（Δφ−ａ）　＝ｂ、　５ｉｎ（Ｘａ
　＋ａ）−ｂ、１ヤ、Ｃ０５（Ｘ７＋ａ）・・・（２３
）となる。（Ｋｏ＞０）であるから、５ｉｎ（Δφ−３
）　、　ｃｏｓ（Δφ−ａ）の符号により、制御状態を
決定できる。

Ｃ０位相誤差検出・判断回路の構成第１０図はこの発明の一実施例における位相誤差検出・
判断回路７の構成を示すものである。この位相誤差検出
・判断回路７は、前述の（９）式に基づいて目標とする
サンプリング位相角ｘ、（Ｘ。

＝５７°）に対するサンプリング位相誤差Δφに対応す
る誤差Δｆを求め、この誤差Δｆに基づく位相シフト制
御データＣＶＡＬを発生させるものである。また、制御
すべきサンプル点が制御できる範囲内にあるかどうかを
（２２）式及び（２３）式に基づいて判断し、これによ
り、制御すべきサンプル点を変更するようにしている。

第１Ｏ図において、２１がタイミング制御回路である。

タイミング制御回路２１の入力端子２２゜２３．２４に
は、第１図におけるタイミングパルス発生回路６からの
バーストフラグＢＦ、ライン識別信号ＬＩＤ、ブランキ
ング信号ＢＬＫが夫々供給される。バーストフラグＢＦ
は、バーストシフト信号ＢＳＦＴＸ及びＢＳＦＴＹに応
じて、第１１図Ａ〜第１１図Ｃに示すタイミングで発生
される。前述したように、ライン識別信号ＬＩＤはｌラ
イン毎に反転する信号であり、ブランキング信号ＢＬＫ
は、バースト信号の存在していない期間を示す信号であ
る。

タイミング制御回路２１は、これらの信号を基に、第１
２図Ｃ〜第１２図Ｆに示す、コントロールイネーブル信
号ＣＥＩ、ＣＩ？、２．ＣＲ２，ＣＲ４を形成する。

第１図においてＡ／Ｄコンバーク２でＰＬＬ５からのサ
ンプリングクロックＣＫＡＭでディジタル化されたカラ
ービデオ信号は、第１０図における入力端子２５からラ
ッチ２６に供給される。ラッチ２６は、サンプリングク
ロックＣＫＡＭにより動作している。ラッチ２６の出力
がラッチ２８に供給されると共に、減算器２７に供給さ
れる。

ラッチ２８の出力がラッチ２９に供給される。ラッチ２
９の出力が減算器２７に供給される。

ラッチ２８及び２９には、タイミング制御回路２１から
第１２図Ｃに示す２クロック幅のコントロールイネーブ
ル信号ＣＥＩが供給される。このコントロールイネーブ
ル信号ｒがローレベルの間だけ、ラッチ２８及び２９が
動作する。

したがって、ラッチ２８及び２９には前ラインのバース
ト信号の連続した２サンプルのサンプリングデータがラ
ッチされる。この前ラインの連続した２サンプルのサン
プリングデータが減算器２７に供給される。一方、ラン
チ２６からは、現ラインのバースト信号の連続した２サ
ンプルのサンプリングデータが出力され、減算器２７に
供給される。

減算器２７には、タイミング制御回路２１からライン識
別信号ＬＩＤ及びτＴｆｆが供給される。

減算器２７により、前ラインの連続した２サンプルのサ
ンプリングデータと現ラインの連続した２サンプルのサ
ンプリングデータの減算又は現ラインの連続した２サン
プルのサンプリングデータと前ラインの連続した２サン
プルのサンプリングデータの減算がなされる。

前述したように、バースト信号はｌライン毎反転してい
て、バースト信号の直流レベルは各ライン毎略々一定と
考えられる。したがって、このように前ラインのサンプ
リングデータと現ラインのサンプリングデータとの減算
がなされることで、バースト信号の直流成分がキャンセ
ルされる。

減算器２７の出力がラッチ３０に供給される。

ラッチ３０には、タイミング制御回路２１からコントロ
ールイネーブル信号でＴＴが供給される。

このラッチ３０に、直流成分が除かれた連続した２サン
プルのサンプリングデータｂ、及び′ｂｌがラッチされ
る。

ラッチ３０の出力がＲＯＭ３１に供給されると共に、減
算器３２に供給される。また、ラッチ３０の出力がラッ
チ３３に供給されると共に、ＲＯＭ３４に供給される。

ＲＯＭ３１には、（ｂｅ　／ｌａｎ　５７°）なる変換
テーブルが用意されている。ＲＯＭ３１の出力がラッチ
３５に供給される。ラッチ３５には、コントロールイネ
ーブル信号でＴＴが供給される。

このラッチ３５に（ｂｅ　／ｊａｎ　５７°）なるデー
タがラッチされる。ラッチ３５の出力が減算器３２に供
給される。

一方、減算器３２には、ラッチ３５から（ｂｅ／ｌａｎ
　５７°）なるデータが出力される時、ラッチ３０から
サンプリングデータｂ１が供給される。

これにより、サンプリングデータｂ、から（ｂｅ／１ａ
ｎ５７°）のデータが減算され、（９）式に基づく演算
がなされ、誤差データΔｒが求められる。

減算器３２の出力がＲＯＭ３６に供給される。

ＲＯＭ３６は、誤差データΔｒに対応する位相制御シフ
トデータＣＶＡＬを発生するものである。

ＲＯＭ３６で発生された位相制御シフトデータＣＶＡＬ
が加算器３７に供給される。

加算器３７の出力がラッチ３８に供給されると共に、加
算器３７の上位２ビツトがＰＬＡ　（プログラマブルロ
ジックアレイ）３９に供給される。

ラッチ３８は、ＰＬＡ３９の出力により制御される。ラ
ッチ３８の出力がラッチ４０に供給されると共に、加算
器３７に供給される。ラッチ４０の出力が出力端子４１
から取り出される。

この出力端子４１の出力が位相シフト回路４に供給され
、これにより、サンプリングクロックＣＫＡＭの位相が
制御される。

前述したように、位相シフト回路２の変化量が制限され
ているため、制御すべきサンプル点の位相を常に目標と
するサンプル点の位相に制御できるとは限らない、制御
すべきサンプル点にあるかどうかの判断は、（２２）式
及び（２３）式に基づいてなし得る。

ＲＯＭ３４は、（２２）式及び（２３）式に示す計算を
行い、制御すべきサンプル点が制御できる範囲内にある
かどうかを判定するものである。つまり、ＲＯＭ３４に
は、ラッチ３０からサンプリングデータｂ、が供給され
ると共に、ラッチ３３からサンプリングデータｂ０が供
給される。ＲＯＭ３４には、（２２）式及び（２３）式
に基づく変換テーブルが用意されている。

ＲＯＭ３４の出力が例えば（０，０）となったときには
、現在注目している制御すべきサンプル点で制御可能で
ある。ＲＯＭ３４の出力が例えば（０，１＞となったと
きには、１サンプル前で制御可能である。ＲＯＭ３４の
出力が例えば（１゜０）となったときには、２サンプル
前で制御可能である。ＲＯＭ３４の出力が例えば（１，
１）となったときには、■サンプル後で制御可能である
。

ＲＯＭ３４の出力がＰＬＡ３９に供給される。

ＰＬＡ３９には、加算器３７の上位２ビツトの出力が供
給される０位相シフト制御データＣＶＡＬは、２’ｓコ
ンプリメンタリ−コードで表現されているので、上位２
ビツトからオーバーフロー及びアンダーフローが検出で
きる。上位２ビツトが「０１」の時にはオーバーフロー
であり、上位２ビツトが「ｌＯ」の時にはアンダーフロ
ーである。

また、Ｐ　ｔ−Ａ　３９には、タイミング制御回路２１
から第１２図Ｄ〜第１２図Ｆに示すコントロールイネー
ブル信号ＣＥ２．で丁子、ＣＥ４が供給される。また、
ＰＬＡ３９の出力がカウンタ４２に供給され、カウンタ
４２のキャリー出力がＰＬＡ３９に供給される。カウン
タ４２のクロック入力端子には、コントロールイネーブ
ル信号ＣＥ２が供給される。カウンタ４２には、ディッ
プスイッチ４３から例えば０のデータがロードされる。

ＰＬＡ３９は、ＲＯＭ３４の出力及び加算器３７の上位
２ビツトの出力によりバーストシフト信号ＢＳＦＴＸ及
びＢＳＦＴＹを形成すると共に、ライン識別制御信号Ｌ
ＩＤＣを形成する。また、このＲＯＭ３４の出力及び加
算器３７の上位２ビツトの出力によりＰＬＡ３９でラッ
チ３８のコントロールイネーブル信号πＸ及びクリアー
イネーブル信号丁丁が形成される。カウンタ４２は、一
時的に雑音が重畳したとき等にサンプル点が変更されて
しまうのを防止するため、ある一定期間連続してサンプ
ルの変更の命令が生じて初めてシフトするようなフライ
ホイール機能を持たせるために設けられるものである。

’　　ＰＬＡ３９から出力されるバーストシフト信号Ｂ
ＳＦＴＹ及びＢＳＦＴＸがラッチ４４に供給され、また
、ライン識別制御信号ＬＩＤＣがラッチ４４に供給され
る。ラッチ４４から出力端子４５゜４６．４７が導出さ
れ、出力端子４５及び４６からバーストシフト信号ＢＳ
ＦＴＹ及びＢＳＦＴＸが取り出され、出力端子４７から
ライン識別制御信号ＬＩＤＣが取り出される。

このバーストシフト信号ＢＳＦＴＸ、ＢＳＦＴＹ及びラ
イン識別制御信号ＬＩＤＣは、位相誤差検出・判断回路
７から第１図におけるタイミングパルス発生回路６に供
給される。このバーストシフト信号ＢＳＦＴＸ、ＢＳＦ
ＴＹにより、第１１図Ａ〜第１１図Ｃに示すように、バ
ーストフラグＢＦのタイミングが変更される。これによ
り、制御すべきサンプル点が変更される。

すなわち、バーストシフト信号ＢＳＦＴ　（Ｘ。

Ｙ）が（０，０）のときに対して、バーストシフト信号
ＢＳＦＴ　（Ｘ、Ｙ）が（０，１）になると、バースト
フラグＢＦが１クロック進められ、バーストシフト信号
ＢＳＦＴ　（Ｘ、Ｙ）が（１，１）になると、バースト
フラグ［３Ｆがｌり゛ロック遅らされ、バーストシフト
信号ＢＳＦＴ　（Ｘ、Ｙ）が（１，Ｏ）になると、バー
ストフラグＢＦが２クロック遅らされる。

制御すべきサンプル点は、このバーストフラグＢＦによ
り決められるので、このバーストシフト１３号ＢＳＦＴ
　（Ｘ、Ｙ）により、制御すべきサンプル点が位相制御
可能なサンプル点に変更される。

また、ライン識別制御信号１１１）Ｃにより、ライン識
別信号ＬＩＤが制御される。

ここで、ＰＬＡ３９にプログラムされた論理について詳
述する。

ＰＬＡ３９は、ＲＯＭ３４の出力及び加算器３７の上位
２ビツトの出力により、以下のように出力信号を形成す
る。

加算器３７の上位２ビツトの出力からオーバーフロー又
はアンダーフローが検出されたとき、或いは、ＲＯＭ３
４の出力が現在のサンプル点で制御可能であることを示
す（０，０）以外のとき、ＰＬＡ３９からカウンタ４２
に供給されるロード信号ＡＣＫがハイレベルになる。そ
れ以外では、このロード信号ＡＣＫはローレベルである
。

ラッチ３８のコントロールイネーブル信号ＥＮは、ロー
ド信号ＡＣＫがハイレベルの状態ではハイレベルとされ
、それ以外では、ラッチ３８のコントロールイネーブル
信号ＥＮとして反転したコントロールイネーブル信号で
ＴＴが供給される。

つまり、オーバーフローやアンダーフローが生じる状態
やサンプル点の変更がある状態では、検出されたサンプ
リング位相誤差も正しいと言えないので、このデータを
ランチする必要がない。

ロード信号ＡＣＫがローレベルの時には、ディツブスイ
ッチ４３から「０」のデータがロードされていく。ロー
ド信号ＡＣＫがハイレベルになると、コントロールイネ
ーブル信号ＣＥ２がカウンタ４２でカウントされ、１ラ
インに１づつカウンタ４２のカウント出力が増加する。

カウンタ４２の値が２５５以上になると、カウンタ４２
からキャリーＲＣが出力され、このキャリーＲＣがＰＬ
Ａ３９に供給される。

ラッチ３ＢのクリアーイネーブルＣＬは、キャリーＲＣ
が出力され、オーバーフロー又はアンダーフローが検出
されたとき、ローレベルとされる。

それ以外では、このランチ３８のクリアーイネーブル信
号ＣＬはハイレベルである。ラッチ３８のクリアーイネ
ーブル信号τ丁がローレベルになると、コントロールイ
ネーブル信号ＣＥ４のタイミングでラッチ３８がクリア
ーされる。

ランチ３８がクリアーされた状態では、位相シフト回路
４に供給される位相シフト制御データＣＶＡＬがＯにな
る。ＲＯＭ３４は、位相シフト制御データＣＶＡＬがＯ
の場合のみ正しい判定をすることができるので、ラッチ
３８がクリアーされた直後には正しい制御位置を選定で
きることになる。

キャリーＲＣが出力され、オーバーフロー又はアンダー
フローが検出されないときには、以下のようにバースト
シフト信号ＢＳＦＴＸ、ＢＳＦＴＹ、ライン識別制御信
号ＬＩＤＣを出力する。

状態■は着目しているサンプル点を位相制御する状態、
状態■はｌサンプル前のサンプル点を位相制御する状態
、状態■は状態■の前後２サンプルのサンプル点を位相
制御する状態、状態■は状態■の前後２サンプルのサン
プル点を位相制御する状態である。どの状態で制御可能
かは、ＲＯＭ３４の出力に応じて判断される。

なお、この例では、バーストシフト信号ＢＳＦＴＸを常
に０とし、着目できるサンプルを２点のみとし、ライン
識別制御信号ＬＩＤＣを用いることにより、３６０゛す
べてをカバーできるようにしている０例えば、現在の状
態が状態■でＲＯＭ３４の出力が（０，１）であったと
する。ＲＯＭ３４の出力が（０，１）であることは、１
サンプル前で制御できることを示している。このときに
は、状態■から状態■に変化する。また、現在状態■で
あったとすると、状態■の１サンプル前をとることは、
状態■でライン識別信号ＬＩＤを反転することと等価で
あるから、状態■に遷移することになる。

ｄ、変形例なお、位相シフト制御データＣＶＡＬは、−例として１
２ビツトとしたが、この位相シフト制御データＣＶＡＬ
の語長は、より長い程精度の高い位相制御が行える。

位相誤差検出・判断回路７において、ＲＯＭ３１とラッ
チ３５との配置は入れ換えることができ、ラッチ３５の
出力をＲＯＭ３１に供給するようにしても良い、したが
って、ラッチ３５とラッチ３３を共有することができる
。また、第１３図に示すように、ＲＯＭ３１．ＲＯＭ３
４．ＲＯＭ３６及び減算器３２を１つのＥＰＲＯＭ５１
に置き換えるようにしても良い。更に１．加算器３７に
供給されるデータがＯ，−１，１の３種類である場合、
加算器３７．ラッチ３８の代わりにカウンタを用いるよ
うにしても良い。

また、ラッチ３８をクリアする際、最大値から瞬時にＯ
にするのではなく、２０ライン程度徐々に変化させるよ
うにしても良い。

ｅ、他の実施例第１４図はこの発明の他の実施例である。第１４図にお
いて６１がアナログカラービデオ信号の入力端子を示し
、入力端子６１からのアナログカラービデオ信号がＡ／
Ｄコンバータ６２に供給されると共に、タイミング信号
発生回路６３に供給される。タイミング信号発生回路６
３は、入力端子６１からのアナログカラービデオ信号中
の同期信号から種々のタイミング信号を形成する。

Ａ／Ｄコンバータ６２には、ＶＣＯ（電圧制御発振器）
６５からサンプリングクロックＣＫＡＭが供給される。

入力端子６１からのアナログカラービデオ信号がこのサ
ンプリングクロックＣＫＡＭによりディジタル化される
。

Ａ／Ｄコンバータ６２の出力が出力端子６４から取り出
されると共に、位相誤差検出回路６６に供給される。位
相誤差検出回路６６でサンプリング位相誤差が検出され
、その誤差信号に応じた出力によりＶＣＯ６５が制御さ
れる。

このように、サンプリング位相誤差信号に応じた出力に
より、サンプリングクロックを発生するＶＣＯを直接制
御するようにすれば、簡単な構成でサンプリング位相を
目標とする位相に制御することができる。

但し、この場合、ＶＣＯ６５の電圧に対する周波数変化
率が大きいと、ＶＣＯ６５が異なる周波数でロックする
可能性がある。また、ブランキング区間にバースト信号
がなくなるので、それに対する対策が必要になる。

〔発明の効果〕

この発明に依れば、目標位相に対するサンプリング位相
誤差を検出し、これに応じてサンプリングクロックの位
相を制御しているので、カラーサブキャリアの位相と一
定関係のサンプル点でサンプリングすることができる。

また、ｌ水平区間の基準として、時間軸変動や伝送歪、
雑音が生じても、変動することのない基準信号を用いる
ことにより、時間軸変動や雑音が生じた場合でも位相制
御を行うことができる。更に、１１ｍするための信号を
全てディジタル信号から得るようにしているので、信号
数が減少され、回路が簡単化される。

更に、この発明に依れば、位相シフト回路の非直線性に
応じた制御を行い、制御すべきサンプル点が制御できる
範囲かどうかを判断してサンプル点を変更するようにし
ているので、確実な制御を行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はＮ
ＴＳＣ方式の１ラインのサンプル数を示す波形図、第３
図はこの発明の一実施例における基準信号の形成の説明
に用いる波形図、第４図はこの発明の一実施例における
位相シフト回路の特性を示すグラフ、第５図及び第６図
はサンプリング位相誤差の算出の説明に用いる路線図、
第７図及び第８図は位相制御範囲の説明に用いる路線図
、第９図はサンプリング点の変更の説明に用いる状態図
、第１θ図はこの発明の一実施例における位相誤差検出
・判断回路のブロック図、第１１図及び第１２図はこの
発明の一実施例における位相誤差検出・判断回路の説明
に用いるタイミングチャート、第１３図はこの発明の一
実施例における位相誤差検出・判断回路の変形例のブロ
ック図、第１４図はこの発明の他の実施例のブロック図
、第１５図はサンプリング位相の説明に用いる波形図で
ある。図面における主要な符号の説明に入力端子、　　２：Ａ／Ｄコンバータ、　４：位相シ
フト回路、　７：位相誤差検出・判断回路。代理人　　　弁理士　杉　浦　正　知 −・漠７オ癩しイ列第１図１つインのサンアル表第２図Ａ　込Ｆバマ　　　　　　　　　　　　　　　　　　　
　　　　　　　　　ｎラインＣ（ｎ→２）ラインＤ　　ＲＥＦＨＲＥＦＨの助成第３図ＣＶＡＬＬ禾汐相角友のＭ舖（飼存？２番基Ｑ、。イＥｆｌｌ＠コント０−ルτ号Ｓ論困第７図１サンプル槍覗；衾更１サンプルＪ１１１＝セ東（２？シプル樗に常開ＬＩＤｆ々ｈ＞すンゴル五のｔ史第８図ａにｐ＝司第９図べし子トライ列第１３図

Claims

【特許請求の範囲】

（１）基準クロック発生回路と、上記基準クロック発生
回路からの基準クロックを所定量移相させる位相シフト
回路と、サンプリング位相誤差を検出し、このサンプリ
ング位相誤差に基づいて上記位相シフト回路の移相量を
制御する位相検出回路とを備えたビデオ信号のＡ／Ｄ変
換回路。
（２）上記位相検出回路は、制御すべきサンプル点が上
記位相シフト回路により制御できる範囲かどうかを判断
し、制御できる範囲にない場合には制御すべきサンプル
点を変更するようにした特許請求の範囲第１項記載のビ
デオ信号のＡ／Ｄ変換回路。