JP2819939B2 - 色信号変換装置 - Google Patents
色信号変換装置Info
- Publication number
- JP2819939B2 JP2819939B2 JP4120219A JP12021992A JP2819939B2 JP 2819939 B2 JP2819939 B2 JP 2819939B2 JP 4120219 A JP4120219 A JP 4120219A JP 12021992 A JP12021992 A JP 12021992A JP 2819939 B2 JP2819939 B2 JP 2819939B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pulse
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＶＴＲやレーザーディ
スクプレーヤー等の映像信号処理において、色信号のみ
を異なるテレビジョン放送方式に変換、例えば、ＮＴＳ
Ｃ方式からＰＡＬ方式へ、あるいは、ＰＡＬ方式からＮ
ＴＳＣ方式へ変換する色信号変換装置に関するものであ
る。
スクプレーヤー等の映像信号処理において、色信号のみ
を異なるテレビジョン放送方式に変換、例えば、ＮＴＳ
Ｃ方式からＰＡＬ方式へ、あるいは、ＰＡＬ方式からＮ
ＴＳＣ方式へ変換する色信号変換装置に関するものであ
る。
【０００２】
【従来の技術】以下に、従来の色信号変換装置について
説明する。
説明する。
【０００３】図９はこの従来の色信号変換装置のブロッ
ク図を示すものである。図９はＮＴＳＣ方式からＰＡＬ
方式の搬送色信号に変換する装置である。まず、簡単に
ＮＴＳＣ方式とＰＡＬ方式の搬送色信号の３つの違いに
ついて説明する。１つ目は色副搬送波周波数つまりサブ
キャリア周波数がＮＴＳＣ方式では約3.58MHzで、ＰＡ
Ｌ方式では約4.43MHzであること、２つ目はバースト信
号がＮＴＳＣ方式では復調軸の−（Ｂ−Ｙ）軸上にある
が、ＰＡＬ方式ではサブキャリアの１周期を３６０度と
するとバースト信号が−（Ｂ−Ｙ）軸に対し４５度移相
していること、３つ目は（Ｒ−Ｙ）信号成分が１水平同
期期間毎に反転していることである。図９では、まずＮ
ＴＳＣ方式の搬送色信号を２つの色差信号に復調してか
ら、バースト信号だけ４５度移相し、（Ｒ−Ｙ）信号成
分だけ１水平同期期間毎に反転するのと搬送色信号に変
調するのを同時に行い、それからサブキャリア周波数を
4.43MHzに周波数変換している。以下、図９の処理につ
いて詳しく説明する。
ク図を示すものである。図９はＮＴＳＣ方式からＰＡＬ
方式の搬送色信号に変換する装置である。まず、簡単に
ＮＴＳＣ方式とＰＡＬ方式の搬送色信号の３つの違いに
ついて説明する。１つ目は色副搬送波周波数つまりサブ
キャリア周波数がＮＴＳＣ方式では約3.58MHzで、ＰＡ
Ｌ方式では約4.43MHzであること、２つ目はバースト信
号がＮＴＳＣ方式では復調軸の−（Ｂ−Ｙ）軸上にある
が、ＰＡＬ方式ではサブキャリアの１周期を３６０度と
するとバースト信号が−（Ｂ−Ｙ）軸に対し４５度移相
していること、３つ目は（Ｒ−Ｙ）信号成分が１水平同
期期間毎に反転していることである。図９では、まずＮ
ＴＳＣ方式の搬送色信号を２つの色差信号に復調してか
ら、バースト信号だけ４５度移相し、（Ｒ−Ｙ）信号成
分だけ１水平同期期間毎に反転するのと搬送色信号に変
調するのを同時に行い、それからサブキャリア周波数を
4.43MHzに周波数変換している。以下、図９の処理につ
いて詳しく説明する。
【０００４】図９において、まず、搬送色信号入力端子
５３８に直角二相変調されたＮＴＳＣ方式の入力搬送色
信号を入力する。その入力搬送色信号のサブキャリア
（周波数：fsc≒3.58MHz）に位相同期し、かつ４逓倍の
周波数であるクロック（周波数：4fsc≒14.3MHz）をク
ロック入力端子５３９に入力する。そのクロックにより
入力搬送色信号をＡＤＣ５０１でアナログ・ディジタル
変換する。ここで、クロック周波数が4fscで、しかもサ
ブキャリアに位相同期しオフセットもしていないとする
と、ＡＤＣ５０１の出力であるディジタルデータは復調
軸である（Ｒ−Ｙ）軸と（Ｂ−Ｙ）軸上に存在すること
となる。つまり、データ４つがサブキャリア１周期分に
あたり、仮にその４つのデータに１から４まで順番に番
号をふり、１番目のデータを（Ｒ−Ｙ）信号とすると、
２番目は（Ｂ−Ｙ）信号、３番目は−（Ｒ−Ｙ）信号、
４番目は−（Ｂ−Ｙ）信号で、この４つの信号の繰り返
しとなる。この通し番号の設定はサブキャリア入力端子
５４０に入力する入力搬送色信号に位相同期したサブキ
ャリアにより検知できる。
５３８に直角二相変調されたＮＴＳＣ方式の入力搬送色
信号を入力する。その入力搬送色信号のサブキャリア
（周波数：fsc≒3.58MHz）に位相同期し、かつ４逓倍の
周波数であるクロック（周波数：4fsc≒14.3MHz）をク
ロック入力端子５３９に入力する。そのクロックにより
入力搬送色信号をＡＤＣ５０１でアナログ・ディジタル
変換する。ここで、クロック周波数が4fscで、しかもサ
ブキャリアに位相同期しオフセットもしていないとする
と、ＡＤＣ５０１の出力であるディジタルデータは復調
軸である（Ｒ−Ｙ）軸と（Ｂ−Ｙ）軸上に存在すること
となる。つまり、データ４つがサブキャリア１周期分に
あたり、仮にその４つのデータに１から４まで順番に番
号をふり、１番目のデータを（Ｒ−Ｙ）信号とすると、
２番目は（Ｂ−Ｙ）信号、３番目は−（Ｒ−Ｙ）信号、
４番目は−（Ｂ−Ｙ）信号で、この４つの信号の繰り返
しとなる。この通し番号の設定はサブキャリア入力端子
５４０に入力する入力搬送色信号に位相同期したサブキ
ャリアにより検知できる。
【０００５】そこで、そのデータのうち３番目及び４番
目のデータを反転してから、１番目及び３番目の信号を
サンプルホールドすれば（Ｒ−Ｙ）信号が、２番目及び
４番目のデータをサンプルホールドすれば（Ｂ−Ｙ）信
号が得られ、２つの色差信号に復調できる。その反転は
インバータ５０２で行い、まず１の補数に変換して、次
に１ステップ入力端子５０４に入力する”１”と加算器
５０３で加算し、２の補数に変換することで完了する。
パルス発生回路５２８では３番目と４番目のデータのタ
イミングでハイレベル、１番目と２番目のデータのタイ
ミングでローレベルとなるパルスを発生させる。このパ
ルスがハイレベルのとき加算器５０３の出力、ローレベ
ルのときＡＤＣ５０１の出力になるようスイッチ５０５
で切り替える。
目のデータを反転してから、１番目及び３番目の信号を
サンプルホールドすれば（Ｒ−Ｙ）信号が、２番目及び
４番目のデータをサンプルホールドすれば（Ｂ−Ｙ）信
号が得られ、２つの色差信号に復調できる。その反転は
インバータ５０２で行い、まず１の補数に変換して、次
に１ステップ入力端子５０４に入力する”１”と加算器
５０３で加算し、２の補数に変換することで完了する。
パルス発生回路５２８では３番目と４番目のデータのタ
イミングでハイレベル、１番目と２番目のデータのタイ
ミングでローレベルとなるパルスを発生させる。このパ
ルスがハイレベルのとき加算器５０３の出力、ローレベ
ルのときＡＤＣ５０１の出力になるようスイッチ５０５
で切り替える。
【０００６】一方、パルス発生回路５２８は１番目と３
番目のデータのタイミングでローレベル、２番目と４番
目のタイミングでハイレベルとなるパルスを発生させ
る。このパルスをＤフリップフロップ５０６のＥ端子す
なわちイネーブル（ローアクティブとする）端子に入力
すると、Ｄフリップフロップ５０６出力には色差信号で
ある（Ｒ−Ｙ）信号が得られる。同様に、Ｄフリップフ
ロップ５０７のＥ端子にＤフリップフロップ５０６のＥ
端子に入力するパルスをインバータ５０８でインバート
したパルスを入力すると、Ｄフリップフロップ５０７出
力には（Ｂ−Ｙ）信号が得られる。
番目のデータのタイミングでローレベル、２番目と４番
目のタイミングでハイレベルとなるパルスを発生させ
る。このパルスをＤフリップフロップ５０６のＥ端子す
なわちイネーブル（ローアクティブとする）端子に入力
すると、Ｄフリップフロップ５０６出力には色差信号で
ある（Ｒ−Ｙ）信号が得られる。同様に、Ｄフリップフ
ロップ５０７のＥ端子にＤフリップフロップ５０６のＥ
端子に入力するパルスをインバータ５０８でインバート
したパルスを入力すると、Ｄフリップフロップ５０７出
力には（Ｂ−Ｙ）信号が得られる。
【０００７】その復調した色差信号の高域の不要成分を
除去するため、ＬＰＦ５３１及びＬＰＦ５３２を挿入す
る。ＬＰＦ５３１はＤフリップフロップ５０６の出力と
１クロック周期だけＤフリップフロップ５０９で遅延さ
せた信号を加算器５１０で加算することで実現してい
る。ＬＰＦ５３２も同様である。
除去するため、ＬＰＦ５３１及びＬＰＦ５３２を挿入す
る。ＬＰＦ５３１はＤフリップフロップ５０６の出力と
１クロック周期だけＤフリップフロップ５０９で遅延さ
せた信号を加算器５１０で加算することで実現してい
る。ＬＰＦ５３２も同様である。
【０００８】次に、バースト信号だけ４５度移相する。
復調したバースト信号の（Ｒ−Ｙ）成分をＥR＝Ａ・sin
θ（Ａはバースト振幅）とし、（Ｂ−Ｙ）成分をＥB＝
Ａcosθとする。-45゜移相したときの（Ｒ−Ｙ）成分は
ＥR’＝Ａ・sin（θ-45゜）＝Ａ・（sinθ・cos45゜−cos
θ・sin45゜）＝Ａ/√2・（sinθ−cosθ）＝1/√2・
（ＥR−ＥB）、（Ｂ−Ｙ）成分はＥB’＝Ａ・cos（θ-4
5゜）＝Ａ・（cosθ・cos45゜＋sinθ・sin45゜）＝Ａ/√2
・（cosθ＋sinθ）＝1/√2・（ＥB＋ＥR）となる。
復調したバースト信号の（Ｒ−Ｙ）成分をＥR＝Ａ・sin
θ（Ａはバースト振幅）とし、（Ｂ−Ｙ）成分をＥB＝
Ａcosθとする。-45゜移相したときの（Ｒ−Ｙ）成分は
ＥR’＝Ａ・sin（θ-45゜）＝Ａ・（sinθ・cos45゜−cos
θ・sin45゜）＝Ａ/√2・（sinθ−cosθ）＝1/√2・
（ＥR−ＥB）、（Ｂ−Ｙ）成分はＥB’＝Ａ・cos（θ-4
5゜）＝Ａ・（cosθ・cos45゜＋sinθ・sin45゜）＝Ａ/√2
・（cosθ＋sinθ）＝1/√2・（ＥB＋ＥR）となる。
【０００９】これを回路で実現したものがバースト移相
回路５３４である。ＬＰＦ５３１の出力はＥR、ＬＰＦ
５３２の出力はＥBなので減算器５１３で減算し、係数
回路５１４で1/√2倍するとＥR’が得られる。一方、パ
ルス発生回路５２８では、水平同期信号入力端子５４１
に入力する入力搬送色信号に同期した水平同期信号から
バースト信号のタイミングのときハイレベルで、それ以
外ではローレベルとなるバーストゲートパルスを発生す
る。このバーストゲートパルスがハイレベルのときは係
数回路５１４の出力に、ローレベルのときは加算器５１
０の出力にスイッチ５１７で切り替え、同様に、バース
トゲートパルスがハイレベルのときは係数回路５１６の
出力に、ローレベルのときは加算器５１２の出力にスイ
ッチ５１８で切り替える。これによりバースト信号のみ
-45゜移相が実現できる。
回路５３４である。ＬＰＦ５３１の出力はＥR、ＬＰＦ
５３２の出力はＥBなので減算器５１３で減算し、係数
回路５１４で1/√2倍するとＥR’が得られる。一方、パ
ルス発生回路５２８では、水平同期信号入力端子５４１
に入力する入力搬送色信号に同期した水平同期信号から
バースト信号のタイミングのときハイレベルで、それ以
外ではローレベルとなるバーストゲートパルスを発生す
る。このバーストゲートパルスがハイレベルのときは係
数回路５１４の出力に、ローレベルのときは加算器５１
０の出力にスイッチ５１７で切り替え、同様に、バース
トゲートパルスがハイレベルのときは係数回路５１６の
出力に、ローレベルのときは加算器５１２の出力にスイ
ッチ５１８で切り替える。これによりバースト信号のみ
-45゜移相が実現できる。
【００１０】次に、変調回路５３６で変調する。これは
復調回路５３３の逆の処理をすればよいが、ただ（Ｒ−
Ｙ）信号だけ１水平同期期間毎に反転する処理も同時に
行う。まず、１番目と３番目のデータのタイミングでハ
イレベル、２番目と４番目のデータのタイミングでロー
レベルとなるパルスをパルス発生回路５２８で発生させ
る。このパルスがハイレベルのときスイッチ５１７の出
力に、ローレベルのときスイッチ５１８の出力にスイッ
チ５１９で切り替える。次に、反転はスイッチ５１９の
出力を反転回路５３５で行う。反転回路５３５の内部構
成も機能も反転回路５２９と同一である。一方、パルス
発生回路５２８で例えば奇数ライン（奇数番目の１水平
同期期間）では３番目と４番目のデータのタイミングの
ときハイレベルで１番目と２番目のデータのタイミング
のときはローレベルで、偶数ライン（偶数番目の１水平
同期期間）では１番目と４番目のデータのタイミングで
ハイレベルで２番目と３番目のデータのタイミングのと
きはローレベルとなるパルスを発生させる。このパルス
がハイレベルのときは加算器５２１の出力に、ローレベ
ルのときはスイッチ５１９の出力にスイッチ５２３で切
り替える。これにより変調のための反転と１水平同期期
間毎の（Ｒ−Ｙ）信号の反転が同時に実現できる。
復調回路５３３の逆の処理をすればよいが、ただ（Ｒ−
Ｙ）信号だけ１水平同期期間毎に反転する処理も同時に
行う。まず、１番目と３番目のデータのタイミングでハ
イレベル、２番目と４番目のデータのタイミングでロー
レベルとなるパルスをパルス発生回路５２８で発生させ
る。このパルスがハイレベルのときスイッチ５１７の出
力に、ローレベルのときスイッチ５１８の出力にスイッ
チ５１９で切り替える。次に、反転はスイッチ５１９の
出力を反転回路５３５で行う。反転回路５３５の内部構
成も機能も反転回路５２９と同一である。一方、パルス
発生回路５２８で例えば奇数ライン（奇数番目の１水平
同期期間）では３番目と４番目のデータのタイミングの
ときハイレベルで１番目と２番目のデータのタイミング
のときはローレベルで、偶数ライン（偶数番目の１水平
同期期間）では１番目と４番目のデータのタイミングで
ハイレベルで２番目と３番目のデータのタイミングのと
きはローレベルとなるパルスを発生させる。このパルス
がハイレベルのときは加算器５２１の出力に、ローレベ
ルのときはスイッチ５１９の出力にスイッチ５２３で切
り替える。これにより変調のための反転と１水平同期期
間毎の（Ｒ−Ｙ）信号の反転が同時に実現できる。
【００１１】このスイッチ５２３の出力を入力クロック
によりＤＡＣ５２４でディジタル・アナログ変換する。
によりＤＡＣ５２４でディジタル・アナログ変換する。
【００１２】次に、その出力のサブキャリア周波数をＮ
ＴＳＣ方式の約3.58MHzからＰＡＬ方式の約4.43MHzに周
波数変換回路５３７で周波数変換する。これは例えば乗
算器で実現すると、ＤＡＣ５２４の出力と正弦波入力端
子５２６に入力する約8.01MHzの正弦波とを乗算器５２
５で乗算すれば、その出力には約3.58MHzと約8.01MHzの
周波数和成分である約11.6MHzと周波数差成分である約
4.43MHzの信号が得られるので、ＢＰＦ５２７で約4.43M
Hzの方を抜き出してやればよい。これにより、サブキャ
リア周波数が約4.43MHzのＰＡＬ方式に変換される。
ＴＳＣ方式の約3.58MHzからＰＡＬ方式の約4.43MHzに周
波数変換回路５３７で周波数変換する。これは例えば乗
算器で実現すると、ＤＡＣ５２４の出力と正弦波入力端
子５２６に入力する約8.01MHzの正弦波とを乗算器５２
５で乗算すれば、その出力には約3.58MHzと約8.01MHzの
周波数和成分である約11.6MHzと周波数差成分である約
4.43MHzの信号が得られるので、ＢＰＦ５２７で約4.43M
Hzの方を抜き出してやればよい。これにより、サブキャ
リア周波数が約4.43MHzのＰＡＬ方式に変換される。
【００１３】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、以下のような３つの課題を有していた。
来の構成では、以下のような３つの課題を有していた。
【００１４】１つ目は、加算器，Ｄフリップフロップ等
の数が多く、また、周波数変換用の乗算器を必要とする
ため全体の回路規模が大きくなってしまうという課題で
ある。
の数が多く、また、周波数変換用の乗算器を必要とする
ため全体の回路規模が大きくなってしまうという課題で
ある。
【００１５】２つ目は、周波数変換をアナログ回路で実
現しているためバラツキが大きくなるという課題であ
る。
現しているためバラツキが大きくなるという課題であ
る。
【００１６】また、３つ目は以下のようなものである。
ＮＴＳＣ方式からＰＡＬ方式への変換とＰＡＬ方式から
ＮＴＳＣ方式への変換は基本的には同じ回路で実現で
き、入力クロック周波数の変更（約14.3MHzから約17.7M
Hzへ）、周波数変換回路のＢＰＦの変更（通過周波数約
4.43MHzから約3.58MHzへ）、パルス発生回路出力の各パ
ルスタイミングの変更、及びバースト移相回路の移相量
を−４５度から＋４５度へ変更、以上の４点の変更を行
えばよい。しかし、ＰＡＬ方式の搬送色信号を色差信号
に復調した結果（Ｒ−Ｙ）信号が反転していると、バー
スト移相回路出力のバースト信号は−（Ｂ−Ｙ）軸上に
なく、９０度ずれた−（Ｒ−Ｙ）軸上にあることになっ
てしまう。つまり、間違った色差信号に変換してしまう
という課題である。
ＮＴＳＣ方式からＰＡＬ方式への変換とＰＡＬ方式から
ＮＴＳＣ方式への変換は基本的には同じ回路で実現で
き、入力クロック周波数の変更（約14.3MHzから約17.7M
Hzへ）、周波数変換回路のＢＰＦの変更（通過周波数約
4.43MHzから約3.58MHzへ）、パルス発生回路出力の各パ
ルスタイミングの変更、及びバースト移相回路の移相量
を−４５度から＋４５度へ変更、以上の４点の変更を行
えばよい。しかし、ＰＡＬ方式の搬送色信号を色差信号
に復調した結果（Ｒ−Ｙ）信号が反転していると、バー
スト移相回路出力のバースト信号は−（Ｂ−Ｙ）軸上に
なく、９０度ずれた−（Ｒ−Ｙ）軸上にあることになっ
てしまう。つまり、間違った色差信号に変換してしまう
という課題である。
【００１７】本発明は上記従来の課題を解決するもの
で、１つ目の課題に対しては回路規模を約半分に縮小し
て具現化できる色信号変換装置を、２つ目の課題に対し
てはバラツキがない色信号変換装置を、３つ目の課題に
対して正確に色差信号を変換できる色信号変換装置を提
供することを目的とする。
で、１つ目の課題に対しては回路規模を約半分に縮小し
て具現化できる色信号変換装置を、２つ目の課題に対し
てはバラツキがない色信号変換装置を、３つ目の課題に
対して正確に色差信号を変換できる色信号変換装置を提
供することを目的とする。
【００１８】
【課題を解決するための手段】この目的を達成するため
に本発明の色信号変換装置は、直角二相変調された入力
搬送色信号を入力クロックでディジタル信号に変換する
ＡＤＣ（アナログ・ディジタル変換器）と、パルス発生
回路の第１の出力パルスと前記入力クロックで前記ＡＤ
Ｃの出力のバースト信号のみ位相を変化させるバースト
移相回路と、その出力を前記パルス発生回路の第２の出
力パルスで反転させる反転回路と、前記入力クロックで
前記反転回路の出力の所定の周波数成分のみ通過させる
ＢＰＦ（帯域通過フィルタ）と、その出力を前記入力ク
ロックでアナログ信号に変換するＤＡＣ（ディジタル・
アナログ変換器）と、その出力を所定の周波数の正弦波
を用いて所定の周波数に変換する周波数変換回路とで構
成している。
に本発明の色信号変換装置は、直角二相変調された入力
搬送色信号を入力クロックでディジタル信号に変換する
ＡＤＣ（アナログ・ディジタル変換器）と、パルス発生
回路の第１の出力パルスと前記入力クロックで前記ＡＤ
Ｃの出力のバースト信号のみ位相を変化させるバースト
移相回路と、その出力を前記パルス発生回路の第２の出
力パルスで反転させる反転回路と、前記入力クロックで
前記反転回路の出力の所定の周波数成分のみ通過させる
ＢＰＦ（帯域通過フィルタ）と、その出力を前記入力ク
ロックでアナログ信号に変換するＤＡＣ（ディジタル・
アナログ変換器）と、その出力を所定の周波数の正弦波
を用いて所定の周波数に変換する周波数変換回路とで構
成している。
【００１９】また、本発明の色信号変換装置は、直角二
相変調された入力搬送色信号を第１の入力クロックでデ
ィジタル信号に変換するＡＤＣ（アナログ・ディジタル
変換器）と、その出力を反転する第１の反転回路と、そ
の出力と前記ＡＤＣの出力をパルス発生回路の第１の出
力で切り替える第１のスイッチと、その出力の所定の低
域周波数成分のみ通過させるＬＰＦ（低域通過フィル
タ）と、その出力を前記パルス発生回路の第２の出力パ
ルスと前記第１の入力クロックでサンプルホールドし２
つの色差信号を出力するサンプルホールド回路と、その
２つの出力の動作クロック周波数を前記パルス発生回路
の第２の出力パルスと前記第１の入力クロックと第２の
入力クロックで前記第１の入力クロック周波数から前記
第２の入力クロック周波数に変換するクロック周波数変
換回路と、その２つの出力のバースト信号のみ前記パル
ス発生回路の第３の出力パルスで位相を変化させるバー
スト移相回路と、その２つの出力を前記パルス発生回路
の出力する第４の出力パルスで交互に切り替える第２の
スイッチと、その出力を反転する第２の反転回路と、そ
の出力と前記第２のスイッチの出力を前記パルス発生回
路の第５の出力で切り替える第３のスイッチと、その出
力を前記第２の入力クロックでアナログ信号に変換する
ＤＡＣ（ディジタル・アナログ変換器）とで構成してい
る。
相変調された入力搬送色信号を第１の入力クロックでデ
ィジタル信号に変換するＡＤＣ（アナログ・ディジタル
変換器）と、その出力を反転する第１の反転回路と、そ
の出力と前記ＡＤＣの出力をパルス発生回路の第１の出
力で切り替える第１のスイッチと、その出力の所定の低
域周波数成分のみ通過させるＬＰＦ（低域通過フィル
タ）と、その出力を前記パルス発生回路の第２の出力パ
ルスと前記第１の入力クロックでサンプルホールドし２
つの色差信号を出力するサンプルホールド回路と、その
２つの出力の動作クロック周波数を前記パルス発生回路
の第２の出力パルスと前記第１の入力クロックと第２の
入力クロックで前記第１の入力クロック周波数から前記
第２の入力クロック周波数に変換するクロック周波数変
換回路と、その２つの出力のバースト信号のみ前記パル
ス発生回路の第３の出力パルスで位相を変化させるバー
スト移相回路と、その２つの出力を前記パルス発生回路
の出力する第４の出力パルスで交互に切り替える第２の
スイッチと、その出力を反転する第２の反転回路と、そ
の出力と前記第２のスイッチの出力を前記パルス発生回
路の第５の出力で切り替える第３のスイッチと、その出
力を前記第２の入力クロックでアナログ信号に変換する
ＤＡＣ（ディジタル・アナログ変換器）とで構成してい
る。
【００２０】また、本発明の色信号変換装置は、直角二
相変調された入力搬送色信号を第１の入力クロックでデ
ィジタル信号に変換するＡＤＣ（アナログ・ディジタル
変換器）と、その出力を第１の入力クロックで所定の位
相だけ変化させる第１の移相回路と、その出力を所定の
位相だけ変化させる第２の移相回路と、位相検出回路の
出力するパルスがローレベルのとき前記第１の移相回路
の出力にハイレベルのとき前記第２の移相回路の出力に
切り替える第１のスイッチと、その出力と前記ＡＤＣの
出力をパルス発生回路の第１の出力パルスで切り替える
第２のスイッチと、その出力を前記パルス発生回路の第
２の出力パルスで反転させる第１の反転回路と、前記パ
ルス発生回路の第２の出力パルスと前記第１の入力クロ
ックで前記第１の反転回路の出力の低域周波数成分のみ
通過させるＬＰＦ（低域通過フィルタ）と、その出力を
前記パルス発生回路の第３の出力パルスと前記第１の入
力クロックでサンプルホールドし２つの色差信号を出力
するサンプルホールド回路と、その２つの色差信号の出
力である（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号のうち（Ｒ−
Ｙ）信号が所定の大きさ以上ではハイレベルでそれ以外
ではローレベルとなるようなパルスを出力する前記位相
検出回路と、前記サンプルホールド回路の２つの出力の
動作クロック周波数を前記パルス発生回路の第３の出力
パルスと前記第１の入力クロックと第２の入力クロック
で前記第１の入力クロック周波数から前記第２の入力ク
ロック周波数に変換するクロック周波数変換回路と、そ
の２つの出力を前記パルス発生回路の出力する第４の出
力パルスで交互に切り替える第３のスイッチと、その出
力を反転する第２の反転回路と、その出力と前記第３の
スイッチの出力を前記パルス発生回路の第５の出力で切
り替える第４のスイッチと、その出力を前記第２の入力
クロックでアナログ信号に変換するＤＡＣ（ディジタル
・アナログ変換器）とで構成している。
相変調された入力搬送色信号を第１の入力クロックでデ
ィジタル信号に変換するＡＤＣ（アナログ・ディジタル
変換器）と、その出力を第１の入力クロックで所定の位
相だけ変化させる第１の移相回路と、その出力を所定の
位相だけ変化させる第２の移相回路と、位相検出回路の
出力するパルスがローレベルのとき前記第１の移相回路
の出力にハイレベルのとき前記第２の移相回路の出力に
切り替える第１のスイッチと、その出力と前記ＡＤＣの
出力をパルス発生回路の第１の出力パルスで切り替える
第２のスイッチと、その出力を前記パルス発生回路の第
２の出力パルスで反転させる第１の反転回路と、前記パ
ルス発生回路の第２の出力パルスと前記第１の入力クロ
ックで前記第１の反転回路の出力の低域周波数成分のみ
通過させるＬＰＦ（低域通過フィルタ）と、その出力を
前記パルス発生回路の第３の出力パルスと前記第１の入
力クロックでサンプルホールドし２つの色差信号を出力
するサンプルホールド回路と、その２つの色差信号の出
力である（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号のうち（Ｒ−
Ｙ）信号が所定の大きさ以上ではハイレベルでそれ以外
ではローレベルとなるようなパルスを出力する前記位相
検出回路と、前記サンプルホールド回路の２つの出力の
動作クロック周波数を前記パルス発生回路の第３の出力
パルスと前記第１の入力クロックと第２の入力クロック
で前記第１の入力クロック周波数から前記第２の入力ク
ロック周波数に変換するクロック周波数変換回路と、そ
の２つの出力を前記パルス発生回路の出力する第４の出
力パルスで交互に切り替える第３のスイッチと、その出
力を反転する第２の反転回路と、その出力と前記第３の
スイッチの出力を前記パルス発生回路の第５の出力で切
り替える第４のスイッチと、その出力を前記第２の入力
クロックでアナログ信号に変換するＤＡＣ（ディジタル
・アナログ変換器）とで構成している。
【００２１】
【作用】本発明は上記した構成により、バースト移相、
及び１水平同期期間毎に（Ｒ−Ｙ）信号のみ反転する処
理を搬送色信号のまま多重処理するので具現化するため
の回路規模が約半分になるという作用がある。
及び１水平同期期間毎に（Ｒ−Ｙ）信号のみ反転する処
理を搬送色信号のまま多重処理するので具現化するため
の回路規模が約半分になるという作用がある。
【００２２】また、周波数変換を復調した色差信号のデ
ィジタル処理により行なうのでバラツキはなくなり、し
かも周波数変換用の乗算器を必要としないので具現化す
るための回路規模を小さくできるという作用がある。
ィジタル処理により行なうのでバラツキはなくなり、し
かも周波数変換用の乗算器を必要としないので具現化す
るための回路規模を小さくできるという作用がある。
【００２３】また、復調した色差信号である（Ｒ−Ｙ）
信号より位相検出してバースト移相回路を制御するので
ＰＡＬ方式の搬送色信号をＮＴＳＣ方式の色差信号に
正確に変換できるので、ＮＴＳＣ方式とＰＡＬ方式の相
互変換が可能となるという作用がある。
信号より位相検出してバースト移相回路を制御するので
ＰＡＬ方式の搬送色信号をＮＴＳＣ方式の色差信号に
正確に変換できるので、ＮＴＳＣ方式とＰＡＬ方式の相
互変換が可能となるという作用がある。
【００２４】
【実施例】以下、本発明における色信号変換装置の一実
施例について、図面を参照しながら説明する。
施例について、図面を参照しながら説明する。
【００２５】ただし、図９に示した従来の色信号変換装
置と同じ構成要素には同一符号を付し、またその動作説
明は省略する。
置と同じ構成要素には同一符号を付し、またその動作説
明は省略する。
【００２６】図１は本発明の第１の実施例における色信
号変換装置のブロック図である。図２は図１のタイミン
グチャートである。図２（ａ）は入力クロック（周波
数：約14.3MHz）で、図２（ｂ）はＡＤＣ５０１の出力
信号を表わす。ここで、ディジタル信号処理部は全て入
力クロックの立ち上がりエッジで動作するものとする。
図２（ｂ）中に示している文字は図９の従来例で説明し
たように４つのデータ、つまりＲ１１，Ｂ１２，−Ｒ１
３，−Ｂ１４で１周期であり、Ｒ１１は（Ｒ−Ｙ）信
号、Ｂ１２は（Ｂ−Ｙ）信号、−Ｒ１３は−（Ｒ−Ｙ）
信号、−Ｂ１４は−（Ｂ−Ｙ）信号を表わす。以降のデ
ータＲ２１，Ｂ２２，−Ｒ２３，−Ｂ２４も同様であ
る。図２（ｃ）はＤフリップフロップ１０１の出力デー
タを、図２（ｄ）は加算器１０２の出力を表わす。この
演算は図２（ｄ）を見てもわかるように、Ｂ１２から
（Ｒ１１＋Ｂ１２）を、−Ｒ１３から（Ｂ１２−Ｒ１
３）を、−Ｂ１４から−（Ｒ１３＋Ｂ１４）を、−Ｒ２
１から−（Ｂ１４−Ｒ２１）を演算している。例えば、
（Ｒ１１＋Ｂ１２）を演算し（1/√2）倍することは、
従来例でも説明したようにＢ１２からの＋４５度の移相
を意味するが、Ｂ１２はＲ１１に対して９０度位相が進
んでいる。すなわち、−９０度の位相関係にあるので、
Ｒ１１に対して（1/√2）・（Ｒ１１＋Ｂ１２）は−４
５度の移相に相当する。以降の演算も同様で、全信号に
対して−４５度の移相処理を行うことが可能となる。ス
イッチ１０４ではパルス発生回路１１３の出力するバー
ストゲートパルスによりバースト信号期間だけ係数回路
１０３の出力に切り替える。このＤフリップフロップ１
０１，加算器１０２，係数回路１０３，スイッチ１０４
がバースト移相回路１０９である。
号変換装置のブロック図である。図２は図１のタイミン
グチャートである。図２（ａ）は入力クロック（周波
数：約14.3MHz）で、図２（ｂ）はＡＤＣ５０１の出力
信号を表わす。ここで、ディジタル信号処理部は全て入
力クロックの立ち上がりエッジで動作するものとする。
図２（ｂ）中に示している文字は図９の従来例で説明し
たように４つのデータ、つまりＲ１１，Ｂ１２，−Ｒ１
３，−Ｂ１４で１周期であり、Ｒ１１は（Ｒ−Ｙ）信
号、Ｂ１２は（Ｂ−Ｙ）信号、−Ｒ１３は−（Ｒ−Ｙ）
信号、−Ｂ１４は−（Ｂ−Ｙ）信号を表わす。以降のデ
ータＲ２１，Ｂ２２，−Ｒ２３，−Ｂ２４も同様であ
る。図２（ｃ）はＤフリップフロップ１０１の出力デー
タを、図２（ｄ）は加算器１０２の出力を表わす。この
演算は図２（ｄ）を見てもわかるように、Ｂ１２から
（Ｒ１１＋Ｂ１２）を、−Ｒ１３から（Ｂ１２−Ｒ１
３）を、−Ｂ１４から−（Ｒ１３＋Ｂ１４）を、−Ｒ２
１から−（Ｂ１４−Ｒ２１）を演算している。例えば、
（Ｒ１１＋Ｂ１２）を演算し（1/√2）倍することは、
従来例でも説明したようにＢ１２からの＋４５度の移相
を意味するが、Ｂ１２はＲ１１に対して９０度位相が進
んでいる。すなわち、−９０度の位相関係にあるので、
Ｒ１１に対して（1/√2）・（Ｒ１１＋Ｂ１２）は−４
５度の移相に相当する。以降の演算も同様で、全信号に
対して−４５度の移相処理を行うことが可能となる。ス
イッチ１０４ではパルス発生回路１１３の出力するバー
ストゲートパルスによりバースト信号期間だけ係数回路
１０３の出力に切り替える。このＤフリップフロップ１
０１，加算器１０２，係数回路１０３，スイッチ１０４
がバースト移相回路１０９である。
【００２７】図２（ｅ）はパルス発生回路１１３の排他
的論理和回路１０５への入力パルスで、図２（ｆ）は排
他的論理和回路１０５の出力を表わす。このように、図
２（ｅ）のパルスがハイレベルのときスイッチ１０４の
出力は反転、つまり１の補数となる。この１水平期間前
では（ｅ）は常にローレベルで排他的論理和回路１０５
でデータは変化しない。この周期は２水平期間で、これ
により１水平期間毎に（Ｒ−Ｙ）信号のみ反転させられ
る。
的論理和回路１０５への入力パルスで、図２（ｆ）は排
他的論理和回路１０５の出力を表わす。このように、図
２（ｅ）のパルスがハイレベルのときスイッチ１０４の
出力は反転、つまり１の補数となる。この１水平期間前
では（ｅ）は常にローレベルで排他的論理和回路１０５
でデータは変化しない。この周期は２水平期間で、これ
により１水平期間毎に（Ｒ−Ｙ）信号のみ反転させられ
る。
【００２８】次に、ＢＰＦ１１１で搬送色信号の周波数
成分だけ通過させ、不要成分を除去する。このＢＰＦ１
１１の伝達関数は例えばＨ（ｚ）＝（１−ｚ-2）とし減
算を行うとする。ここで、あるデータＸの１の補数を！
Ｘと表わすとし、スイッチ１０４の出力をＡ、Ａの２ク
ロック周期前のデータをＢとすると、パルス発生回路１
１３から排他的論理和回路１０５への入力がハイレベル
のとき、減算器１０８の出力は｛！Ａ＋（！！Ｂ＋
１）｝＝（！Ａ＋Ｂ＋１）で（！Ａ＋１）はＡの２の補
数なので、結果的に反転及び減算が正確に行われている
ことがわかる。また、パルス発生回路１１３から排他的
論理和回路１０５への入力がローレベルのとき、減算器
１０８の出力は｛Ａ＋（！Ｂ＋１）｝で（！Ｂ＋１）は
Ｂの２の補数なので減算が正確に行われていることがわ
かる。
成分だけ通過させ、不要成分を除去する。このＢＰＦ１
１１の伝達関数は例えばＨ（ｚ）＝（１−ｚ-2）とし減
算を行うとする。ここで、あるデータＸの１の補数を！
Ｘと表わすとし、スイッチ１０４の出力をＡ、Ａの２ク
ロック周期前のデータをＢとすると、パルス発生回路１
１３から排他的論理和回路１０５への入力がハイレベル
のとき、減算器１０８の出力は｛！Ａ＋（！！Ｂ＋
１）｝＝（！Ａ＋Ｂ＋１）で（！Ａ＋１）はＡの２の補
数なので、結果的に反転及び減算が正確に行われている
ことがわかる。また、パルス発生回路１１３から排他的
論理和回路１０５への入力がローレベルのとき、減算器
１０８の出力は｛Ａ＋（！Ｂ＋１）｝で（！Ｂ＋１）は
Ｂの２の補数なので減算が正確に行われていることがわ
かる。
【００２９】ここで、パルス発生回路１１３から排他的
論理和回路１０５への入力パルスの極性が２クロック周
期前と同じという前提で説明したが、１水平期間毎にパ
ルスがローレベルとなり、その切り替わりでその前提が
誤りとなる可能性があるが、切り替わりを水平同期信号
の立ち下がりエッジ近辺に設定すれば、搬送色信号はな
いので問題ない。このように、ＢＰＦ１１１を反転回路
１１０の直後に配置し、減算器１０８のキャリー入力を
常に”１”に設定しておけば、正確な演算ができる。
論理和回路１０５への入力パルスの極性が２クロック周
期前と同じという前提で説明したが、１水平期間毎にパ
ルスがローレベルとなり、その切り替わりでその前提が
誤りとなる可能性があるが、切り替わりを水平同期信号
の立ち下がりエッジ近辺に設定すれば、搬送色信号はな
いので問題ない。このように、ＢＰＦ１１１を反転回路
１１０の直後に配置し、減算器１０８のキャリー入力を
常に”１”に設定しておけば、正確な演算ができる。
【００３０】このＢＰＦ１１１の出力にはＰＡＬ方式に
変換した搬送色信号が得られるが、色副搬送周波数はＮ
ＴＳＣ方式の約3.58MHzのままなので、周波数変換回路
５３７で約4.43MHzに変換し搬送色信号の変換は完了す
る。
変換した搬送色信号が得られるが、色副搬送周波数はＮ
ＴＳＣ方式の約3.58MHzのままなので、周波数変換回路
５３７で約4.43MHzに変換し搬送色信号の変換は完了す
る。
【００３１】図３は本発明の第２の実施例における色信
号変換装置のブロック図、図４は図３のタイミングチャ
ートである。図４（ａ）は入力クロック、図４（ｂ）は
入力搬送色信号、図４（ｃ）はパルス発生回路２１４の
スイッチ５０５への入力パルスである。このときスイッ
チ５０５の出力は図４（ｄ）のようなデータとなる。図
９の従来例では、ＬＰＦ５３１，ＬＰＦ５３２はサンプ
ルホールド回路５３０の後に接続しているが、本実施例
では後述するクロック周波数変換回路２１３でのタイミ
ング計算をやや困難にするので、サンプルホールド回路
５３０の前で多重処理しＬＰＦ２１１としている。従っ
て、復調回路２１２は図９の復調回路５３３と同じ２つ
の色差信号を出力する。
号変換装置のブロック図、図４は図３のタイミングチャ
ートである。図４（ａ）は入力クロック、図４（ｂ）は
入力搬送色信号、図４（ｃ）はパルス発生回路２１４の
スイッチ５０５への入力パルスである。このときスイッ
チ５０５の出力は図４（ｄ）のようなデータとなる。図
９の従来例では、ＬＰＦ５３１，ＬＰＦ５３２はサンプ
ルホールド回路５３０の後に接続しているが、本実施例
では後述するクロック周波数変換回路２１３でのタイミ
ング計算をやや困難にするので、サンプルホールド回路
５３０の前で多重処理しＬＰＦ２１１としている。従っ
て、復調回路２１２は図９の復調回路５３３と同じ２つ
の色差信号を出力する。
【００３２】図４（ｅ）はＤフリップフロップ５０６の
イネーブル端子の入力パルス、図４（ｆ）はＤフリップ
フロップ５０６の出力である。ここで、第２の入力クロ
ック端子２１５に、ＮＴＳＣ方式と同様にサブキャリア
の４逓倍の周波数である約17.7MHzのクロックを入力す
る。第１のクロック入力である約14.3MHzから第２のク
ロック周波数である約17.7MHzにクロック周波数変換す
るためには、単純にＤフリップフロップ２０４，２０６
のクロック端子に第２の入力クロックを入力し、以後全
て第２の入力クロックでディジタル信号処理すればよい
が、当然第１の入力クロックと第２の入力クロックは非
同期なので、Ｄフリップフロップ２０４，２０６でラッ
チミスが周期的に発生し、モニタ画面上で見ると目障り
なノイズとなる。そこで、このラッチミスを防ぐのが図
３のクロック周波数変換回路２１３である。
イネーブル端子の入力パルス、図４（ｆ）はＤフリップ
フロップ５０６の出力である。ここで、第２の入力クロ
ック端子２１５に、ＮＴＳＣ方式と同様にサブキャリア
の４逓倍の周波数である約17.7MHzのクロックを入力す
る。第１のクロック入力である約14.3MHzから第２のク
ロック周波数である約17.7MHzにクロック周波数変換す
るためには、単純にＤフリップフロップ２０４，２０６
のクロック端子に第２の入力クロックを入力し、以後全
て第２の入力クロックでディジタル信号処理すればよい
が、当然第１の入力クロックと第２の入力クロックは非
同期なので、Ｄフリップフロップ２０４，２０６でラッ
チミスが周期的に発生し、モニタ画面上で見ると目障り
なノイズとなる。そこで、このラッチミスを防ぐのが図
３のクロック周波数変換回路２１３である。
【００３３】（Ｒ−Ｙ）信号について考えると、図４
（ｅ）をＤフリップフロップ２１０で第２のクロックに
よりラッチする。その結果、図４（ｇ）のようになり、
つまり周期的に立ち上がりエッジと立ち下がりエッジが
切り替わり、その切り替わる前後は図４（ｅ）の変化点
であり、Ｄフリップフロップ２１０のセットアップタイ
ム及びホールドタイムを確保できない、つまり、ラッチ
ミスを起こすので、Ｄフリップフロップ２１０の出力は
ハイレベルかローレベルか確定できない。しかし、その
出力を遅延器２０９に入力し、図４（ｈ）のように適当
に遅延させてやると、その立ち上がりエッジは常にＤフ
リップフロップ２０４の入力である（Ｒ−Ｙ）信号が確
定している場所に位置し、ラッチミスは発生しない。そ
のＤフリップフロップ２０４の出力を今度は第２の入力
クロックでラッチすれば確実なデータが得られる。よっ
て、安定な周波数変換が可能となるわけである。
（ｅ）をＤフリップフロップ２１０で第２のクロックに
よりラッチする。その結果、図４（ｇ）のようになり、
つまり周期的に立ち上がりエッジと立ち下がりエッジが
切り替わり、その切り替わる前後は図４（ｅ）の変化点
であり、Ｄフリップフロップ２１０のセットアップタイ
ム及びホールドタイムを確保できない、つまり、ラッチ
ミスを起こすので、Ｄフリップフロップ２１０の出力は
ハイレベルかローレベルか確定できない。しかし、その
出力を遅延器２０９に入力し、図４（ｈ）のように適当
に遅延させてやると、その立ち上がりエッジは常にＤフ
リップフロップ２０４の入力である（Ｒ−Ｙ）信号が確
定している場所に位置し、ラッチミスは発生しない。そ
のＤフリップフロップ２０４の出力を今度は第２の入力
クロックでラッチすれば確実なデータが得られる。よっ
て、安定な周波数変換が可能となるわけである。
【００３４】Ｄフリップフロップ２０６，２０７による
（Ｂ−Ｙ）信号のクロック周波数変換についても同様に
考えることができる。以降は図９の従来例と同様にバー
スト移相、１水平同期期間毎の（Ｒ−Ｙ）信号のみ反転
及び変調を行えば、変調回路５３６の出力にはＰＡＬ方
式の搬送色信号が得られる。
（Ｂ−Ｙ）信号のクロック周波数変換についても同様に
考えることができる。以降は図９の従来例と同様にバー
スト移相、１水平同期期間毎の（Ｒ−Ｙ）信号のみ反転
及び変調を行えば、変調回路５３６の出力にはＰＡＬ方
式の搬送色信号が得られる。
【００３５】ここで、クロック周波数は第２のクロック
入力である約17.7MHzに変換しているので、変調回路５
３６で２クロック周期毎に反転すれば色差信号がクロッ
ク周波数の1/4の周波数である4.43MHzに変換されること
は、図９の従来例と変調という意味においては同一であ
る。
入力である約17.7MHzに変換しているので、変調回路５
３６で２クロック周期毎に反転すれば色差信号がクロッ
ク周波数の1/4の周波数である4.43MHzに変換されること
は、図９の従来例と変調という意味においては同一であ
る。
【００３６】図５は本発明の第３の実施例における色信
号変換装置のブロック図であり、第１，第２の実施例の
効果を併せ持った実施例である。従って、図１，図３に
示した第１，第２の実施例の色信号変換装置と同じ構成
要素には同一符号を付し、またその動作説明は省略す
る。図６は図５のタイミングチャートである。図６
（ａ）は入力クロック、図６（ｂ）は入力搬送色信号、
図６（ｃ）はＤフリップフロップ１０１の出力、図６
（ｄ）は加算器１０３の出力を表わす。図１の第１の実
施例と違うのはＢＰＦ１１１の代わりにＬＰＦ３０１を
挿入している点であるが、これは本実施例では色差信号
に復調しているためである。図１と同様に、パルス発生
回路３０３から排他的論理和回路１０５への入力がハイ
レベルのときは反転回路１１０の出力は入力の１の補数
が得られる。そこで、”＋１”の補正が必要であるが、
これはＬＰＦ３０１の加算器２０１を利用する。すなわ
ち、パルス発生回路３０３から排他的論理和回路１０５
への入力パルスを加算器２０１のキャリー入力にも接続
し、排他的論理和回路１０５で１の補数に変換し、加算
器２０１で”＋１”を演算し２の補数に変換する。ここ
で、入力パルスはハイレベルとローレベルが２クロック
周期毎に繰り返すパルスなので、排他的論理和回路１０
５の出力が１の補数のとき、Ｄフリップフロップ２０３
の出力が１の補数になることはないので問題ない。ただ
し、図１と同様に図６（ｅ）及び図６（ｇ）に示すよう
に１水平同期期間毎に入力パルスが切り替わるので、排
他的論理和回路１０５の出力とＤフリップフロップ２０
３の出力がともに１の補数となる可能性があるが、その
切り替わり点を図１の場合と同様に搬送色信号がない所
に撰べばよい。
号変換装置のブロック図であり、第１，第２の実施例の
効果を併せ持った実施例である。従って、図１，図３に
示した第１，第２の実施例の色信号変換装置と同じ構成
要素には同一符号を付し、またその動作説明は省略す
る。図６は図５のタイミングチャートである。図６
（ａ）は入力クロック、図６（ｂ）は入力搬送色信号、
図６（ｃ）はＤフリップフロップ１０１の出力、図６
（ｄ）は加算器１０３の出力を表わす。図１の第１の実
施例と違うのはＢＰＦ１１１の代わりにＬＰＦ３０１を
挿入している点であるが、これは本実施例では色差信号
に復調しているためである。図１と同様に、パルス発生
回路３０３から排他的論理和回路１０５への入力がハイ
レベルのときは反転回路１１０の出力は入力の１の補数
が得られる。そこで、”＋１”の補正が必要であるが、
これはＬＰＦ３０１の加算器２０１を利用する。すなわ
ち、パルス発生回路３０３から排他的論理和回路１０５
への入力パルスを加算器２０１のキャリー入力にも接続
し、排他的論理和回路１０５で１の補数に変換し、加算
器２０１で”＋１”を演算し２の補数に変換する。ここ
で、入力パルスはハイレベルとローレベルが２クロック
周期毎に繰り返すパルスなので、排他的論理和回路１０
５の出力が１の補数のとき、Ｄフリップフロップ２０３
の出力が１の補数になることはないので問題ない。ただ
し、図１と同様に図６（ｅ）及び図６（ｇ）に示すよう
に１水平同期期間毎に入力パルスが切り替わるので、排
他的論理和回路１０５の出力とＤフリップフロップ２０
３の出力がともに１の補数となる可能性があるが、その
切り替わり点を図１の場合と同様に搬送色信号がない所
に撰べばよい。
【００３７】図６（ｉ）はＤフリップフロップ５０６の
イネーブル端子入力信号、図６（ｊ）はＤフリップフロ
ップ５０６の出力信号、図６（ｋ）はＤフリップフロッ
プ２１０の出力信号、図６（ｌ）は遅延器２０９の出力
信号である。これらの動作は図３と同様である。図６に
おいて、（ｍ）は第２のクロック入力、（ｎ）はＤフリ
ップフロップ２０５の出力、（ｏ）はＤフリップフロッ
プ２０７の出力、（ｐ）はスイッチ５１９の制御パル
ス、（ｑ）はスイッチ５１９の出力、（ｒ）はスイッチ
５２３の制御パルス、（ｓ）はスイッチ５２３の出力を
表わす。これらの動作は図９と同様である。このように
して、ＰＡＬ方式に変換された搬送色信号がＤＡＣ５２
４出力に得られる。
イネーブル端子入力信号、図６（ｊ）はＤフリップフロ
ップ５０６の出力信号、図６（ｋ）はＤフリップフロッ
プ２１０の出力信号、図６（ｌ）は遅延器２０９の出力
信号である。これらの動作は図３と同様である。図６に
おいて、（ｍ）は第２のクロック入力、（ｎ）はＤフリ
ップフロップ２０５の出力、（ｏ）はＤフリップフロッ
プ２０７の出力、（ｐ）はスイッチ５１９の制御パル
ス、（ｑ）はスイッチ５１９の出力、（ｒ）はスイッチ
５２３の制御パルス、（ｓ）はスイッチ５２３の出力を
表わす。これらの動作は図９と同様である。このように
して、ＰＡＬ方式に変換された搬送色信号がＤＡＣ５２
４出力に得られる。
【００３８】図７は本発明の第４の実施例における色信
号変換装置のブロック図である。これは図５の第３の実
施例の色信号変換装置をＰＡＬ方式からＮＴＳＣ方式へ
も変換できるようにしたものである。従って、図１，図
３及び図５に示した第１，第２及び第３の実施例の色信
号変換装置と同じ構成要素には同一符号を付し、またそ
の動作説明は省略する。図８は図７の各部の信号のベク
トル図を示したものである。
号変換装置のブロック図である。これは図５の第３の実
施例の色信号変換装置をＰＡＬ方式からＮＴＳＣ方式へ
も変換できるようにしたものである。従って、図１，図
３及び図５に示した第１，第２及び第３の実施例の色信
号変換装置と同じ構成要素には同一符号を付し、またそ
の動作説明は省略する。図８は図７の各部の信号のベク
トル図を示したものである。
【００３９】ＰＡＬ方式からＮＴＳＣ方式に変換するた
めに、搬送色信号入力端子５３８にはＰＡＬ方式の搬送
色信号を入力し、第１のクロック入力端子５３９には入
力搬送色信号のサブキャリアに位相同期した４逓倍のク
ロック（周波数：4fsc≒17.7MHz）を入力し、第２のク
ロック入力端子２１５にはＮＴＳＣ方式のサブキャリア
の４逓倍のクロック（周波数：4fsc≒14.3MHz）を入力
する。
めに、搬送色信号入力端子５３８にはＰＡＬ方式の搬送
色信号を入力し、第１のクロック入力端子５３９には入
力搬送色信号のサブキャリアに位相同期した４逓倍のク
ロック（周波数：4fsc≒17.7MHz）を入力し、第２のク
ロック入力端子２１５にはＮＴＳＣ方式のサブキャリア
の４逓倍のクロック（周波数：4fsc≒14.3MHz）を入力
する。
【００４０】図８のベクトル図を用いて全体の動作につ
いて説明する。入力搬送色信号のベクトル図を図８
（Ａ）に示すように、マゼンダ一色の信号とする。ＰＡ
Ｌ方式なのでライン毎に（Ｒ−Ｙ）信号のみ反転してい
る。これをバースト移相回路４０４でバースト信号のみ
−４５度移相すると、図８（Ｂ）のようにバースト信号
が奇数ラインでは（Ｒ−Ｙ）軸上に、偶数ラインでは−
（Ｂ−Ｙ）軸上に位置する。これを反転回路１１０で２
クロック周期毎に反転するのと、偶数ラインで（Ｒ−
Ｙ）信号のみ反転するのを行い、ＬＰＦ３０１及びサン
プルホールド回路５３０で色差信号に復調する。
いて説明する。入力搬送色信号のベクトル図を図８
（Ａ）に示すように、マゼンダ一色の信号とする。ＰＡ
Ｌ方式なのでライン毎に（Ｒ−Ｙ）信号のみ反転してい
る。これをバースト移相回路４０４でバースト信号のみ
−４５度移相すると、図８（Ｂ）のようにバースト信号
が奇数ラインでは（Ｒ−Ｙ）軸上に、偶数ラインでは−
（Ｂ−Ｙ）軸上に位置する。これを反転回路１１０で２
クロック周期毎に反転するのと、偶数ラインで（Ｒ−
Ｙ）信号のみ反転するのを行い、ＬＰＦ３０１及びサン
プルホールド回路５３０で色差信号に復調する。
【００４１】すると、そのベクトル図は図８（ｃ）の奇
数ラインのバースト信号のように（Ｒ−Ｙ）成分のゲイ
ンは”０”であるはずが、偶数ラインでは（Ｒ−Ｙ）軸
上にあるため、あるゲインをもち、間違ったバースト信
号に変換されている。そこで、復調した色差信号のう
ち、Ｄフリップフロップ５０６の出力である（Ｒ−Ｙ）
信号のうちバースト信号から位相検出回路４０６でその
位相を検出する。例えば、ゲインの絶対値を所定のレベ
ルと比較し、それより大きいときはハイレベルで、小さ
いときはローレベルとなるパルスを出力する。このパル
スをバースト移相回路４０４中のスイッチ４０３の制御
パルスとし、移相回路４０２では＋９０度移相しておい
て、制御パルスがハイレベルのときは移相回路４０２の
出力に、ローレベルのときは移相回路４０１の出力に切
り替えれば、最終的にサンプルホールド回路５３０の出
力には、図８（ｄ）に示すように正しい色差信号が得ら
れる。すなわち、偶数ラインでバースト信号を移相回路
４０１で−４５度、さらに移相回路４０２で＋９０度移
相すればよい。＋９０度移相は例えば１クロック周期に
あたるので、１つのＤフリップフロップでラッチする回
路を挿入すればよい。
数ラインのバースト信号のように（Ｒ−Ｙ）成分のゲイ
ンは”０”であるはずが、偶数ラインでは（Ｒ−Ｙ）軸
上にあるため、あるゲインをもち、間違ったバースト信
号に変換されている。そこで、復調した色差信号のう
ち、Ｄフリップフロップ５０６の出力である（Ｒ−Ｙ）
信号のうちバースト信号から位相検出回路４０６でその
位相を検出する。例えば、ゲインの絶対値を所定のレベ
ルと比較し、それより大きいときはハイレベルで、小さ
いときはローレベルとなるパルスを出力する。このパル
スをバースト移相回路４０４中のスイッチ４０３の制御
パルスとし、移相回路４０２では＋９０度移相しておい
て、制御パルスがハイレベルのときは移相回路４０２の
出力に、ローレベルのときは移相回路４０１の出力に切
り替えれば、最終的にサンプルホールド回路５３０の出
力には、図８（ｄ）に示すように正しい色差信号が得ら
れる。すなわち、偶数ラインでバースト信号を移相回路
４０１で−４５度、さらに移相回路４０２で＋９０度移
相すればよい。＋９０度移相は例えば１クロック周期に
あたるので、１つのＤフリップフロップでラッチする回
路を挿入すればよい。
【００４２】このように、搬送色信号をＰＡＬ方式から
ＮＴＳＣ方式へ変換する場合には、位相検出回路４０
６，移相回路４０２及びスイッチ４０３を挿入すれば良
いし、ＮＴＳＣ方式からＰＡＬ方式へ変換する場合には
位相検出回路４０６の出力をローレベルに固定すればよ
いので、この図７の色信号変換装置でＮＴＳＣ方式とＰ
ＡＬ方式の相互変換が可能となる。
ＮＴＳＣ方式へ変換する場合には、位相検出回路４０
６，移相回路４０２及びスイッチ４０３を挿入すれば良
いし、ＮＴＳＣ方式からＰＡＬ方式へ変換する場合には
位相検出回路４０６の出力をローレベルに固定すればよ
いので、この図７の色信号変換装置でＮＴＳＣ方式とＰ
ＡＬ方式の相互変換が可能となる。
【００４３】
【発明の効果】以上のように本発明は、パルス発生回路
１１３の第１の出力パルスと入力クロックでＡＤＣ５０
１の出力のバースト信号のみ位相を変化させるバースト
移相回路１０９と、その出力をパルス発生回路１１３の
第２の出力パルスで反転させる反転回路１１０と、入力
クロックで反転回路１１０の出力の所定の周波数成分の
み通過させるＢＰＦ１１１を備えることにより、回路規
模を約半分に縮小して具現化できる。
１１３の第１の出力パルスと入力クロックでＡＤＣ５０
１の出力のバースト信号のみ位相を変化させるバースト
移相回路１０９と、その出力をパルス発生回路１１３の
第２の出力パルスで反転させる反転回路１１０と、入力
クロックで反転回路１１０の出力の所定の周波数成分の
み通過させるＢＰＦ１１１を備えることにより、回路規
模を約半分に縮小して具現化できる。
【００４４】また本発明は、スイッチ５０５の出力の所
定の低域周波数成分のみ通過させるＬＰＦ２１１と、そ
の出力をパルス発生回路２１４の第２の出力パルスと第
１の入力クロックでサンプルホールドし２つの色差信号
を出力するサンプルホールド回路５３０とその２つの出
力の動作クロック周波数をパルス発生回路２１４の第２
の出力パルスと第１の入力クロックと第２の入力クロッ
クで第１の入力クロック周波数から第２の入力クロック
周波数に変換するクロック周波数変換回路２１３を備え
ることにより、周波数変換を復調した色差信号のディジ
タル処理により行うのでバラツキはなくなり、しかも周
波数変換用の乗算器を必要としないので具現化するため
の回路規模を小さくできる。
定の低域周波数成分のみ通過させるＬＰＦ２１１と、そ
の出力をパルス発生回路２１４の第２の出力パルスと第
１の入力クロックでサンプルホールドし２つの色差信号
を出力するサンプルホールド回路５３０とその２つの出
力の動作クロック周波数をパルス発生回路２１４の第２
の出力パルスと第１の入力クロックと第２の入力クロッ
クで第１の入力クロック周波数から第２の入力クロック
周波数に変換するクロック周波数変換回路２１３を備え
ることにより、周波数変換を復調した色差信号のディジ
タル処理により行うのでバラツキはなくなり、しかも周
波数変換用の乗算器を必要としないので具現化するため
の回路規模を小さくできる。
【００４５】さらに本発明は、ＡＤＣ５０１の出力を第
１の入力クロックで所定の位相だけ変化させる第１の移
相回路５２９と、その出力を所定の位相だけ変化させる
第２の移相回路５０５と、位相検出回路４０６の出力す
るパルスがローレベルのとき第１の移相回路５２９の出
力にハイレベルのとき第２の移相回路５０５の出力に切
り替える第１のスイッチ４０３と、その出力とＡＤＣ５
０１の出力をパルス発生回路３０３の第１の出力パルス
で切り替える第２のスイッチ１０４と、サンプルホール
ド回路５３０の出力である（Ｒ−Ｙ）信号と（Ｂ−Ｙ）
信号のうち（Ｒ−Ｙ）信号が所定の大きさ以上ではハイ
レベルでそれ以外ではローレベルとなるようなパルスを
出力する位相検出回路４０６を備えることにより、復調
した色差信号である（Ｒ−Ｙ）信号より位相検出してバ
ースト移相回路を制御するのでＰＡＬ方式の搬送色信号
をＮＴＳＣ方式の色差信号に正確に変換でき、ＮＴＳＣ
方式とＰＡＬ方式の相互変換が可能となる。
１の入力クロックで所定の位相だけ変化させる第１の移
相回路５２９と、その出力を所定の位相だけ変化させる
第２の移相回路５０５と、位相検出回路４０６の出力す
るパルスがローレベルのとき第１の移相回路５２９の出
力にハイレベルのとき第２の移相回路５０５の出力に切
り替える第１のスイッチ４０３と、その出力とＡＤＣ５
０１の出力をパルス発生回路３０３の第１の出力パルス
で切り替える第２のスイッチ１０４と、サンプルホール
ド回路５３０の出力である（Ｒ−Ｙ）信号と（Ｂ−Ｙ）
信号のうち（Ｒ−Ｙ）信号が所定の大きさ以上ではハイ
レベルでそれ以外ではローレベルとなるようなパルスを
出力する位相検出回路４０６を備えることにより、復調
した色差信号である（Ｒ−Ｙ）信号より位相検出してバ
ースト移相回路を制御するのでＰＡＬ方式の搬送色信号
をＮＴＳＣ方式の色差信号に正確に変換でき、ＮＴＳＣ
方式とＰＡＬ方式の相互変換が可能となる。
【図１】本発明の第１の実施例における色信号変換装置
の構成を示すブロック図
の構成を示すブロック図
【図２】同第１の実施例における色信号変換装置の動作
を示すタイミングチャート
を示すタイミングチャート
【図３】本発明の第２の実施例における色信号変換装置
の構成を示すブロック図
の構成を示すブロック図
【図４】同第２の実施例における色信号変換装置の動作
を示すタイミングチャート
を示すタイミングチャート
【図５】本発明の第３の実施例における色信号変換装置
の構成を示すブロック図
の構成を示すブロック図
【図６】同第３の実施例における色信号変換装置の動作
を示すタイミングチャート
を示すタイミングチャート
【図７】本発明の第４の実施例における色信号変換装置
の構成を示すブロック図
の構成を示すブロック図
【図８】同第４の実施例における色信号変換装置の動作
を説明するためのベクトル図
を説明するためのベクトル図
【図９】従来の色信号変換装置の構成を示すブロック図
１０９，４０４ バースト移相回路 １１０，５２９，５３５ 反転回路 １１１ ＢＰＦ １１３，２１４，３０３，５２８ パルス発生回路 １１２ 変換回路 ２１１，３０１ ＬＰＦ ２１２ 復調回路 ２１３ クロック周波数変換回路 ３０２，４０５ 変換復調回路 ４０１，４０２ 移相回路 ５０１ ＡＤＣ ５２４ ＤＡＣ ５２６ 正弦波入力端子 ５３０ サンプルホールド回路 ５３６ 変調回路 ５３７ 周波数変換回路 ５３８ 搬送色信号入力端子 ５３９ クロック入力端子 ５４０ サブキャリア入力端子 ５４１ 水平同期信号入力端子 ５４２ 搬送色信号出力端子
Claims (15)
- 【請求項１】 直角二相変調された入力搬送色信号を入
力クロックでディジタル信号に変換するアナログ・ディ
ジタル変換器と、 パルス発生回路の第１の出力パルスと前記入力クロック
で前記アナログ・ディジタル変換器の出力のバースト信
号のみ位相を変化させるバースト移相回路と、 その出力を前記パルス発生回路の第２の出力パルスで反
転させる反転回路と、 前記入力クロックで前記反転回路の出力の所定の周波数
成分のみ通過させる帯域通過フィルタと、 その出力を前記入力クロックでアナログ信号に変換する
ディジタル・アナログ変換器と、 その出力を所定の周波数の正弦波を用いて所定の周波数
に変換する周波数変換回路と、 前記入力クロックと入力色副搬送波と入力水平同期信号
から前記第１及び第２の出力パルスを出力する前記パル
ス発生回路とを備えた色信号変換装置。 - 【請求項２】 バースト移相回路は、 入力クロックの１クロック周期期間だけアナログ・ディ
ジタル変換器の出力を遅延させるＤフリップフロップ
と、 その出力と前記アナログ・ディジタル変換器の出力を加
算する加算器と、 その出力を所定の係数倍する係数回路と、 その出力と前記アナログ・ディジタル変換器の出力をパ
ルス発生回路の第１の出力パルスで切り替えるスイッチ
とで構成し、 そのスイッチの出力を前記バースト移相回路の出力とす
る請求項１記載の色信号変換装置。 - 【請求項３】 反転回路は、バースト移相回路の出力と
パルス発生回路の第２の出力パルスとそれぞれ排他的論
理和をとるゲート回路で構成し、そのゲート回路の出力
を前記反転回路の出力とする請求項１記載の色信号変換
装置。 - 【請求項４】 帯域通過フィルタは、 反転回路の出力を入力クロックの２クロック周期期間だ
け遅延させるＤフリップフロップと、 その出力と前記反転回路の出力を加算する加算器とで構
成し、 その加算器の出力を前記帯域通過フィルタの出力とする
請求項１記載の色信号変換装置。 - 【請求項５】 周波数変換回路は、 前記ディジタル・アナログ変換器の出力と所定の周波数
の正弦波を乗算する乗算器と、 その出力の所定の周波数成分のみ通過させる帯域通過フ
ィルタとで構成し、 その帯域通過フィルタの出力を周波数変換回路の出力と
する請求項１記載の色信号変換装置。 - 【請求項６】 直角二相変調された入力搬送色信号を第
１の入力クロックでディジタル信号に変換するアナログ
・ディジタル変換器と、 その出力を反転する第１の反転回路と、 その出力と前記アナログ・ディジタル変換器の出力をパ
ルス発生回路の第１の出力で切り替える第１のスイッチ
と、 その出力の所定の低域周波数成分のみ通過させる低域通
過フィルタと、 その出力を前記パルス発生回路の第２の出力パルスと前
記第１の入力クロックでサンプルホールドし２つの色差
信号を出力するサンプルホールド回路と、 その２つの出力の動作クロック周波数を前記パルス発生
回路の第２の出力パルスと前記第１の入力クロックと第
２の入力クロックで前記第１の入力クロック周波数から
前記第２の入力クロック周波数に変換するクロック周波
数変換回路と、 その２つの出力のバースト信号のみ前記パルス発生回路
の第３の出力パルスで位相を変化させるバースト移相回
路と、 その２つの出力を前記パルス発生回路の出力する第４の
出力パルスで交互に切り替える第２のスイッチと、 その出力を反転する第２の反転回路と、 その出力と前記第２のスイッチの出力を前記パルス発生
回路の第５の出力で切り替える第３のスイッチと、 その出力を前記第２の入力クロックでアナログ信号に変
換するディジタル・アナログ変換器と、 前記第１及び第２の入力クロックと入力色副搬送波信号
と入力水平同期信号から前記第１から第５までの出力パ
ルスを出力する前記パルス発生回路とを備えた色信号変
換装置。 - 【請求項７】 クロック周波数変換回路は、 パルス発生回路の第２の出力を第２の入力クロックでラ
ッチする第１のＤフリップフロップと、 その出力を所定期間遅延させる遅延器と、 その出力で前記サンプルホールド回路の２つの出力のう
ち一方の出力をラッチする第２のＤフリップフロップ
と、 その出力を前記第２の入力クロックでラッチする第３の
Ｄフリップフロップと、 前記遅延器の出力を反転する反転器と、 その出力で前記サンプルホールド回路の２つの出力のう
ち第２のＤフリップフロップでラッチしない方の出力を
ラッチする第４のＤフリップフロップと、 その出力を前記第２の入力クロックでラッチする第５の
Ｄフリップフロップとで構成し、 前記第３及び第５のＤフリップフロップの出力を前記ク
ロック周波数変換回路の出力とする請求項６記載の色信
号変換装置。 - 【請求項８】 直角二相変調された入力搬送色信号を第
１の入力クロックでディジタル信号に変換するアナログ
・ディジタル変換器と、 パルス発生回路の第１の出力パルスと前記第１の入力ク
ロックで前記アナログ・ディジタル変換器の出力のバー
スト信号のみ位相を変化させるバースト移相回路と、 その出力を前記パルス発生回路の第２の出力パルスで反
転させる第１の反転回路と、 前記パルス発生回路の第２の出力パルスと前記第１の入
力クロックで前記第１の反転回路の出力の低域周波数成
分のみ通過させる低域通過フィルタと、 その出力を前記パルス発生回路の第３の出力パルスと前
記第１の入力クロックでサンプルホールドし２つの色差
信号を出力するサンプルホールド回路と、 その２つの出力の動作クロック周波数を前記パルス発生
回路の第３の出力パルスと前記第１の入力クロックと第
２の入力クロックで前記第１の入力クロック周波数から
前記第２の入力クロック周波数に変換するクロック周波
数変換回路と、 その２つの出力を前記パルス発生回路の出力する第４の
出力パルスで交互に切り替える第１のスイッチと、 その出力を反転する第２の反転回路と、 その出力と前記第１のスイッチの出力を前記パルス発生
回路の第５の出力で切り替える第２のスイッチと、 その出力を前記第２の入力クロックでアナログ信号に変
換するディジタル・アナログ変換器と、 前記第１及び第２の入力クロックと入力色副搬送波と入
力水平同期信号から前記第１から第５までの出力パルス
を出力する前記パルス発生回路とを備えた色信号変換装
置。 - 【請求項９】 バースト移相回路は、 入力クロックの１クロック周期期間だけアナログ・ディ
ジタル変換器の出力を遅延させるＤフリップフロップ
と、 その出力と前記アナログ・ディジタル変換器の出力を加
算する第１の加算器と、 その出力を所定の係数倍する係数回路と、 その出力と前記アナログ・ディジタル変換器の出力をパ
ルス発生回路の第１の出力パルスで切り替える第３のス
イッチとで構成し、 その第３のスイッチの出力を前記バースト移相回路の出
力とする請求項８記載の色信号変換装置。 - 【請求項１０】 第１の反転回路は、バースト移相回路
の出力とパルス発生回路の第２の出力パルスとそれぞれ
排他的論理和をとるゲート回路で構成し、そのゲート回
路の出力を前記第１の反転回路の出力とする請求項８記
載の色信号変換装置。 - 【請求項１１】 低域通過フィルタは、 第１の反転回路の出力を第１の入力クロックの２クロッ
ク周期期間だけ遅延させるＤフリップフロップと、 その出力と前記第１の反転回路の出力を加算し、パルス
発生回路の第２の出力パルスをキャリー入力とする第２
の加算器とで構成し、 その第２の加算器の出力を前記低域通過フィルタの出力
とする請求項８記載の色信号変換装置。 - 【請求項１２】 直角二相変調された入力搬送色信号を
第１の入力クロックでディジタル信号に変換するアナロ
グ・ディジタル変換器と、 その出力を第１の入力クロックで所定の位相だけ変化さ
せる第１の移相回路と、 その出力を所定の位相だけ変化させる第２の移相回路
と、 位相検出回路の出力するパルスがローレベルのとき前記
第１の移相回路の出力にハイレベルのとき前記第２の移
相回路の出力に切り替える第１のスイッチと、 その出力と前記アナログ・ディジタル変換器の出力をパ
ルス発生回路の第１の出力パルスで切り替える第２のス
イッチと、 その出力を前記パルス発生回路の第２の出力パルスで反
転させる第１の反転回路と、 前記パルス発生回路の第２の出力パルスと前記第１の入
力クロックで前記第１の反転回路の出力の低域周波数成
分のみ通過させる低域通過フィルタと、 その出力を前記パルス発生回路の第３の出力パルスと前
記第１の入力クロックでサンプルホールドし２つの色差
信号を出力するサンプルホールド回路と、 その２つの色差信号の出力である（Ｒ−Ｙ）信号と（Ｂ
−Ｙ）信号のうち（Ｒ−Ｙ）信号が所定の大きさ以上で
はハイレベルでそれ以外ではローレベルとなるパルスを
出力する前記位相検出回路と、 前記サンプルホールド回路の２つの出力の動作クロック
周波数を前記パルス発生回路の第３の出力パルスと前記
第１の入力クロックと第２の入力クロックで前記第１の
入力クロック周波数から前記第２の入力クロック周波数
に変換するクロック周波数変換回路と、 その２つの出力を前記パルス発生回路の出力する第４の
出力パルスで交互に切り替える第３のスイッチと、 その出力を反転する第２の反転回路と、 その出力と前記第３のスイッチの出力を前記パルス発生
回路の第５の出力で切り替える第４のスイッチと、 その出力を前記第２の入力クロックでアナログ信号に変
換するディジタル・アナログ変換器と、 前記第１及び第２の入力クロックと入力色副搬送波と入
力水平同期信号から前記第１から第５までの出力パルス
を出力する前記パルス発生回路とを備えた色信号変換装
置。 - 【請求項１３】 第１の移相回路は、 第１の入力クロックの１クロック周期期間だけアナログ
・ディジタル変換器の出力を遅延させるＤフリップフロ
ップと、 その出力と前記アナログ・ディジタル変換器の出力を加
算する第１の加算器と、 その出力を所定の係数倍する係数回路とで構成し、 前記係数回路の出力を前記第１の移相回路の出力とする
請求項１２記載の色信号変換装置。 - 【請求項１４】 第１の反転回路は、バースト移相回路
の出力とパルス発生回路の第２の出力パルスとそれぞれ
排他的論理和をとるゲート回路で構成し、そのゲート回
路の出力を前記第１の反転回路の出力とする請求項１２
記載の色信号変換装置。 - 【請求項１５】 低域通過フィルタは、 第１の反転回路の出力を前記第１の入力クロックの２ク
ロック周期期間だけ遅延させるＤフリップフロップと、 その出力と前記第１の反転回路の出力を加算し、前記パ
ルス発生回路の第２の出力パルスをキャリー入力とする
第２の加算器とで構成し、 その第２の加算器の出力を前記低域通過フィルタの出力
とする請求項１２記載の色信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120219A JP2819939B2 (ja) | 1992-05-13 | 1992-05-13 | 色信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120219A JP2819939B2 (ja) | 1992-05-13 | 1992-05-13 | 色信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05316540A JPH05316540A (ja) | 1993-11-26 |
| JP2819939B2 true JP2819939B2 (ja) | 1998-11-05 |
Family
ID=14780836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4120219A Expired - Fee Related JP2819939B2 (ja) | 1992-05-13 | 1992-05-13 | 色信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819939B2 (ja) |
-
1992
- 1992-05-13 JP JP4120219A patent/JP2819939B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05316540A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161678B1 (ko) | 샘플링 주파수 변환기 | |
| US4605953A (en) | Digital PAL color television signal demodulators | |
| US4506286A (en) | PAL digital video signal processing arrangement | |
| JP2819939B2 (ja) | 色信号変換装置 | |
| JP2006510284A (ja) | 櫛型フィルタ | |
| US4709257A (en) | Color signal demodulation apparatus | |
| US7277134B2 (en) | Chrominance signal demodulation apparatus | |
| JPH02301290A (ja) | 色信号処理装置 | |
| JPH02301288A (ja) | 色信号処理装置 | |
| JP2570789B2 (ja) | ディジタル色信号復調回路 | |
| GB2175479A (en) | Process for synchronising the phase of a chrominance signal with a given reference carrier signal | |
| KR0158643B1 (ko) | 크로마 대역 통과 필터를 사용하지 않는 컬러 복조기 | |
| JP3143492B2 (ja) | 色信号処理装置 | |
| JPH0532957B2 (ja) | ||
| JP3082959B2 (ja) | 色信号処理装置 | |
| JPH118857A (ja) | デジタル色復調回路 | |
| JP3027867B2 (ja) | 色信号処理装置 | |
| JPH0815342B2 (ja) | デジタル色復調装置 | |
| JP2004048088A (ja) | 信号処理装置 | |
| JPH02301286A (ja) | 色信号処理装置 | |
| JPH0946721A (ja) | Ｐａｌ方式色信号の位相補正装置 | |
| JPH034158B2 (ja) | ||
| JPS62234491A (ja) | 子画面用映像信号生成回路 | |
| JPH039670A (ja) | Ｎｔｓｃ信号走査反転回路 | |
| JPH09154160A (ja) | 走査線数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |