JPH0771002B2 - ビデオ信号のａ／ｄ変換回路 - Google Patents
ビデオ信号のａ／ｄ変換回路Info
- Publication number
- JPH0771002B2 JPH0771002B2 JP61086529A JP8652986A JPH0771002B2 JP H0771002 B2 JPH0771002 B2 JP H0771002B2 JP 61086529 A JP61086529 A JP 61086529A JP 8652986 A JP8652986 A JP 8652986A JP H0771002 B2 JPH0771002 B2 JP H0771002B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- sampling
- signal
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばNTSC方式のカラービデオ信号のA/D
変換回路に関する。
変換回路に関する。
この発明は、例えばNTSC方式のカラービデオ信号のA/D
変換回路において、サンプリング位相誤差を検出し、こ
のサンプリング位相誤差に基づいて位相シフト回路をシ
フト量を制御することにより、カラーサブキャリアの位
相と一定関係の位相のサンプリングクロックでサンプリ
ングできるようにしたものである。制御すべきサンプル
点の位相誤差が位相シフト回路の制御範囲であるかどう
か判断され、このサンプル点が位相シフト回路の制御範
囲内にない場合には、制御すべきサンプル点が変更され
る。
変換回路において、サンプリング位相誤差を検出し、こ
のサンプリング位相誤差に基づいて位相シフト回路をシ
フト量を制御することにより、カラーサブキャリアの位
相と一定関係の位相のサンプリングクロックでサンプリ
ングできるようにしたものである。制御すべきサンプル
点の位相誤差が位相シフト回路の制御範囲であるかどう
か判断され、このサンプル点が位相シフト回路の制御範
囲内にない場合には、制御すべきサンプル点が変更され
る。
例えばNTSC方式では、色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）
信号の代わりにI,Q信号が用いられている。Ｉ軸は（Ｒ
−Ｙ）軸より33゜進んでおり、Ｑ軸は（Ｂ−Ｙ）軸より
33゜進んでいる。したがって、例えばNTSC方式のアナロ
グカラービデオ信号をディジタル化する場合には、第15
図に示すように、カラーサブキャリアの位相角が例えば
57゜になる時点でサンプリングを行うと、その後の色信
号処理が容易になる。
信号の代わりにI,Q信号が用いられている。Ｉ軸は（Ｒ
−Ｙ）軸より33゜進んでおり、Ｑ軸は（Ｂ−Ｙ）軸より
33゜進んでいる。したがって、例えばNTSC方式のアナロ
グカラービデオ信号をディジタル化する場合には、第15
図に示すように、カラーサブキャリアの位相角が例えば
57゜になる時点でサンプリングを行うと、その後の色信
号処理が容易になる。
このように、アナログカラービデオ信号をディジタル化
する際、サンプリングクロックの位相を入力アナログビ
デオ信号中のカラーサブキャリアの位相と一定関係とな
るようにすると、その後の信号処理が容易になる。ま
た、例えば時開昭57−76987号公報に示されるように、
カラーサブキャリアに対して一定の位相関係でサンプリ
ングを行うと、入力信号中のカラーサブキャリア成分の
信号検出を行える。
する際、サンプリングクロックの位相を入力アナログビ
デオ信号中のカラーサブキャリアの位相と一定関係とな
るようにすると、その後の信号処理が容易になる。ま
た、例えば時開昭57−76987号公報に示されるように、
カラーサブキャリアに対して一定の位相関係でサンプリ
ングを行うと、入力信号中のカラーサブキャリア成分の
信号検出を行える。
このように、サンプリングクロックの位相を入力カラー
ビデオ信号のサブキャリアの位相と一定関係となるよう
にするためには、サンプリングクロックの位相をサンプ
リング位相誤差に応じて制御する必要がある。
ビデオ信号のサブキャリアの位相と一定関係となるよう
にするためには、サンプリングクロックの位相をサンプ
リング位相誤差に応じて制御する必要がある。
したがって、この発明の目的は、サンプリング位相誤差
に応じてサンプリングクロックの位相を制御でき、入力
アナログビデオ信号を一定の位相でサンプリングできる
ようにしたビデオ信号のA/D変換回路を提供することに
ある。
に応じてサンプリングクロックの位相を制御でき、入力
アナログビデオ信号を一定の位相でサンプリングできる
ようにしたビデオ信号のA/D変換回路を提供することに
ある。
テレビジョン信号等に用いられるアナログカラービデオ
信号は、一般に、時間軸変動が生じている。また、伝送
歪や雑音が生じている。
信号は、一般に、時間軸変動が生じている。また、伝送
歪や雑音が生じている。
この発明の他の目的は、時間軸変動が生じていたり、伝
送歪や雑音が生じている場合にも位相制御が可能なビデ
オ信号のA/D変換回路を提供することにある。
送歪や雑音が生じている場合にも位相制御が可能なビデ
オ信号のA/D変換回路を提供することにある。
位相誤差の検出を行うためには、バースト区間中のサン
プリングデータを取り出す必要がある。この取り出すべ
きサンプリングデータを決定するための回路が非常に複
雑になり、また、複数のクロックやカラーサブキャリア
が必要になる。
プリングデータを取り出す必要がある。この取り出すべ
きサンプリングデータを決定するための回路が非常に複
雑になり、また、複数のクロックやカラーサブキャリア
が必要になる。
この発明の更に他の目的は、制御用の信号発生のため
に、直接カラーサブキャリアを用いず、抜き出したサン
プリングデータを用い、制御用のサンプリングデータ決
定回路にはPLAを用いることにより、用いられる信号数
が減少され、回路規模が簡略化されたビデオ信号のA/D
変換回路を提供することにある。
に、直接カラーサブキャリアを用いず、抜き出したサン
プリングデータを用い、制御用のサンプリングデータ決
定回路にはPLAを用いることにより、用いられる信号数
が減少され、回路規模が簡略化されたビデオ信号のA/D
変換回路を提供することにある。
サンプリングクロックの位相を制御する位相シフト回路
は、位相制御データの変化に対して非直線的に変化す
る。
は、位相制御データの変化に対して非直線的に変化す
る。
この発明の更に他の目的は、位相シフト回路の非直線性
に応じた制御を行うことができるビデオ信号のA/D変換
回路を提供することにある。
に応じた制御を行うことができるビデオ信号のA/D変換
回路を提供することにある。
この発明は、基準クロック発生回路３と、この基準クロ
ック発生回路３からの基準クロックを所定量移相させる
位相シフト回路４と、サンプリング位相誤差を検出し、
このサンプリング位相誤差に基づいて位相シフト回路の
移相量を制御する位相検出回路７とを備えたビデオ信号
のA/D変換回路である。この位相検出回路７は、制御す
べきサンプル点が位相シフト回路４により制御できる範
囲かどうかを判断し、制御できる範囲にない場合には制
御すべきサンプル点を変更するようにしている。
ック発生回路３からの基準クロックを所定量移相させる
位相シフト回路４と、サンプリング位相誤差を検出し、
このサンプリング位相誤差に基づいて位相シフト回路の
移相量を制御する位相検出回路７とを備えたビデオ信号
のA/D変換回路である。この位相検出回路７は、制御す
べきサンプル点が位相シフト回路４により制御できる範
囲かどうかを判断し、制御できる範囲にない場合には制
御すべきサンプル点を変更するようにしている。
入力アナログカラービデオ信号がA/Dコンバータ２でデ
ィジタル化される。このA/Dコンバータ２には、クロッ
ク発生回路３で形成され、位相シフト回路４で位相制御
されたサンプリングクロックが供給される。
ィジタル化される。このA/Dコンバータ２には、クロッ
ク発生回路３で形成され、位相シフト回路４で位相制御
されたサンプリングクロックが供給される。
A/Dコンバータ２でディジタル化されたディジタルカラ
ービデオ信号が位相誤差検出・判断回路７に供給され、
位相誤差検出・判断回路７で目標とするサンプリング位
相と実際のサンプリング位相との位相誤差が検出され
る。この位相誤差に応じて位相シフト回路４のシフト量
が制御される。
ービデオ信号が位相誤差検出・判断回路７に供給され、
位相誤差検出・判断回路７で目標とするサンプリング位
相と実際のサンプリング位相との位相誤差が検出され
る。この位相誤差に応じて位相シフト回路４のシフト量
が制御される。
また、位相誤差検出・判断回路７で制御すべきサンプル
点が位相シフト回路４で制御できる範囲かどうかが判断
され、その範囲内にない場合には、サンプル点が変更さ
れる。
点が位相シフト回路４で制御できる範囲かどうかが判断
され、その範囲内にない場合には、サンプル点が変更さ
れる。
この発明の実施例について以下の順序に従って説明す
る。
る。
a.全体構成 b.位相誤差検出・判断回路におけるサンプリング位相誤
差検出 c.位相誤差検出・判断回路の構成 d.変形例 e.他の実施例 a.全体構成 第１図において１が入力端子を示し、入力端子１に例え
ばNTSC方式のアナログ複合カラービデオ信号が供給され
る。このアナログカラービデオ信号がA/Dコンバータ２
に供給されると共に、クロック発生回路３に供給され
る。
差検出 c.位相誤差検出・判断回路の構成 d.変形例 e.他の実施例 a.全体構成 第１図において１が入力端子を示し、入力端子１に例え
ばNTSC方式のアナログ複合カラービデオ信号が供給され
る。このアナログカラービデオ信号がA/Dコンバータ２
に供給されると共に、クロック発生回路３に供給され
る。
NTSC方式では、第２図に示すように、周波数4fSC（fSC:
カラーサブキャリア周波数）でサンプリングを行った場
合、１水平区間のサンプル数が910サンプルとなる。し
たがって、１水平区間を910分周すれば、周波数4fSCの
サンプリングクロックCKを形成できる。クロック発生回
路３は、入力アナログカラービデオ信号から水平同期信
号HDを分離し、この水平同期信号HDを基準としてPLLで
１水平区間を910分周することにより、周波数4fSCの基
準クロックCKを形成する。この基準クロックCKがクロッ
ク発生回路３から位相シフト回路４に供給される。ま
た、クロック発生回路３で分離された水平同期信号HD
は、１水平区間の基準となる水平基準信号REFHを形成す
るために、クロック発生回路３からタイミングパルス発
生回路６に供給される。
カラーサブキャリア周波数）でサンプリングを行った場
合、１水平区間のサンプル数が910サンプルとなる。し
たがって、１水平区間を910分周すれば、周波数4fSCの
サンプリングクロックCKを形成できる。クロック発生回
路３は、入力アナログカラービデオ信号から水平同期信
号HDを分離し、この水平同期信号HDを基準としてPLLで
１水平区間を910分周することにより、周波数4fSCの基
準クロックCKを形成する。この基準クロックCKがクロッ
ク発生回路３から位相シフト回路４に供給される。ま
た、クロック発生回路３で分離された水平同期信号HD
は、１水平区間の基準となる水平基準信号REFHを形成す
るために、クロック発生回路３からタイミングパルス発
生回路６に供給される。
タイミングパルス発生回路６は、この水平同期信号HDを
用いて安定な１水平区間の基準信号REFHを形成し、この
基準信号REFHから種々のタイミング信号を形成する。つ
まり、テレビジョン信号等に用いられるアナログカラー
ビデオ信号は、時間軸変動成分を持っている。また、同
期分離回路の伝送歪，雑音の影響により、１水平区間の
先頭位置（シンクチップの立下がり（1/2）の点）を正
確に検出することが難しい。このため、時間軸変動や伝
送歪，雑音等の影響を受けることのない１水平区間の先
頭を示す基準信号REFHを形成する必要がある。
用いて安定な１水平区間の基準信号REFHを形成し、この
基準信号REFHから種々のタイミング信号を形成する。つ
まり、テレビジョン信号等に用いられるアナログカラー
ビデオ信号は、時間軸変動成分を持っている。また、同
期分離回路の伝送歪，雑音の影響により、１水平区間の
先頭位置（シンクチップの立下がり（1/2）の点）を正
確に検出することが難しい。このため、時間軸変動や伝
送歪，雑音等の影響を受けることのない１水平区間の先
頭を示す基準信号REFHを形成する必要がある。
タイミングパルス発生回路６では、この基準信号REFHを
以下のように形成している。
以下のように形成している。
先ず、910カウント周期、すなわち１水平区間に１回毎
に基準信号REFHを第３図Ｄに示すように発生させる。そ
して、クロック発生回路３からの水平同期信号HDを基準
として前後例えば５クロック幅の信号をモノマルチ（モ
ノステーブルマルチバイブレータ）で形成し、この信号
からクロックに同期した第３図Ａ〜第３図Ｃに示すウィ
ンドウ信号▲▼を形成する。910カウント周期で
発生する基準信号REFHがこのウィンドウ信号▲▼
の中にあるかどうかを判断する。基準信号REFHがこのウ
ィンドウ信号▲▼内にあれば、この基準信号REFH
が用いられる。基準信号REFHが例えば８回連続してウィ
ンドウ信号▲▼内になければ、基準信号REFHをウ
ィンドウ信号▲▼の中央にリセットする。
に基準信号REFHを第３図Ｄに示すように発生させる。そ
して、クロック発生回路３からの水平同期信号HDを基準
として前後例えば５クロック幅の信号をモノマルチ（モ
ノステーブルマルチバイブレータ）で形成し、この信号
からクロックに同期した第３図Ａ〜第３図Ｃに示すウィ
ンドウ信号▲▼を形成する。910カウント周期で
発生する基準信号REFHがこのウィンドウ信号▲▼
の中にあるかどうかを判断する。基準信号REFHがこのウ
ィンドウ信号▲▼内にあれば、この基準信号REFH
が用いられる。基準信号REFHが例えば８回連続してウィ
ンドウ信号▲▼内になければ、基準信号REFHをウ
ィンドウ信号▲▼の中央にリセットする。
アナログカラービデオ信号は、時間軸変動を持っている
ため、アナログカラービデオ信号の水平同期信号HDを基
準として形成されたウィンドウ信号▲▼は、第３
図Ａ〜第３図Ｃに示すように、ライン毎に前後に移動す
る。これに対して、基準信号REFHは、第３図Ｄに示すよ
うに、安定している。このようにして、時間軸変動に対
して安定した基準信号REFHが形成される。
ため、アナログカラービデオ信号の水平同期信号HDを基
準として形成されたウィンドウ信号▲▼は、第３
図Ａ〜第３図Ｃに示すように、ライン毎に前後に移動す
る。これに対して、基準信号REFHは、第３図Ｄに示すよ
うに、安定している。このようにして、時間軸変動に対
して安定した基準信号REFHが形成される。
なお基準信号REFHがウィンドウ信号▲▼からはず
れているとき、直ちに基準信号REFHをリセットせず、基
準信号REFHが例えば８回以上連続して▲▼にない
場合に基準信号REFHをリセットさせるようにしているの
は、伝送歪や雑音等の影響による誤動作を防止するため
である。
れているとき、直ちに基準信号REFHをリセットせず、基
準信号REFHが例えば８回以上連続して▲▼にない
場合に基準信号REFHをリセットさせるようにしているの
は、伝送歪や雑音等の影響による誤動作を防止するため
である。
第１図において、クロック発生回路３から位相シフト回
路４に供給されたクロックCKは、位相シフト回路４で所
定量だけ位相シフトされる。位相シフト回路４には、位
相誤差検出・判断回路７からサンプリング位相誤差に基
づいて算出された位相シフト制御データCVALが供給され
る。この位相シフト制御データCVALは、例えば12ビット
の2'sコンプリメンタリーコードで表現されている。位
相シフト回路４は、モノマルチを用いた構成とされてい
て、位相シフト制御データCVALを１ライン毎にラッチ
し、この位相シフト制御データCVALに基づいてモノマル
チの時定数を可変させることにより、クロック発生回路
３からのクロックCKに対する移相量を可変させる。これ
により、クロックCKとカラーサブキャリアの位相関係が
所定の関係となるように制御される。
路４に供給されたクロックCKは、位相シフト回路４で所
定量だけ位相シフトされる。位相シフト回路４には、位
相誤差検出・判断回路７からサンプリング位相誤差に基
づいて算出された位相シフト制御データCVALが供給され
る。この位相シフト制御データCVALは、例えば12ビット
の2'sコンプリメンタリーコードで表現されている。位
相シフト回路４は、モノマルチを用いた構成とされてい
て、位相シフト制御データCVALを１ライン毎にラッチ
し、この位相シフト制御データCVALに基づいてモノマル
チの時定数を可変させることにより、クロック発生回路
３からのクロックCKに対する移相量を可変させる。これ
により、クロックCKとカラーサブキャリアの位相関係が
所定の関係となるように制御される。
なお、この位相シフト回路４の位相制御量は、カラーサ
ブキャリアの（1/4）波長分とされている。したがっ
て、位相シフト制御データCVALを最小から最大（−2048
〜＋2047）まで変化させると、カラーサブキャリアの90
゜分の位相制御量が得られる。この位相シフト回路４
は、モノマルチを用いたものであるから、位相シフト制
御データCVALの変化に対する位相制御量の変化が第４図
に示すように非直線的である。第４図において横軸が位
相制御データCVALの値を示し、縦軸が移相量を示してい
る。
ブキャリアの（1/4）波長分とされている。したがっ
て、位相シフト制御データCVALを最小から最大（−2048
〜＋2047）まで変化させると、カラーサブキャリアの90
゜分の位相制御量が得られる。この位相シフト回路４
は、モノマルチを用いたものであるから、位相シフト制
御データCVALの変化に対する位相制御量の変化が第４図
に示すように非直線的である。第４図において横軸が位
相制御データCVALの値を示し、縦軸が移相量を示してい
る。
位相シフト回路４の出力がPLL5に供給される。PLL5は、
位相シフト回路４の出力中のジッターを減少させるため
に設けられている。すなわち、位相シフト回路４は、モ
ノマルチを用いた構成とされているため、ジッター成分
が生じる。
位相シフト回路４の出力中のジッターを減少させるため
に設けられている。すなわち、位相シフト回路４は、モ
ノマルチを用いた構成とされているため、ジッター成分
が生じる。
PLL5により、このジッター成分が吸収される。
PLL5の出力がサンプリングクロックCKAMとしてA/Dコン
バータ２に供給される。A/Dコンバータ２で入力端子１
からのアナログカラービデオ信号がサンプリングクロッ
クCKAMによりディジタル化される。このディジタルカラ
ービデオ信号が出力端子８から取り出されると共に、位
相誤差検出・判断回路７に供給される。
バータ２に供給される。A/Dコンバータ２で入力端子１
からのアナログカラービデオ信号がサンプリングクロッ
クCKAMによりディジタル化される。このディジタルカラ
ービデオ信号が出力端子８から取り出されると共に、位
相誤差検出・判断回路７に供給される。
位相誤差検出・判断回路７は、A/Dコンバータ２からの
ディジタルカラービデオ信号のバースト区間のデータか
ら制御すべき所定のサンプリングデータを取り出し、こ
のサンプリングデータの位相誤差を算出し、これに基づ
いて位相シフト制御データCVALを形成し、この位相シフ
ト制御データCVALを位相シフト回路４に供給する。
ディジタルカラービデオ信号のバースト区間のデータか
ら制御すべき所定のサンプリングデータを取り出し、こ
のサンプリングデータの位相誤差を算出し、これに基づ
いて位相シフト制御データCVALを形成し、この位相シフ
ト制御データCVALを位相シフト回路４に供給する。
位相誤差検出・判断回路７には、タイミングパルス発生
回路６から制御すべきサンプリングデータを指定するバ
ーストフラグBFが供給されると共に、１ライン毎に反転
するライン識別信号LID,垂直同期信号の区間等のバース
ト信号の存在していない区間を示すブランキング信号▲
▼が供給される。位相誤差検出・判断回路７か
らタイミングパルス発生回路６には、バーストシフト信
号BSFTX及びBSFTYが供給されると共に、ライン識別制御
信号LIDCが供給される。
回路６から制御すべきサンプリングデータを指定するバ
ーストフラグBFが供給されると共に、１ライン毎に反転
するライン識別信号LID,垂直同期信号の区間等のバース
ト信号の存在していない区間を示すブランキング信号▲
▼が供給される。位相誤差検出・判断回路７か
らタイミングパルス発生回路６には、バーストシフト信
号BSFTX及びBSFTYが供給されると共に、ライン識別制御
信号LIDCが供給される。
また、タイミングパルス発生回路６の出力端子９から
は、1Hの起点を示す信号HTOPが出力され、出力端子10か
らはデータの有効範囲を示す信号DENが出力され、出力
端子11からはライン識別信号LIDが出力される。
は、1Hの起点を示す信号HTOPが出力され、出力端子10か
らはデータの有効範囲を示す信号DENが出力され、出力
端子11からはライン識別信号LIDが出力される。
b.位相誤差検出・判断回路におけるサンプリング位相誤
差検出 上述の位相誤差検出・判断回路７について詳述する。
差検出 上述の位相誤差検出・判断回路７について詳述する。
位相誤差検出・判断回路７は、バースト区間中のサンプ
リングデータを用いて、サンプリング位相誤差を検出す
る。バースト信号は正弦波であり、4fSCでサンプリング
した場合、この正弦波の90゜毎にサンプリングデータが
得られる。したがって、連続する２サンプルのデータか
らサンプリング位相誤差を求められる。
リングデータを用いて、サンプリング位相誤差を検出す
る。バースト信号は正弦波であり、4fSCでサンプリング
した場合、この正弦波の90゜毎にサンプリングデータが
得られる。したがって、連続する２サンプルのデータか
らサンプリング位相誤差を求められる。
つまり、第５図においてX0,X1,X2,X3が夫々目標とする
サンプリング位相角を示し、A0,A1,A2,A3が夫々この目
標とするサンプリング位相角でサンプリングした場合に
得られるべきサンプリングデータである。これに対し
て、Y0,Y1,Y2,Y3が実際のサンプリング位相角を示し、a
0,a1,a2,a3が夫々実際にサンプリングして得られたサン
プリングデータである。
サンプリング位相角を示し、A0,A1,A2,A3が夫々この目
標とするサンプリング位相角でサンプリングした場合に
得られるべきサンプリングデータである。これに対し
て、Y0,Y1,Y2,Y3が実際のサンプリング位相角を示し、a
0,a1,a2,a3が夫々実際にサンプリングして得られたサン
プリングデータである。
この正弦波の振幅をK0（K0＞０）とすると、目標とする
サンプリング位相角X0,X1でサンプリングされたとする
と、サンプリングデータA0,A1は夫々 A0＝K0sin X0 ……（１） A1＝K0cos X0 ……（２） で示されるものとなる。これに対して、サンプリング位
相誤差がΔφ生じていると、実際に得られるサンプリン
グデータa0,a1は、 a0＝K0sin（X0＋Δφ） ……（３） a1＝K0cos（X0＋Δφ） ……（４） となる。（３），（４）式より、サンプリング位相誤差
Δφが Δφ＝arc tan（a0/a1）−X0 ……（５） として求められる。
サンプリング位相角X0,X1でサンプリングされたとする
と、サンプリングデータA0,A1は夫々 A0＝K0sin X0 ……（１） A1＝K0cos X0 ……（２） で示されるものとなる。これに対して、サンプリング位
相誤差がΔφ生じていると、実際に得られるサンプリン
グデータa0,a1は、 a0＝K0sin（X0＋Δφ） ……（３） a1＝K0cos（X0＋Δφ） ……（４） となる。（３），（４）式より、サンプリング位相誤差
Δφが Δφ＝arc tan（a0/a1）−X0 ……（５） として求められる。
（５）式に基づくハードウェアを実現すれば、サンプリ
ング位相誤差Δφを求めることができる。ところで、
（５）式には（a0/a1）なる除算が含まれている。この
ため、（５）式に基づくハードウェアを実現しようとす
ると、回路構成が複雑化する。そこで、この一実施例で
は、サンプリング位相誤差Δφを直接求めず、サンプリ
ング位相誤差Δφと１対１に対する値を求めるように
し、ハードウェアの簡単化がはかられている。
ング位相誤差Δφを求めることができる。ところで、
（５）式には（a0/a1）なる除算が含まれている。この
ため、（５）式に基づくハードウェアを実現しようとす
ると、回路構成が複雑化する。そこで、この一実施例で
は、サンプリング位相誤差Δφを直接求めず、サンプリ
ング位相誤差Δφと１対１に対する値を求めるように
し、ハードウェアの簡単化がはかられている。
なお、（５）式に基づく計算は、１水平区間内に１回終
了できれば良いので、ソフトウェアでも十分実現可能で
ある。このような構成とした場合には、バースト信号中
の２つのサンプリングデータのみならず、多数のサンプ
リングデータを用いるようにしても良い。
了できれば良いので、ソフトウェアでも十分実現可能で
ある。このような構成とした場合には、バースト信号中
の２つのサンプリングデータのみならず、多数のサンプ
リングデータを用いるようにしても良い。
サンプリング位相誤差Δφと１対１に対応する値は、以
下のようにして求められる。
下のようにして求められる。
第６図においてX0,X1,X2,X3が夫々目標とするサンプリ
ング位相角を示し、B0,B1,B2,B3が夫々この目標とする
サンプリング位相角でサンプリングした場合に得られる
べきサンプリングデータである。これに対して、Y0,Y1,
Y2,Y3が夫々実際のサンプリング位相角を示し、b0,b1,b
2,b3が夫々実際にサンプリングして得られたサンプリン
グデータである。
ング位相角を示し、B0,B1,B2,B3が夫々この目標とする
サンプリング位相角でサンプリングした場合に得られる
べきサンプリングデータである。これに対して、Y0,Y1,
Y2,Y3が夫々実際のサンプリング位相角を示し、b0,b1,b
2,b3が夫々実際にサンプリングして得られたサンプリン
グデータである。
サンプリングデータb0が目標とするサンプリング位相角
X0でサンプリングされたと仮定すると、サンプリング位
相角X0でサンプリングされたときのサンプリングデータ
がb0となるような正弦波が第６図において破線で示すよ
うに仮定できる。この破線で示す正弦波の振幅をK10（K
10＞０）とすると、サンプリングデータb0は、 b0＝K10sin X0 ……（６） で示される。この破線で示す正弦波から次サンプルのサ
ンプリングデータb1′は、 b1′＝K10cos X0 ……（７） で示されるものと予測される。（６），（７）式より、
次サンプルの予測サンプリングデータb1′が b1′＝b0/tan X0 ……（８） として予測される。
X0でサンプリングされたと仮定すると、サンプリング位
相角X0でサンプリングされたときのサンプリングデータ
がb0となるような正弦波が第６図において破線で示すよ
うに仮定できる。この破線で示す正弦波の振幅をK10（K
10＞０）とすると、サンプリングデータb0は、 b0＝K10sin X0 ……（６） で示される。この破線で示す正弦波から次サンプルのサ
ンプリングデータb1′は、 b1′＝K10cos X0 ……（７） で示されるものと予測される。（６），（７）式より、
次サンプルの予測サンプリングデータb1′が b1′＝b0/tan X0 ……（８） として予測される。
（８）式は、サンプリングデータb0が目標とするサンプ
リング位相角X0でサンプリングされたと仮定して次サン
プルのサンプリングデータを予測したものである。とこ
ろが、サンプリング位相誤差Δφがあるため、次サンプ
ルの実際のサンプリングデータb1と予測したサンプリン
グデータb1′との間に誤差が生じる。この誤差をΔｆと
すると、Δｆは、 Δｆ＝b1−b1′＝b1−b0/tan X0 ……（９） として求められる。
リング位相角X0でサンプリングされたと仮定して次サン
プルのサンプリングデータを予測したものである。とこ
ろが、サンプリング位相誤差Δφがあるため、次サンプ
ルの実際のサンプリングデータb1と予測したサンプリン
グデータb1′との間に誤差が生じる。この誤差をΔｆと
すると、Δｆは、 Δｆ＝b1−b1′＝b1−b0/tan X0 ……（９） として求められる。
この予測データと実際のサンプリングデータとの差Δｆ
は、サンプリング位相誤差Δφと１対１に対応してい
る。すなわち、正弦波の振幅をK0とすると、サンプリン
グデータb0及びb1は、 b0＝K0sin（X0＋Δφ） ……（10） b1＝K0cos（X0＋Δφ） ……（11） となる。（10），（11）式を（９）式に代入すると、 Δｆ＝K0cos（X0＋Δφ）−K0cos（X0＋Δφ）/tan X0 ＝−K0sinΔφ/sin X0 ……（12） となる。ここで、バースト信号の振幅K0は毎ライン変わ
らないと考えられる。したがって、（12）式よりΔｆは
−90゜≦φ≦90゜の範囲内ではサンプリング位相誤差Δ
φと１対１に対応する。
は、サンプリング位相誤差Δφと１対１に対応してい
る。すなわち、正弦波の振幅をK0とすると、サンプリン
グデータb0及びb1は、 b0＝K0sin（X0＋Δφ） ……（10） b1＝K0cos（X0＋Δφ） ……（11） となる。（10），（11）式を（９）式に代入すると、 Δｆ＝K0cos（X0＋Δφ）−K0cos（X0＋Δφ）/tan X0 ＝−K0sinΔφ/sin X0 ……（12） となる。ここで、バースト信号の振幅K0は毎ライン変わ
らないと考えられる。したがって、（12）式よりΔｆは
−90゜≦φ≦90゜の範囲内ではサンプリング位相誤差Δ
φと１対１に対応する。
この一実施例における位相誤差検出・判断回路７には、
（９）式に基づく演算を行うハードウェアが設けられて
いる。（９）式に基づく演算を行うハードウェアは、RO
MとALUで実現可能である。
（９）式に基づく演算を行うハードウェアが設けられて
いる。（９）式に基づく演算を行うハードウェアは、RO
MとALUで実現可能である。
ところで、バースト信号は、一定の直流レベルを有して
いる。このため、バースト信号のサンプリングデータ中
には、この直流レベルが乗ぜられている。したがって、
（９）式に基づいて誤差データΔｆを算出する場合、バ
ースト信号のサンプリングデータ中から、その直流レベ
ルを除去しておく必要がある。
いる。このため、バースト信号のサンプリングデータ中
には、この直流レベルが乗ぜられている。したがって、
（９）式に基づいて誤差データΔｆを算出する場合、バ
ースト信号のサンプリングデータ中から、その直流レベ
ルを除去しておく必要がある。
この一実施例における位相誤差検出・判断回路７では、
バースト信号が１ライン毎に反転することを利用して、
現ラインのサンプリングデータから前ラインのサンプリ
ングデータを減算することにより、直流レベルが除去さ
れたデータを得るようにしている。すなわち、バースト
信号の直流レベルは、ペデスタルクランプ回路を介され
ることにより、略々一定とされている。このため、現ラ
インのサンプリングデータから前ラインのサンプリング
データを減算すれば、直流分がキャンセルされる。
バースト信号が１ライン毎に反転することを利用して、
現ラインのサンプリングデータから前ラインのサンプリ
ングデータを減算することにより、直流レベルが除去さ
れたデータを得るようにしている。すなわち、バースト
信号の直流レベルは、ペデスタルクランプ回路を介され
ることにより、略々一定とされている。このため、現ラ
インのサンプリングデータから前ラインのサンプリング
データを減算すれば、直流分がキャンセルされる。
なお、この時得られるサンプリングデータは、２倍の振
幅のものである。
幅のものである。
このように、バースト信号のサンプリングデータの中か
ら連続する２つのサンプリングデータを抜き出し、この
サンプリングデータの直流レベル分を除去した後に、
（９）式に基づいてサンプリング位相誤差Δφに対応す
る誤差Δｆを求め、この誤差Δｆから位相シフト制御デ
ータCVALを発生させ、この位相シフト制御データCVALに
よりサンプリングクロックCKAMの位相を制御することに
より、サンプリング位相Y0を目標とするサンプリング位
相X0に一致させることができる。
ら連続する２つのサンプリングデータを抜き出し、この
サンプリングデータの直流レベル分を除去した後に、
（９）式に基づいてサンプリング位相誤差Δφに対応す
る誤差Δｆを求め、この誤差Δｆから位相シフト制御デ
ータCVALを発生させ、この位相シフト制御データCVALに
よりサンプリングクロックCKAMの位相を制御することに
より、サンプリング位相Y0を目標とするサンプリング位
相X0に一致させることができる。
前述したように、位相シフト制御データCVALは、12ビッ
トの2'sコンプリメンタリーコードで表現されていて、
位相シフト制御データCVALを（−2048〜＋2047）まで変
化させると、カラーサブキャリアの90゜分サンプリング
クロックの位相が変化する。第４図に示したように、位
相シフト制御データCVALを０から2047まで変化させる
と、サンプリングクロックの位相が０から角度ａまで遅
れ、位相シフト制御データCVALを０から−2048まで変化
させると、サンプリングクロックの位相が０から（90゜
−ａ）まで進む。したがって、位相シフト制御データCV
ALを０としたとき、位相シフト回路４でサンプリングク
ロックの位相を可変できる制御範囲Φは、 −ａ≦Φ≦90゜−ａ（０≦ａ≦90゜） ……（14） である。
トの2'sコンプリメンタリーコードで表現されていて、
位相シフト制御データCVALを（−2048〜＋2047）まで変
化させると、カラーサブキャリアの90゜分サンプリング
クロックの位相が変化する。第４図に示したように、位
相シフト制御データCVALを０から2047まで変化させる
と、サンプリングクロックの位相が０から角度ａまで遅
れ、位相シフト制御データCVALを０から−2048まで変化
させると、サンプリングクロックの位相が０から（90゜
−ａ）まで進む。したがって、位相シフト制御データCV
ALを０としたとき、位相シフト回路４でサンプリングク
ロックの位相を可変できる制御範囲Φは、 −ａ≦Φ≦90゜−ａ（０≦ａ≦90゜） ……（14） である。
第７図において、目標とするサンプリング位相角をXnと
し、制御すべきサンプル点のサンプリング位相角をYnと
し、このサンプル点の位相角Ynを目標とする位相角Xnと
一致するように制御するものとする。
し、制御すべきサンプル点のサンプリング位相角をYnと
し、このサンプル点の位相角Ynを目標とする位相角Xnと
一致するように制御するものとする。
サンプリングクロックの位相可変範囲は、（14）式で示
すように、（−ａ≦Φ≦90゜−ａ）である。したがっ
て、第７図Ａに示すように、位相角Ynを（14）式で示さ
れる可変範囲Φ動かした時、この可変範囲内に目標とす
る位相角Xnが存在すれば、位相角Ynを目標とする位相角
Xnまで制御できる。ところが、制御すべきサンプル点の
位相角Ynが、第７図Ｂ及び第７図Ｃに示すような位置に
あると、位相角Ynを（14）式で示される可変範囲Φ動か
しても、位相角Ynを目標とする位相角Xnまで制御できな
い。
すように、（−ａ≦Φ≦90゜−ａ）である。したがっ
て、第７図Ａに示すように、位相角Ynを（14）式で示さ
れる可変範囲Φ動かした時、この可変範囲内に目標とす
る位相角Xnが存在すれば、位相角Ynを目標とする位相角
Xnまで制御できる。ところが、制御すべきサンプル点の
位相角Ynが、第７図Ｂ及び第７図Ｃに示すような位置に
あると、位相角Ynを（14）式で示される可変範囲Φ動か
しても、位相角Ynを目標とする位相角Xnまで制御できな
い。
周波数4fSCでサンプリングした場合には、カラーサブキ
ャリアの90゜毎にサンプリングがなされる。したがっ
て、このように制御すべきサンプル点の位相角Ynを目標
とするサンプル点の位相角Xnまで制御できない時には、
制御すべきサンプル点を変更することより、目標とする
位相角Xnまで制御可能となる。
ャリアの90゜毎にサンプリングがなされる。したがっ
て、このように制御すべきサンプル点の位相角Ynを目標
とするサンプル点の位相角Xnまで制御できない時には、
制御すべきサンプル点を変更することより、目標とする
位相角Xnまで制御可能となる。
例えば、第８図Ａに示すように、制御すべきサンプル点
のサンプリング位相角Ynを（90゜−ａ）進めても、目標
とするサンプリング位相角Xnまで制御できない場合に
は、制御すべきサンプル点を１サンプル後に変更する。
そして、サンプリング位相角Yn+1を目標とするサンプリ
ング位相角Xnに一致させるようにする。制御すべきサン
プル点を１サンプル後に変更することにより、第８図Ａ
に示すように、位相制御が可能となる。
のサンプリング位相角Ynを（90゜−ａ）進めても、目標
とするサンプリング位相角Xnまで制御できない場合に
は、制御すべきサンプル点を１サンプル後に変更する。
そして、サンプリング位相角Yn+1を目標とするサンプリ
ング位相角Xnに一致させるようにする。制御すべきサン
プル点を１サンプル後に変更することにより、第８図Ａ
に示すように、位相制御が可能となる。
第８図Ｂに示すように、制御すべきサンプル点のサンプ
リング位相角Ynをａだけ遅らせてもサンプリング位相角
Ynを目標とするサンプリング位相角Xnまで制御できない
場合には、制御すべきサンプル点を１サンプル前のサン
プル点に変更する。制御すべきサンプル点を１サンプル
前のサンプル点に変更することにより、第８図Ｂに示す
ように、位相制御が可能となる。
リング位相角Ynをａだけ遅らせてもサンプリング位相角
Ynを目標とするサンプリング位相角Xnまで制御できない
場合には、制御すべきサンプル点を１サンプル前のサン
プル点に変更する。制御すべきサンプル点を１サンプル
前のサンプル点に変更することにより、第８図Ｂに示す
ように、位相制御が可能となる。
第８図Ｃに示すように、制御すべきサンプル点のサンプ
リング位相角Ynをａだけ遅らせてもサンプリング位相角
Ynを目標とするサンプリング位相角Xnまで制御できない
場合には、制御すべきサンプル点を２サンプル前のサン
プル点に変更する。これにより、第８図Ｃに示すよう
に、位相制御が可能となる。この場合、サンプル点を２
サンプル後に変更しても、また、ライン識別信号を変更
するようにしても良い。制御すべきサンプル点の位相角
Xnが制御できる範囲内にあるかどうかは、以下のように
して判断できる。
リング位相角Ynをａだけ遅らせてもサンプリング位相角
Ynを目標とするサンプリング位相角Xnまで制御できない
場合には、制御すべきサンプル点を２サンプル前のサン
プル点に変更する。これにより、第８図Ｃに示すよう
に、位相制御が可能となる。この場合、サンプル点を２
サンプル後に変更しても、また、ライン識別信号を変更
するようにしても良い。制御すべきサンプル点の位相角
Xnが制御できる範囲内にあるかどうかは、以下のように
して判断できる。
連続する２サンプルのサンプリングデータbn及びb
n+1は、サンプリング位相誤差をΔφとすると、 bn＝K0sin（Xn＋Δφ） ……（15） bn+1＝K0cos（Xn＋Δφ） ……（16） である。制御範囲をΦとすると、サンプリングデータbn
がΦだけ制御されたとすると、 bn＝K0sin（Xn＋Δφ＋Φ） ……（17） となる。
n+1は、サンプリング位相誤差をΔφとすると、 bn＝K0sin（Xn＋Δφ） ……（15） bn+1＝K0cos（Xn＋Δφ） ……（16） である。制御範囲をΦとすると、サンプリングデータbn
がΦだけ制御されたとすると、 bn＝K0sin（Xn＋Δφ＋Φ） ……（17） となる。
Δφ＋Φ＝０ ……（18） にできれば、制御されたことになる。したがって、制御
範囲Φは、（−ａ≦Φ≦90゜−ａ）であるから、 ａ−90゜≦Δφ≦ａ−90゜≦Δφ−ａ≦０゜……（19） ならば、現在着目しているサンプル点で制御できる。し
たがって、Δφを常に正にとるようにすれば、この（Δ
φ−ａ）により、第９図に示すように制御位置を決定で
きる。
範囲Φは、（−ａ≦Φ≦90゜−ａ）であるから、 ａ−90゜≦Δφ≦ａ−90゜≦Δφ−ａ≦０゜……（19） ならば、現在着目しているサンプル点で制御できる。し
たがって、Δφを常に正にとるようにすれば、この（Δ
φ−ａ）により、第９図に示すように制御位置を決定で
きる。
なお、制御位置はΔφを求めなくても決定できる。すな
わち、（15）式、（16）式を変形して、 bn＝K0sin（Xn＋ａ＋（Δφ−ａ）） ……（20） bn+1＝K0cos（Xn＋ａ＋（Δφ−ａ）） ……（21） とすると、 K0cos（Δφ−ａ） ＝bnsin（Xn＋ａ）＋bn+1cos（Xn＋ａ） ……（22） K0sin（Δφ−ａ） ＝bnsin（Xn＋ａ）−bn+1cos（Xn＋ａ） ……（23） となる。（K0＞０）であるから、sin（Δφ−ａ）,cos
（Δφ−ａ）の符号により、制御状態を決定できる。
わち、（15）式、（16）式を変形して、 bn＝K0sin（Xn＋ａ＋（Δφ−ａ）） ……（20） bn+1＝K0cos（Xn＋ａ＋（Δφ−ａ）） ……（21） とすると、 K0cos（Δφ−ａ） ＝bnsin（Xn＋ａ）＋bn+1cos（Xn＋ａ） ……（22） K0sin（Δφ−ａ） ＝bnsin（Xn＋ａ）−bn+1cos（Xn＋ａ） ……（23） となる。（K0＞０）であるから、sin（Δφ−ａ）,cos
（Δφ−ａ）の符号により、制御状態を決定できる。
c.位相誤差検出・判断回路の構成 第10図はこの発明の一実施例における位相誤差検出・判
断回路７の構成を示すものである。この位相誤差検出・
判断回路７は、前述の（９）式に基づいて目標とするサ
ンプリング位相角X0（X0＝57゜）に対するサンプリング
位相誤差Δφに対応する誤差Δｆを求め、この誤差Δｆ
に基づく位相シフト制御データCVALを発生させるもので
ある。また、制御すべきサンプル点が制御できる範囲内
にあるかどうかを（22）式及び（23）式に基づいて判断
し、これにより、制御すべきサンプル点を変更するよう
にしている。
断回路７の構成を示すものである。この位相誤差検出・
判断回路７は、前述の（９）式に基づいて目標とするサ
ンプリング位相角X0（X0＝57゜）に対するサンプリング
位相誤差Δφに対応する誤差Δｆを求め、この誤差Δｆ
に基づく位相シフト制御データCVALを発生させるもので
ある。また、制御すべきサンプル点が制御できる範囲内
にあるかどうかを（22）式及び（23）式に基づいて判断
し、これにより、制御すべきサンプル点を変更するよう
にしている。
第10図において、21がタイミング制御回路である。タイ
ミング制御回路21の入力端子22,23,24には、第１図にお
けるタイミングパルス発生回路６からのバーストフラグ
BF,ライン識別信号LID,ブランキング信号▲▼が
夫々供給される。バーストフラグBFは、バーストシフト
信号BSFTX及びBSFTYに応じて、第11図Ａ〜第11図Ｃに示
すタイミングで発生される。前述したように、ライン識
別信号LIDは１ライン毎に反転する信号であり、ブラン
キング信号▲▼は、バースト信号の存在していな
い期間を示す信号である。
ミング制御回路21の入力端子22,23,24には、第１図にお
けるタイミングパルス発生回路６からのバーストフラグ
BF,ライン識別信号LID,ブランキング信号▲▼が
夫々供給される。バーストフラグBFは、バーストシフト
信号BSFTX及びBSFTYに応じて、第11図Ａ〜第11図Ｃに示
すタイミングで発生される。前述したように、ライン識
別信号LIDは１ライン毎に反転する信号であり、ブラン
キング信号▲▼は、バースト信号の存在していな
い期間を示す信号である。
タイミング制御回路21は、これらの信号を基に、第12図
Ｃ〜第12図Ｆに示す、コントロールイネーブル信号▲
▼,CE2,CE3,CE4を形成する。
Ｃ〜第12図Ｆに示す、コントロールイネーブル信号▲
▼,CE2,CE3,CE4を形成する。
第１図においてA/Dコンバータ２でPLL5からのサンプリ
ングクロックCKAMでディジタル化されたカラービデオ信
号は、第10図における入力端子25からラッチ26に供給さ
れる。ラッチ26は、サンプリングクロックCKAMにより動
作している。ラッチ26の出力がラッチ28に供給されると
共に、減算器27に供給される。ラッチ28の出力がラッチ
29に供給される。ラッチ29の出力が減算器27に供給され
る。
ングクロックCKAMでディジタル化されたカラービデオ信
号は、第10図における入力端子25からラッチ26に供給さ
れる。ラッチ26は、サンプリングクロックCKAMにより動
作している。ラッチ26の出力がラッチ28に供給されると
共に、減算器27に供給される。ラッチ28の出力がラッチ
29に供給される。ラッチ29の出力が減算器27に供給され
る。
ラッチ28及び29には、タイミング制御回路21から第12図
Ｃに示す２クロック幅のコントロールイネーブル信号▲
▼が供給される。このコントロールイネーブル信
号▲▼がローレベルの間だけ、ラッチ28及び29が
動作する。
Ｃに示す２クロック幅のコントロールイネーブル信号▲
▼が供給される。このコントロールイネーブル信
号▲▼がローレベルの間だけ、ラッチ28及び29が
動作する。
したがって、ラッチ28及び29には前ラインのバースト信
号の連続した２サンプルのサンプリングデータがラッチ
される。この前ラインの連続した２サンプルのサンプリ
ングデータが減算器27に供給される。一方、ラッチ26か
らは、現ラインのバースト信号の連続した２サンプルの
サンプリングデータが出力され、減算器27に供給され
る。
号の連続した２サンプルのサンプリングデータがラッチ
される。この前ラインの連続した２サンプルのサンプリ
ングデータが減算器27に供給される。一方、ラッチ26か
らは、現ラインのバースト信号の連続した２サンプルの
サンプリングデータが出力され、減算器27に供給され
る。
減算器27には、タイミング制御回路21からライン識別信
号LID及び▲▼が供給される。減算器27により、
前ラインの連続した２サンプルのサンプリングデータと
現ラインの連続した２サンプルのサンプリングデータの
減算又は現ラインの連続した２サンプルのサンプリング
データと前ラインの連続した２サンプルのサンプリング
データの減算がなされる。
号LID及び▲▼が供給される。減算器27により、
前ラインの連続した２サンプルのサンプリングデータと
現ラインの連続した２サンプルのサンプリングデータの
減算又は現ラインの連続した２サンプルのサンプリング
データと前ラインの連続した２サンプルのサンプリング
データの減算がなされる。
前述したように、バースト信号は１ライン毎反転してい
て、バースト信号の直流レベルは各ライン毎略々一定と
考えられる。したがって、このように前ラインのサンプ
リングデータと現ラインのサンプリングデータとの減算
がなされることで、バースト信号の直流成分がキャンセ
ルされる。
て、バースト信号の直流レベルは各ライン毎略々一定と
考えられる。したがって、このように前ラインのサンプ
リングデータと現ラインのサンプリングデータとの減算
がなされることで、バースト信号の直流成分がキャンセ
ルされる。
減算器27の出力がラッチ30に供給される。ラッチ30に
は、タイミング制御回路21からコントロールイネーブル
信号▲▼が供給される。このラッチ30に、直流成
分が除かれた連続した２サンプルのサンプリングデータ
b0及びb1がラッチされる。
は、タイミング制御回路21からコントロールイネーブル
信号▲▼が供給される。このラッチ30に、直流成
分が除かれた連続した２サンプルのサンプリングデータ
b0及びb1がラッチされる。
ラッチ30の出力がROM31に供給されると共に、減算器32
に供給される。また、ラッチ30の出力がラッチ33に供給
されると共に、ROM34に供給される。
に供給される。また、ラッチ30の出力がラッチ33に供給
されると共に、ROM34に供給される。
ROM31には、（b0/tan57゜）なる変換テーブルが用意さ
れている。ROM31の出力がラッチ35に供給される。ラッ
チ35には、コントロールイネーブル信号▲▼が供
給される。このラッチ35に（b0/tan57゜）なるデータが
ラッチされる。ラッチ35の出力が減算器32に供給され
る。
れている。ROM31の出力がラッチ35に供給される。ラッ
チ35には、コントロールイネーブル信号▲▼が供
給される。このラッチ35に（b0/tan57゜）なるデータが
ラッチされる。ラッチ35の出力が減算器32に供給され
る。
一方、減算器32には、ラッチ35から（b0/tan57゜）なる
データが出力される時、ラッチ30からサンプリングデー
タb1が供給される。これにより、サンプリングデータb1
から（b0/tan57゜）のデータが減算され、（９）式に基
づく演算がなされ、誤差データΔｆが求められる。
データが出力される時、ラッチ30からサンプリングデー
タb1が供給される。これにより、サンプリングデータb1
から（b0/tan57゜）のデータが減算され、（９）式に基
づく演算がなされ、誤差データΔｆが求められる。
減算器32の出力がROM36に供給される。ROM36は、誤差デ
ータΔｆに対応する位相制御シフトデータCVALを発生す
るものである。ROM36で発生された位相制御シフトデー
タCVALが加算器37に供給される。
ータΔｆに対応する位相制御シフトデータCVALを発生す
るものである。ROM36で発生された位相制御シフトデー
タCVALが加算器37に供給される。
加算器37の出力がラッチ38に供給されると共に、加算器
37の上位２ビットがPLA（プログラマブルロジックアレ
イ）39に供給される。ラッチ38は、PLA39の出力により
制御される。ラッチ38の出力がラッチ40に供給されると
共に、加算器37に供給される。ラッチ40の出力が出力端
子41から取り出される。
37の上位２ビットがPLA（プログラマブルロジックアレ
イ）39に供給される。ラッチ38は、PLA39の出力により
制御される。ラッチ38の出力がラッチ40に供給されると
共に、加算器37に供給される。ラッチ40の出力が出力端
子41から取り出される。
この出力端子41の出力が位相シフト回路４に供給され、
これにより、サンプリングクロックCKAMの位相が制御さ
れる。
これにより、サンプリングクロックCKAMの位相が制御さ
れる。
前述したように、位相シフト回路２の変化量が制限され
ているため、制御すべきサンプル点の位相を常に目標と
するサンプル点の位相に制御できるとは限らない。制御
すべきサンプル点にあるかどうかの判断は、（22）式及
び（23）式に基づいてなし得る。
ているため、制御すべきサンプル点の位相を常に目標と
するサンプル点の位相に制御できるとは限らない。制御
すべきサンプル点にあるかどうかの判断は、（22）式及
び（23）式に基づいてなし得る。
ROM34は、（22）式及び（23）式に示す計算を行い、制
御すべきサンプル点が制御できる範囲内にあるかどうか
を判定するものである。つまり、ROM34には、ラッチ30
からサンプリングデータb1が供給されると共に、ラッチ
33からサンプリングデータb0が供給される。ROM34に
は、（22）式及び（23）式に基づく変換テーブルが用意
されている。
御すべきサンプル点が制御できる範囲内にあるかどうか
を判定するものである。つまり、ROM34には、ラッチ30
からサンプリングデータb1が供給されると共に、ラッチ
33からサンプリングデータb0が供給される。ROM34に
は、（22）式及び（23）式に基づく変換テーブルが用意
されている。
ROM34の出力が例えば（0,0）となったときには、現在注
目している制御すべきサンプル点で制御可能である。RO
M34の出力が例えば（0,1）となったときには、１サンプ
ル前で制御可能である。ROM34の出力が例えば（1,0）と
なったときには、２サンプル前で制御可能である。ROM3
4の出力が例えば（1,1）となったときには、１サンプル
後で制御可能である。
目している制御すべきサンプル点で制御可能である。RO
M34の出力が例えば（0,1）となったときには、１サンプ
ル前で制御可能である。ROM34の出力が例えば（1,0）と
なったときには、２サンプル前で制御可能である。ROM3
4の出力が例えば（1,1）となったときには、１サンプル
後で制御可能である。
ROM34の出力がPLA39に供給される。PLA39には、加算器3
7の上位２ビットの出力が供給される。位相シフト制御
データCVALは、2'sコンプリメンタリーコードで表現さ
れているので、上位２ビットからオーバーフロー及びア
ンダーフローが検出できる。上位２ビットが「01」の時
にはオーバーフローであり、上位２ビットが「10」の時
にはアンダーフローである。
7の上位２ビットの出力が供給される。位相シフト制御
データCVALは、2'sコンプリメンタリーコードで表現さ
れているので、上位２ビットからオーバーフロー及びア
ンダーフローが検出できる。上位２ビットが「01」の時
にはオーバーフローであり、上位２ビットが「10」の時
にはアンダーフローである。
また、PLA39には、タイミング制御回路21から第12図Ｄ
〜第12図Ｆに示すコントロールイネーブル信号CE2,▲
▼,CE4が供給される。また、PLA39の出力がカウン
タ42に供給され、カウンタ42のキャリー出力がPLA39に
供給される。カウンタ42のクロック入力端子には、コン
トロールイネーブル信号CE2が供給される。カウンタ42
には、ディップスイッチ43から例えば０のデータがロー
ドされる。
〜第12図Ｆに示すコントロールイネーブル信号CE2,▲
▼,CE4が供給される。また、PLA39の出力がカウン
タ42に供給され、カウンタ42のキャリー出力がPLA39に
供給される。カウンタ42のクロック入力端子には、コン
トロールイネーブル信号CE2が供給される。カウンタ42
には、ディップスイッチ43から例えば０のデータがロー
ドされる。
PLA39は、ROM34の出力及び加算器37の上位２ビットの出
力によりバーストシフト信号BSFTX及びBSFTYを形成する
と共に、ライン識別制御信号LIDCを形成する。また、こ
のROM34の出力及び加算器37の上位２ビットの出力によ
りPLA39でラッチ38のコントロールイネーブル信号▲
▼及びクリアーイネーブル信号▲▼が形成され
る。カウンタ42は、一時的に雑音が重畳したとき等にサ
ンプル点が変更されてしまうのを防止するため、ある一
定期間連続してサンプルの変更の命令が生じて初めてシ
フトするようなフライホイール機能を持たせるために設
けられるものである。
力によりバーストシフト信号BSFTX及びBSFTYを形成する
と共に、ライン識別制御信号LIDCを形成する。また、こ
のROM34の出力及び加算器37の上位２ビットの出力によ
りPLA39でラッチ38のコントロールイネーブル信号▲
▼及びクリアーイネーブル信号▲▼が形成され
る。カウンタ42は、一時的に雑音が重畳したとき等にサ
ンプル点が変更されてしまうのを防止するため、ある一
定期間連続してサンプルの変更の命令が生じて初めてシ
フトするようなフライホイール機能を持たせるために設
けられるものである。
PLA39から出力されるバーストシフト信号BSFTY及びBSFT
Xがラッチ44に供給され、また、ライン識別制御信号LID
Cがラッチ44に供給される。ラッチ44から出力端子45,4
6,47が導出され、出力端子45及び46からバーストシフト
信号BSFTY及びBSFTXが取り出され、出力端子47からライ
ン識別制御信号LIDCが取り出される。
Xがラッチ44に供給され、また、ライン識別制御信号LID
Cがラッチ44に供給される。ラッチ44から出力端子45,4
6,47が導出され、出力端子45及び46からバーストシフト
信号BSFTY及びBSFTXが取り出され、出力端子47からライ
ン識別制御信号LIDCが取り出される。
このバーストシフト信号BSFTX,BSFTY及びライン識別制
御信号LIDCは、位相誤差検出・判断回路７から第１図に
おけるタイミングパルス発生回路６に供給される。この
バーストシフト信号BSFTX,BSFTYにより、第11図Ａ〜第1
1図Ｃに示すように、バーストフラグBFのタイミングが
変更される。これにより、制御すべきサンプル点が変更
される。
御信号LIDCは、位相誤差検出・判断回路７から第１図に
おけるタイミングパルス発生回路６に供給される。この
バーストシフト信号BSFTX,BSFTYにより、第11図Ａ〜第1
1図Ｃに示すように、バーストフラグBFのタイミングが
変更される。これにより、制御すべきサンプル点が変更
される。
すなわち、バーストシフト信号BSFT（X,Y）が（0,0）の
ときに対して、バーストシフト信号BSFT（X,Y）が（0,
1）になると、バーストフラグBFが１クロック進めら
れ、バーストシフト信号BSFT（X,Y）が（1,1）になる
と、バーストフラグBFが１クロック遅らされ、バースト
シフト信号BSFT（X,Y）が（1,0）になると、バーストフ
ラグBFが２クロック遅らされる。
ときに対して、バーストシフト信号BSFT（X,Y）が（0,
1）になると、バーストフラグBFが１クロック進めら
れ、バーストシフト信号BSFT（X,Y）が（1,1）になる
と、バーストフラグBFが１クロック遅らされ、バースト
シフト信号BSFT（X,Y）が（1,0）になると、バーストフ
ラグBFが２クロック遅らされる。
制御すべきサンプル点は、このバーストフラグBFにより
決められるので、このバーストシフト信号BSFT（X,Y）
により、制御すべきサンプル点が位相制御可能なサンプ
ル点に変更される。
決められるので、このバーストシフト信号BSFT（X,Y）
により、制御すべきサンプル点が位相制御可能なサンプ
ル点に変更される。
また、ライン識別制御信号LIDCにより、ライン識別信号
LIDが制御される。
LIDが制御される。
ここで、PLA39にプログラムされた論理について詳述す
る。
る。
PLA39は、ROM34の出力及び加算器37の上位２ビットの出
力により、以下のように出力信号を形成する。
力により、以下のように出力信号を形成する。
加算器37の上位２ビットの出力からオーバーフロー又は
アンダーフローが検出されたとき、或いは、ROM34の出
力が現在のサンプル点で制御可能であることを示す（0,
0）以外のとき、PLA39からカウンタ42に供給されるロー
ド信号ACKがハイレベルになる。それ以外では、このロ
ード信号ACKはローレベルである。
アンダーフローが検出されたとき、或いは、ROM34の出
力が現在のサンプル点で制御可能であることを示す（0,
0）以外のとき、PLA39からカウンタ42に供給されるロー
ド信号ACKがハイレベルになる。それ以外では、このロ
ード信号ACKはローレベルである。
ラッチ38のコントロールイネーブル信号▲▼は、ロ
ード信号ACKがハイレベルの状態ではハイレベルとさ
れ、それ以外では、ラッチ38のコントロールイネーブル
信号▲▼として反転したコントロールイネーブル信
号▲▼が供給される。つまり、オーバーフローや
アンダーフローが生じる状態やサンプル点の変更がある
状態では、検出されたサンプリング位相誤差も正しいと
言えないので、このデータをラッチする必要がない。
ード信号ACKがハイレベルの状態ではハイレベルとさ
れ、それ以外では、ラッチ38のコントロールイネーブル
信号▲▼として反転したコントロールイネーブル信
号▲▼が供給される。つまり、オーバーフローや
アンダーフローが生じる状態やサンプル点の変更がある
状態では、検出されたサンプリング位相誤差も正しいと
言えないので、このデータをラッチする必要がない。
ロード信号ACKがローレベルの時には、ディップスイッ
チ43から「０」のデータがロードされていく。ロード信
号ACKがハイレベルになると、コントロールイネーブル
信号CE2がカウンタ42でカウントされ、１ラインに１づ
つカウンタ42のカウント出力が増加する。カウンタ42の
値が255以上になると、カウンタ42からキャリーRCが出
力され、このキャリーRCがPLA39に供給される。
チ43から「０」のデータがロードされていく。ロード信
号ACKがハイレベルになると、コントロールイネーブル
信号CE2がカウンタ42でカウントされ、１ラインに１づ
つカウンタ42のカウント出力が増加する。カウンタ42の
値が255以上になると、カウンタ42からキャリーRCが出
力され、このキャリーRCがPLA39に供給される。
ラッチ38のクリアーイネーブル信号▲▼は、キャリ
ーRCが出力され、オーバーフロー又はアンダーフローが
検出されたとき、ローレベルとされる。それ以外では、
このラッチ38のクリアーイネーブル信号▲▼はハイ
レベルである。ラッチ38のクリアーイネーブル信号▲
▼がローレベルになると、コントロールイネーブル信
号CE4のタイミングでラッチ38がクリアーされる。
ーRCが出力され、オーバーフロー又はアンダーフローが
検出されたとき、ローレベルとされる。それ以外では、
このラッチ38のクリアーイネーブル信号▲▼はハイ
レベルである。ラッチ38のクリアーイネーブル信号▲
▼がローレベルになると、コントロールイネーブル信
号CE4のタイミングでラッチ38がクリアーされる。
ラッチ38がクリアーされた状態では、位相シフト回路４
に供給される位相シフト制御データCVALが０になる。RO
M34は、位相シフト制御データCVALが０の場合のみ正し
い判定をすることができるので、ラッチ38がクリアーさ
れた直後には正しい制御位置を選定できることになる。
に供給される位相シフト制御データCVALが０になる。RO
M34は、位相シフト制御データCVALが０の場合のみ正し
い判定をすることができるので、ラッチ38がクリアーさ
れた直後には正しい制御位置を選定できることになる。
キャリーRCが出力され、オーバーフロー又はアンダーフ
ローが検出されないときには、以下のようにバーストシ
フト信号BSFTX,BSFTY、ライン識別制御信号LIDCを出力
する。
ローが検出されないときには、以下のようにバーストシ
フト信号BSFTX,BSFTY、ライン識別制御信号LIDCを出力
する。
状態は着目しているサンプル点を位相制御する状態、
状態は１サンプル前のサンプル点を位相制御する状
態、状態は状態の前後２サンプルのサンプル点を位
相制御する状態、状態は状態の前後２サンプルのサ
ンプル点を位相制御する状態である。どの状態で制御可
能かは、ROM34の出力に応じて判断される。
状態は１サンプル前のサンプル点を位相制御する状
態、状態は状態の前後２サンプルのサンプル点を位
相制御する状態、状態は状態の前後２サンプルのサ
ンプル点を位相制御する状態である。どの状態で制御可
能かは、ROM34の出力に応じて判断される。
なお、この例では、バーストシフト信号BSFTXを常に０
とし、着目できるサンプルを２点のみとし、ライン識別
制御信号LIDCを用いることにより、360゜すべてをカバ
ーできるようにしている。例えば、現在の状態が状態
でROM34の出力が（0,1）であったとする。ROM34の出力
が（0,1）であることは、１サンプル前で制御できるこ
とを示している。このときには、状態から状態に変
化する。また、現在状態であったとすると、状態の
１サンプル前をとることは、状態でライン識別信号LI
Dを反転することと等価であるから、状態に遷移する
ことになる。
とし、着目できるサンプルを２点のみとし、ライン識別
制御信号LIDCを用いることにより、360゜すべてをカバ
ーできるようにしている。例えば、現在の状態が状態
でROM34の出力が（0,1）であったとする。ROM34の出力
が（0,1）であることは、１サンプル前で制御できるこ
とを示している。このときには、状態から状態に変
化する。また、現在状態であったとすると、状態の
１サンプル前をとることは、状態でライン識別信号LI
Dを反転することと等価であるから、状態に遷移する
ことになる。
d.変形例 なお、位相シフト制御データCVALは、一例として12ビッ
トとしたが、この位相シフト制御データCVALの語長は、
より長い程精度の高い位相制御が行える。
トとしたが、この位相シフト制御データCVALの語長は、
より長い程精度の高い位相制御が行える。
位相誤差検出・判断回路７において、ROM31とラッチ35
との配置は入れ換えることができ、ラッチ35の出力をRO
M31に供給するようにしても良い。したがって、ラッチ3
5とラッチ33を共有することができる。また、第13図に
示すように、ROM31,ROM34,ROM36及び減算器32を１つのE
PROM51に置き換えるようにしても良い。更に、，加算器
37に供給されるデータが0,−1,1の３種類である場合、
加算器37,ラッチ38の代わりにカウンタを用いるように
しても良い。
との配置は入れ換えることができ、ラッチ35の出力をRO
M31に供給するようにしても良い。したがって、ラッチ3
5とラッチ33を共有することができる。また、第13図に
示すように、ROM31,ROM34,ROM36及び減算器32を１つのE
PROM51に置き換えるようにしても良い。更に、，加算器
37に供給されるデータが0,−1,1の３種類である場合、
加算器37,ラッチ38の代わりにカウンタを用いるように
しても良い。
また、ラッチ38をクリアする際、最大値から瞬時に０に
するのではなく、20ライン程度徐々に変化させるように
しても良い。
するのではなく、20ライン程度徐々に変化させるように
しても良い。
e.他の実施例 第14図はこの発明の他の実施例である。第14図において
61がアナログカラービデオ信号の入力端子を示し、入力
端子61からのアナログカラービデオ信号がA/Dコンバー
タ62に供給されると共に、タイミング信号発生回路63に
供給される。タイミング信号発生回路63は、入力端子61
からのアナログカラービデオ信号中の同期信号から種々
のタイミング信号を形成する。
61がアナログカラービデオ信号の入力端子を示し、入力
端子61からのアナログカラービデオ信号がA/Dコンバー
タ62に供給されると共に、タイミング信号発生回路63に
供給される。タイミング信号発生回路63は、入力端子61
からのアナログカラービデオ信号中の同期信号から種々
のタイミング信号を形成する。
A/Dコンバータ62には、VCO（電圧制御発振器）65からサ
ンプリングクロックCKAMが供給される。入力端子61から
のアナログカラービデオ信号がこのサンプリングクロッ
クCKAMによりディジタル化される。
ンプリングクロックCKAMが供給される。入力端子61から
のアナログカラービデオ信号がこのサンプリングクロッ
クCKAMによりディジタル化される。
A/Dコンバータ62の出力が出力端子64から取り出される
と共に、位相誤差検出回路66に供給される。位相誤差検
出回路66でサンプリング位相誤差が検出され、その誤差
信号に応じた出力によりVCO65が制御される。
と共に、位相誤差検出回路66に供給される。位相誤差検
出回路66でサンプリング位相誤差が検出され、その誤差
信号に応じた出力によりVCO65が制御される。
このように、サンプリング位相誤差信号に応じた出力に
より、サンプリングクロックを発生するVCOを直接制御
するようにすれば、簡単な構成でサンプリング位相を目
標とする位相に制御することができる。
より、サンプリングクロックを発生するVCOを直接制御
するようにすれば、簡単な構成でサンプリング位相を目
標とする位相に制御することができる。
但し、この場合、VCO65の電圧に対する周波数変化率が
大きいと、VCO65が異なる周波数でロックする可能性が
ある。また、ブランキング区間にバースト信号がなくな
るので、それに対する対策が必要になる。
大きいと、VCO65が異なる周波数でロックする可能性が
ある。また、ブランキング区間にバースト信号がなくな
るので、それに対する対策が必要になる。
この発明に依れば、目標位相に対するサンプリング位相
誤差を検出し、これに応じてサンプリングクロックの位
相を制御しているので、カラーサブキャリアの位相と一
定関係のサンプル点でサンプリングすることができる。
また、１水平区間の基準として、時間軸変動や伝送歪、
雑音が生じても、変動することのない基準信号を用いる
ことにより、時間軸変動や雑音が生じた場合でも位相制
御を行うことができる。更に、制御するための信号を全
てディジタル信号から得るようにしているので、信号数
が減少され、回路が簡単化される。
誤差を検出し、これに応じてサンプリングクロックの位
相を制御しているので、カラーサブキャリアの位相と一
定関係のサンプル点でサンプリングすることができる。
また、１水平区間の基準として、時間軸変動や伝送歪、
雑音が生じても、変動することのない基準信号を用いる
ことにより、時間軸変動や雑音が生じた場合でも位相制
御を行うことができる。更に、制御するための信号を全
てディジタル信号から得るようにしているので、信号数
が減少され、回路が簡単化される。
更に、この発明に依れば、位相シフト回路の非直線性に
応じた制御を行い、制御すべきサンプル点が制御できる
範囲かどうかを判断してサンプル点を変更するようにし
ているので、確実な制御を行うことができる。
応じた制御を行い、制御すべきサンプル点が制御できる
範囲かどうかを判断してサンプル点を変更するようにし
ているので、確実な制御を行うことができる。
第１図はこの発明の一実施例のブロック図、第２図はNT
SC方式の１ラインのサンプル数を示す波形図、第３図は
この発明の一実施例における基準信号の形成の説明に用
いる波形図、第４図はこの発明の一実施例における位相
シフト回路の特性を示すグラフ、第５図及び第６図はサ
ンプリング位相誤差の算出の説明に用いる略線図、第７
図及び第８図は位相制御範囲の説明に用いる略線図、第
９図はサンプリング点の変更の説明に用いる状態図、第
10図はこの発明の一実施例における位相誤差検出・判断
回路のブロック図、第11図及び第12図はこの発明の一実
施例における位相誤差検出・判断回路の説明に用いるタ
イミングチャート、第13図はこの発明の一実施例におけ
る位相誤差検出・判断回路の変形例のブロック図、第14
図はこの発明の他の実施例のブロック図、第15図はサン
プリング位相の説明に用いる波形図である。 図面における主要な符号の説明 1:入力端子、2:A/Dコンバータ、4:位相シフト回路、4:
位相誤差検出・判断回路。
SC方式の１ラインのサンプル数を示す波形図、第３図は
この発明の一実施例における基準信号の形成の説明に用
いる波形図、第４図はこの発明の一実施例における位相
シフト回路の特性を示すグラフ、第５図及び第６図はサ
ンプリング位相誤差の算出の説明に用いる略線図、第７
図及び第８図は位相制御範囲の説明に用いる略線図、第
９図はサンプリング点の変更の説明に用いる状態図、第
10図はこの発明の一実施例における位相誤差検出・判断
回路のブロック図、第11図及び第12図はこの発明の一実
施例における位相誤差検出・判断回路の説明に用いるタ
イミングチャート、第13図はこの発明の一実施例におけ
る位相誤差検出・判断回路の変形例のブロック図、第14
図はこの発明の他の実施例のブロック図、第15図はサン
プリング位相の説明に用いる波形図である。 図面における主要な符号の説明 1:入力端子、2:A/Dコンバータ、4:位相シフト回路、4:
位相誤差検出・判断回路。
Claims (2)
- 【請求項１】基準クロック発生回路と、 上記基準クロック発生回路からの基準クロックを所定量
移相させる位相シフト回路と、 サンプリング位相誤差を検出し、このサンプリング位相
誤差に基づいて上記位相シフト回路の移相量を制御する
位相検出回路とを備え、 上記位相検出回路は、 連続する２つのサンプリングデータb0、b1を取り出す手
段と、 上記２つのサンプリングデータb0、b1から、サンプリン
グ位相誤差に対応する誤差Δｆを、 Δｆ＝b1−b0/tan X0 （X0は、サンプリングデータb0の目標とするサンプリン
グ位相） として求める手段とを含む ことを特徴とするビデオ信号のA/D変換回路。 - 【請求項２】上記位相検出回路は、制御すべきサンプル
点が上記位相シフト回路により制御できる範囲かどうか
を判断し、制御できる範囲にない場合には制御すべきサ
ンプル点を変更するようにした特許請求の範囲第１項記
載のビデオ信号のA/D変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086529A JPH0771002B2 (ja) | 1986-04-15 | 1986-04-15 | ビデオ信号のａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086529A JPH0771002B2 (ja) | 1986-04-15 | 1986-04-15 | ビデオ信号のａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242422A JPS62242422A (ja) | 1987-10-23 |
| JPH0771002B2 true JPH0771002B2 (ja) | 1995-07-31 |
Family
ID=13889517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61086529A Expired - Fee Related JPH0771002B2 (ja) | 1986-04-15 | 1986-04-15 | ビデオ信号のａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771002B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613910B2 (ja) * | 1988-03-22 | 1997-05-28 | 日本電気株式会社 | Ａｄ変換器 |
| US5091965A (en) * | 1990-07-16 | 1992-02-25 | Sony Corporation | Video image processing apparatus |
| JP4649251B2 (ja) * | 2005-03-23 | 2011-03-09 | 株式会社アドバンテスト | 試験装置 |
| CN101743690B (zh) * | 2008-05-19 | 2014-05-28 | 艾格瑞系统有限公司 | 用于缩减数据检测器反馈回路中等待时间的系统和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169421A (en) * | 1980-05-31 | 1981-12-26 | Toshiba Corp | Phase synchronizing circuit |
| JPS58182324A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 位相同期回路 |
| JPS6194415A (ja) * | 1984-10-15 | 1986-05-13 | Matsushita Electric Ind Co Ltd | 映像信号のデイジタル化装置 |
| JPS61193516A (ja) * | 1985-02-22 | 1986-08-28 | Nec Corp | 微分位相測定装置 |
-
1986
- 1986-04-15 JP JP61086529A patent/JPH0771002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62242422A (ja) | 1987-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691670B2 (ja) | テレビジョン信号処理装置 | |
| CA1277724C (en) | Digital phase-locked loops | |
| GB2129658A (en) | Sampling pulse generator | |
| JPS61157095A (ja) | 位相同期回路 | |
| KR0139197B1 (ko) | 디지탈 위상 고정 루프 회로 | |
| US4661841A (en) | Color signal processing circuit | |
| AU646702B2 (en) | Synchronising circuit | |
| KR920003164B1 (ko) | 편향 출력 신호 발생 장치 | |
| US4466015A (en) | Automatic color burst magnitude control for a digital television receiver | |
| JPH0771002B2 (ja) | ビデオ信号のａ／ｄ変換回路 | |
| US4482916A (en) | Automatic color control for a digital television receiver | |
| JPS6144424B2 (ja) | ||
| KR20010033521A (ko) | 2중루프ｐｌｌ회로 및 이 ｐｌｌ회로를 이용한색복조회로 | |
| JP3276242B2 (ja) | ディジタル色信号復調装置 | |
| JPH04220094A (ja) | バースト位相検出回路 | |
| US5359368A (en) | Demodulating a line locked digital color television signal | |
| JP2001186376A (ja) | ビデオ信号処理装置 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JP2576104B2 (ja) | 同期標本化回路 | |
| JPH0738910A (ja) | バースト制御発振回路 | |
| JP2819939B2 (ja) | 色信号変換装置 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPH0341891A (ja) | デイジタル形位相同期回路 | |
| JPH0628463B2 (ja) | 位相同期発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |