JP2576104B2 - 同期標本化回路 - Google Patents
同期標本化回路Info
- Publication number
- JP2576104B2 JP2576104B2 JP30653286A JP30653286A JP2576104B2 JP 2576104 B2 JP2576104 B2 JP 2576104B2 JP 30653286 A JP30653286 A JP 30653286A JP 30653286 A JP30653286 A JP 30653286A JP 2576104 B2 JP2576104 B2 JP 2576104B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- circuit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログテレビジヨン信号をデイジタル信号
に変換する装置における同期標本化回路に関するもので
ある。
に変換する装置における同期標本化回路に関するもので
ある。
従来、アナログテレビジヨン信号をアナログ−デイジ
タル変換器（以下、A/D変換器と呼称する）によりデイ
ジタル信号に変換する装置は、サンプリング周波数と水
平同期信号の周波数が非同期の場合、同期分離回路によ
り分離されたアナログの水平同期信号とそのアナログの
水平同期信号を上記サンプリング周波数でサンプリング
したデイジタルの水平同期信号との位相を同期させるた
めに電圧制御水晶発振器などを用いて同期標本化を行な
つていた。
タル変換器（以下、A/D変換器と呼称する）によりデイ
ジタル信号に変換する装置は、サンプリング周波数と水
平同期信号の周波数が非同期の場合、同期分離回路によ
り分離されたアナログの水平同期信号とそのアナログの
水平同期信号を上記サンプリング周波数でサンプリング
したデイジタルの水平同期信号との位相を同期させるた
めに電圧制御水晶発振器などを用いて同期標本化を行な
つていた。
〔発明が解決しようとする問題点〕 上述した従来のアナログテレビジヨン信号をA/D変換
器によりデイジタル信号に変換する装置では、サンプリ
ング周波数と水平同期信号の周波数が非同期の場合、同
期分離回路により分離されたアナログの水平同期信号と
そのアナログの水平同期信号をサンプリング周波数でサ
ンプリングしたデイジタルの水平同期信号を位相同期さ
せてサンプリング周波数を発生させるために電圧制御水
晶発振器が必要であり、サンプリング周波数もテレビジ
ヨン信号に依存するという問題点があつた。
器によりデイジタル信号に変換する装置では、サンプリ
ング周波数と水平同期信号の周波数が非同期の場合、同
期分離回路により分離されたアナログの水平同期信号と
そのアナログの水平同期信号をサンプリング周波数でサ
ンプリングしたデイジタルの水平同期信号を位相同期さ
せてサンプリング周波数を発生させるために電圧制御水
晶発振器が必要であり、サンプリング周波数もテレビジ
ヨン信号に依存するという問題点があつた。
本発明の同期標本化回路は、アナログテレビジヨン信
号をデイジタル信号に変換するA/D変換器と、アナログ
テレビジヨン信号よりアナログの水平同期信号を分離す
る同期分離回路と、このアナログの水平同期信号とアナ
ログの水平同期信号をサンプリングしたデイジタルの水
平同期信号との時間的ずれを検出するずれ検出回路と、
A/D変換器からのデイジタル信号をサンプリングしたサ
ンプル値に対し、ずれ検出回路によって検出された時間
的ずれに応じた重みづけ演算を行うことにより、デイジ
タル信号を再標本化するリサンプラ回路とを備えてなる
ようにしたものである。
号をデイジタル信号に変換するA/D変換器と、アナログ
テレビジヨン信号よりアナログの水平同期信号を分離す
る同期分離回路と、このアナログの水平同期信号とアナ
ログの水平同期信号をサンプリングしたデイジタルの水
平同期信号との時間的ずれを検出するずれ検出回路と、
A/D変換器からのデイジタル信号をサンプリングしたサ
ンプル値に対し、ずれ検出回路によって検出された時間
的ずれに応じた重みづけ演算を行うことにより、デイジ
タル信号を再標本化するリサンプラ回路とを備えてなる
ようにしたものである。
本発明においては、従来のアナログテレビジヨン信号
をA/D変換器によりデイジタル信号に変換する装置にお
いて、アナログの水平同期信号とデイジタルの水平同期
信号の時間的ずれを検出し、その時間的ずれに応じてサ
ンプル値の重みづけを行い、補間する。
をA/D変換器によりデイジタル信号に変換する装置にお
いて、アナログの水平同期信号とデイジタルの水平同期
信号の時間的ずれを検出し、その時間的ずれに応じてサ
ンプル値の重みづけを行い、補間する。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
図において、１はアナログテレビジヨン信号が印加さ
れる入力端子、２はこの入力端子１よりのアナログテレ
ビジヨン信号をデイジタル信号に変換するA/D変換器、
３はこのA/D変換器２より出力されるデイジタル信号を
再標本化するリサンプラ回路、４は上記アナログテレビ
ジヨン信号よりアナログの水平同期信号fHAを分離する
同期分離回路、５はこの同期分離回路４により分離され
たアナログの水平同期信号fHAをクロツク発生回路７よ
り出力されるサンプリングクロツクfSでサンプリングす
るレジスタ、６は上記同期分離４により分離されたアナ
ログの水平同期信号fHAとこのアナログの水平同期信号f
HAをレジスタ５でサンプリングしたデイジタルの水平同
期信号fHDとの時間的ずれを検出するずれ検出回路であ
る。８はデイジタル信号が得られる出力端子である。
れる入力端子、２はこの入力端子１よりのアナログテレ
ビジヨン信号をデイジタル信号に変換するA/D変換器、
３はこのA/D変換器２より出力されるデイジタル信号を
再標本化するリサンプラ回路、４は上記アナログテレビ
ジヨン信号よりアナログの水平同期信号fHAを分離する
同期分離回路、５はこの同期分離回路４により分離され
たアナログの水平同期信号fHAをクロツク発生回路７よ
り出力されるサンプリングクロツクfSでサンプリングす
るレジスタ、６は上記同期分離４により分離されたアナ
ログの水平同期信号fHAとこのアナログの水平同期信号f
HAをレジスタ５でサンプリングしたデイジタルの水平同
期信号fHDとの時間的ずれを検出するずれ検出回路であ
る。８はデイジタル信号が得られる出力端子である。
そして、クロツク発生回路７より出力されるサンプリ
ングクロツクfSはA/D変換器２に供給されると共にレジ
スタ５とずれ検出回路６およびリサンプラ回路３にそれ
ぞれ供給され、また、このリサンプラ回路３にはずれ検
出回路６の出力が供給されるように構成されている。
ングクロツクfSはA/D変換器２に供給されると共にレジ
スタ５とずれ検出回路６およびリサンプラ回路３にそれ
ぞれ供給され、また、このリサンプラ回路３にはずれ検
出回路６の出力が供給されるように構成されている。
つぎにこの第１図に示す実施例の動作を説明する。
まず、入力端子１からのアナログテレビジヨン信号を
A/D変換器２によりデイジタル信号に変換する。また、
入力端子１からのアナログテレビジヨン信号は同期分離
回路４によりアナログの水平同期信号fHAが分離され
る。そして、この分離されたアナログの水平同期信号f
HAはレジスタ５によりクロツク発生回路７より出力され
るサンプリングクロツクfSでサンプリングされる。
A/D変換器２によりデイジタル信号に変換する。また、
入力端子１からのアナログテレビジヨン信号は同期分離
回路４によりアナログの水平同期信号fHAが分離され
る。そして、この分離されたアナログの水平同期信号f
HAはレジスタ５によりクロツク発生回路７より出力され
るサンプリングクロツクfSでサンプリングされる。
つぎに、同期分離回路４の出力であるアナログの水平
同期信号fHAとレジスタ５の出力であるデイジタルの水
平同期信号fHDの時間的ずれをずれ検出回路６で検出す
る。そして、リサンプラ回路３では、このずれ検出回路
６により検出された時間的ずれをもとに、A/D変換器２
で変換されたデイジタル信号を重みづけ演算する。
同期信号fHAとレジスタ５の出力であるデイジタルの水
平同期信号fHDの時間的ずれをずれ検出回路６で検出す
る。そして、リサンプラ回路３では、このずれ検出回路
６により検出された時間的ずれをもとに、A/D変換器２
で変換されたデイジタル信号を重みづけ演算する。
第２図は第１図の動作説明に供するアナログの水平同
期信号fHAとデイジタルの水平同期信号fHDの時間的ずれ
を説明するための波形図で、（ａ）は入力水平同期信号
を示したものであり、（ｂ）は同期分離回路４の出力で
あるアナログの水平同期信号fHA、（ｃ）はレジスタ５
の出力であるデジタルの水平同期信号fHD、（ｄ）はリ
サンプラ回路３の出力を示したものである。そして、ｔ
は時間的ずれを示し、Ｓはサンプル点を示す。
期信号fHAとデイジタルの水平同期信号fHDの時間的ずれ
を説明するための波形図で、（ａ）は入力水平同期信号
を示したものであり、（ｂ）は同期分離回路４の出力で
あるアナログの水平同期信号fHA、（ｃ）はレジスタ５
の出力であるデジタルの水平同期信号fHD、（ｄ）はリ
サンプラ回路３の出力を示したものである。そして、ｔ
は時間的ずれを示し、Ｓはサンプル点を示す。
第３図は第１図におけるずれ検出回路６とリサンプラ
回路３に係る部分を抽出した実施例のブロツク図であ
る。
回路３に係る部分を抽出した実施例のブロツク図であ
る。
この第３図において、リサンプラ回路３における３−
１はデイジタル信号の入力端、３−2,3−３はレジス
タ、３−4,3−５は乗算器、３−６は加算器、３−７は
重み係数発生回路、３−８はリサンプル信号出力端であ
る。また、ずれ検出回路６における６−１はアナログの
水平同期信号fHAの入力端、６−２はデイジタルの水平
同期信号fHDの入力端、６−３はサンプリングクロツクf
Sの入力端、６−４は位相比較器、６−５はカウンタで
ある。そして、CKはクロツクを示し、CLRはクリアを示
す。
１はデイジタル信号の入力端、３−2,3−３はレジス
タ、３−4,3−５は乗算器、３−６は加算器、３−７は
重み係数発生回路、３−８はリサンプル信号出力端であ
る。また、ずれ検出回路６における６−１はアナログの
水平同期信号fHAの入力端、６−２はデイジタルの水平
同期信号fHDの入力端、６−３はサンプリングクロツクf
Sの入力端、６−４は位相比較器、６−５はカウンタで
ある。そして、CKはクロツクを示し、CLRはクリアを示
す。
まず、ずれ検出回路６においては、入力端６−１から
入力されたアナログの水平同期信号fHAと入力端６−２
から入力されたデイジタルの水平同期信号fHDの位相を
位相比較器６−４により比較し、位相が一致したときカ
ウンタ６−５をクリアする。そして、このアナログの水
平同期信号fHAとデイジタルの水平同期信号fHDの位相が
一致するまでのデイジタルの水平同期信号fHDの数をカ
ウンタ６−５で計数する。すなわち、何ラインおきにア
ナログの水平同期信号fHAとデイジタルの水平同期信号f
HDの位相が一致するかを検出する。
入力されたアナログの水平同期信号fHAと入力端６−２
から入力されたデイジタルの水平同期信号fHDの位相を
位相比較器６−４により比較し、位相が一致したときカ
ウンタ６−５をクリアする。そして、このアナログの水
平同期信号fHAとデイジタルの水平同期信号fHDの位相が
一致するまでのデイジタルの水平同期信号fHDの数をカ
ウンタ６−５で計数する。すなわち、何ラインおきにア
ナログの水平同期信号fHAとデイジタルの水平同期信号f
HDの位相が一致するかを検出する。
つぎに、リサンプラ回路３においては、カウンタ６−
５の計数値をもとに重み係数発生回路３−７より重み係
数Ｋおよび１−Ｋ（０≦Ｋ≦１）を発生させる。
５の計数値をもとに重み係数発生回路３−７より重み係
数Ｋおよび１−Ｋ（０≦Ｋ≦１）を発生させる。
そして、入力端３−１から入力されたデイジタル信号
はレジスタ３−2,3−３と乗算器３−4,3−５および加算
器３−６によりKx2＋（１−Ｋ）x1の重みづけ演算を行
い、出力端３−８に出力される。ただし、x2はレジスタ
３−２の出力であり、x1はレジスタ３−３の出力であ
る。
はレジスタ３−2,3−３と乗算器３−4,3−５および加算
器３−６によりKx2＋（１−Ｋ）x1の重みづけ演算を行
い、出力端３−８に出力される。ただし、x2はレジスタ
３−２の出力であり、x1はレジスタ３−３の出力であ
る。
つぎにその具体例を第４図を参照して説明する。
第３図の動作説明に供する具体例を示す説明図である
第４図の（ａ），（ｂ）において、x1,x2は第３図にお
けるレジスタ３−3,3−２の各出力を示し、Ｓはサンプ
ル点、１はリサンプラ回路３の出力を示す。
第４図の（ａ），（ｂ）において、x1,x2は第３図にお
けるレジスタ３−3,3−２の各出力を示し、Ｓはサンプ
ル点、１はリサンプラ回路３の出力を示す。
第４図（ａ），（ｂ）は、各ラインのサンプリング位
置を示しており、ここでは６ラインおきにサンプル点Ｓ
がサンプリングクロックfsの１クロック分ずれる例を示
している。そして、リサンプラ回路３の出力１は各ラ
インごとにそれぞれ重みづけられて出力される。
置を示しており、ここでは６ラインおきにサンプル点Ｓ
がサンプリングクロックfsの１クロック分ずれる例を示
している。そして、リサンプラ回路３の出力１は各ラ
インごとにそれぞれ重みづけられて出力される。
このラインとリサンプラ回路の出力の関係を下記表に
示す。
示す。
〔発明の効果〕 以上説明したように、本発明によれば、従来のアナロ
グテレビジヨン信号をA/D変換器によりデイジタル信号
に変換する装置において、アナログの水平同期信号とデ
イジタルの水平同期信号の時間的ずれを検出し、その時
間的ずれに応じてサンプル値の重みづけを行い、補間す
ることにより、デイジタルの水平同期信号の波形をアナ
ログの水平同期信号の波形に近似させることができ、デ
イジタルの水平同期信号の波形を滑らかに変化させるこ
とができるため、このデイジタル信号をアナログ信号に
戻す受信側において、水平同期信号がライン間で急激に
変化すること、すなわち立ち下がりや立ち上がり位置が
１サンプリングクロック分前後にずれることを軽減する
ことができるので、実用上の効果は極めて大である。
グテレビジヨン信号をA/D変換器によりデイジタル信号
に変換する装置において、アナログの水平同期信号とデ
イジタルの水平同期信号の時間的ずれを検出し、その時
間的ずれに応じてサンプル値の重みづけを行い、補間す
ることにより、デイジタルの水平同期信号の波形をアナ
ログの水平同期信号の波形に近似させることができ、デ
イジタルの水平同期信号の波形を滑らかに変化させるこ
とができるため、このデイジタル信号をアナログ信号に
戻す受信側において、水平同期信号がライン間で急激に
変化すること、すなわち立ち下がりや立ち上がり位置が
１サンプリングクロック分前後にずれることを軽減する
ことができるので、実用上の効果は極めて大である。
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図の動作説明に供するアナログの水平同期信号とデ
イジタルの水平同期信号の時間的ずれを説明するための
波形図、第３図は第１図におけるずれ検出回路とリサン
プラ回路に係る部分を抽出して示した実施例のブロツク
図、第４図は第３図の動作説明に供する具体例を示す説
明図である。 ２……アナログ−デイジタル変換器、３……リサンプラ
回路、４……同期分離回路、５……レジスタ、６……ず
れ検出回路、７……クロツク発生回路。
第１図の動作説明に供するアナログの水平同期信号とデ
イジタルの水平同期信号の時間的ずれを説明するための
波形図、第３図は第１図におけるずれ検出回路とリサン
プラ回路に係る部分を抽出して示した実施例のブロツク
図、第４図は第３図の動作説明に供する具体例を示す説
明図である。 ２……アナログ−デイジタル変換器、３……リサンプラ
回路、４……同期分離回路、５……レジスタ、６……ず
れ検出回路、７……クロツク発生回路。
Claims (1)
- 【請求項１】アナログテレビジヨン信号をデイジタル信
号に変換するアナログ−デイジタル変換器と、 前記アナログテレビジヨン信号よりアナログの水平同期
信号を分離する同期分離回路と、 このアナログの水平同期信号とアナログの水平同期信号
をサンプリングしたデイジタルの水平同期信号との時間
的ずれを検出するずれ検出回路と、 前記アナログ−デイジタル変換器からのデイジタル信号
をサンプリングしたサンプル値に対し、前記ずれ検出回
路によって検出された時間的ずれに応じた重みづけ演算
を行うことにより、前記デイジタル信号を再標本化する
リサンプラ回路とを備えてなることを特徴とする同期標
本化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30653286A JP2576104B2 (ja) | 1986-12-24 | 1986-12-24 | 同期標本化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30653286A JP2576104B2 (ja) | 1986-12-24 | 1986-12-24 | 同期標本化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160484A JPS63160484A (ja) | 1988-07-04 |
| JP2576104B2 true JP2576104B2 (ja) | 1997-01-29 |
Family
ID=17958161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30653286A Expired - Lifetime JP2576104B2 (ja) | 1986-12-24 | 1986-12-24 | 同期標本化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576104B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784120A (en) * | 1996-05-31 | 1998-07-21 | Analog Devices, Inc. | Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses |
-
1986
- 1986-12-24 JP JP30653286A patent/JP2576104B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63160484A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262647B1 (en) | Sample rate conversion system having interpolation function | |
| JPH01171372A (ja) | テレビジョン信号方式変換装置 | |
| EP0443945B1 (en) | Sampling rate converter | |
| KR970001636B1 (ko) | 영상신호의 시간축 보정 장치 | |
| JP2576104B2 (ja) | 同期標本化回路 | |
| JP4132714B2 (ja) | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 | |
| JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPS63269697A (ja) | 同期標本化回路 | |
| JP3382453B2 (ja) | 映像信号処理装置 | |
| JP2898084B2 (ja) | 画像圧縮処理装置 | |
| JP2968730B2 (ja) | スキュー補正回路 | |
| JP2785339B2 (ja) | クランプ回路 | |
| JPH0732493B2 (ja) | 速度誤差の補正装置 | |
| JP2998433B2 (ja) | 色信号処理回路 | |
| JP2532608B2 (ja) | 時間軸補正装置 | |
| JPS60182280A (ja) | 画像処理装置 | |
| JPH0435575A (ja) | Ｍｕｓｅ信号の同期分離回路 | |
| JPH0646814B2 (ja) | Ｎｔｓｃ適応型輪郭抽出フイルタ | |
| JP3470450B2 (ja) | 色差信号復調器 | |
| JP2537823B2 (ja) | リンギング軽減装置 | |
| JP3004542B2 (ja) | 多相ｐｓｋ信号復号装置及びサンプリング信号生成装置 | |
| JP2014036236A (ja) | 映像信号処理装置 | |
| JPS6248448B2 (ja) | ||
| JPS63144678A (ja) | 位相同期発振回路 | |
| JPS639242A (ja) | マルチプレツクス復調装置 |