JPS639242A - マルチプレツクス復調装置 - Google Patents
マルチプレツクス復調装置Info
- Publication number
- JPS639242A JPS639242A JP15249986A JP15249986A JPS639242A JP S639242 A JPS639242 A JP S639242A JP 15249986 A JP15249986 A JP 15249986A JP 15249986 A JP15249986 A JP 15249986A JP S639242 A JPS639242 A JP S639242A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- sign
- multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 230000004069 differentiation Effects 0.000 claims abstract description 9
- 230000001629 suppression Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000002131 composite material Substances 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、AV機器の音声部回路に用いられるマルチプ
レックス復調装置に関するものである。
レックス復調装置に関するものである。
従来の技術
従来より、例えばダイオードのオン、オフにより、入カ
マルチプレノクス信号をスイッチングしてステレオ復調
信号を取シ出すように[7だマルチプレックス復調装置
があった。
マルチプレノクス信号をスイッチングしてステレオ復調
信号を取シ出すように[7だマルチプレックス復調装置
があった。
3へ−7
以下、図面を参照しながら、前述したようなマルチプレ
ックス復調装置について説明を行う。
ックス復調装置について説明を行う。
第4図は、従来Q + 71zチブー・クー復調装置の
回路構成を示すものである。第6図はその信号波形を示
す。
回路構成を示すものである。第6図はその信号波形を示
す。
第4図において、21はマルチプレックス信号の入力端
子、22はパイロット信号を抜き取るだめのバンドパス
フィルタ、23はパイロット信号。
子、22はパイロット信号を抜き取るだめのバンドパス
フィルタ、23はパイロット信号。
の2倍の周波数の信号を発生させる副搬送波発生回路、
24は副搬送波発生回路23の出力信号の極性に応じた
スイッチング信号を発生させるスイッチング信号発生回
路、241L〜24θはスイッチング信号発生回路24
の構成末子であり、24aは結合トランス、24b、2
40は抵抗、24d。
24は副搬送波発生回路23の出力信号の極性に応じた
スイッチング信号を発生させるスイッチング信号発生回
路、241L〜24θはスイッチング信号発生回路24
の構成末子であり、24aは結合トランス、24b、2
40は抵抗、24d。
24eはダイオード、26は入力信号からマルチプレッ
クス信号を取り出すローパスフィルタ、26はスイッチ
ング信号発生回路24の出力信号によりローパスフィル
タ25の出力マルチプレックス信号をスイッチングし、
ステレオ信号を取り出すだめのスイッチング回路、26
+L〜26htdスイッチング回路26を構成する素子
であり、26a 、26C,26e〜26hは抵抗、2
6bはトランジスタ、26dはコンデンサ、27゜28
はそれぞれ左、右の出力端子である。
クス信号を取り出すローパスフィルタ、26はスイッチ
ング信号発生回路24の出力信号によりローパスフィル
タ25の出力マルチプレックス信号をスイッチングし、
ステレオ信号を取り出すだめのスイッチング回路、26
+L〜26htdスイッチング回路26を構成する素子
であり、26a 、26C,26e〜26hは抵抗、2
6bはトランジスタ、26dはコンデンサ、27゜28
はそれぞれ左、右の出力端子である。
以上の様に構成されたマルチプレックス復調装置につい
て以下その動作について説明する。
て以下その動作について説明する。
入力端子21から入力されたマルチプレックス信号の中
で、バンドパスフィルタ22を介して得られた周波数F
pのパイロット信号は副搬送波発生回路23により、周
波数が2*Fpの信号に変換される。このようにして得
られた信号の極性が正の時、ダイオード24(iは導通
状態となりダイオード24dのアノード側の電位はゼロ
となり、すなわち左の出力端子27をスイッチオフする
。
で、バンドパスフィルタ22を介して得られた周波数F
pのパイロット信号は副搬送波発生回路23により、周
波数が2*Fpの信号に変換される。このようにして得
られた信号の極性が正の時、ダイオード24(iは導通
状態となりダイオード24dのアノード側の電位はゼロ
となり、すなわち左の出力端子27をスイッチオフする
。
この時、ローパスフィルタ25を介して得られるマルチ
プレックス信号は、右の出力端子28から出力される。
プレックス信号は、右の出力端子28から出力される。
逆に、副搬送波発生回路23の出力信号の極性が負の時
は、ダイオード24elが導通状態になり、右の出力端
子がスイッチオフされ、マルチプレックス信号は左の出
力端子27に現れ5ベ−) る。
は、ダイオード24elが導通状態になり、右の出力端
子がスイッチオフされ、マルチプレックス信号は左の出
力端子27に現れ5ベ−) る。
発明が解決しようとする問題点
しかし々から、上記の様にアナログ回路で構成した場合
、回路規模が大きくなったり、調整工程が必要であった
り、経年変化などの信頼性の問題を有していた。
、回路規模が大きくなったり、調整工程が必要であった
り、経年変化などの信頼性の問題を有していた。
本発明は上記問題点に鑑みてなされたもので、ディジタ
ル信号処理によりステレオ復調を実現するマルチプレッ
クス復調装置を提供するものであるO 問題点を解決するだめの手段 この目的を達成するだめに、本発明のマルチプレックス
復調装置は、アナログ・ディジタル変換されたオーディ
オ帯域の主信号と搬送波抑圧側波帯変調された副信号か
らなるマルチプレックス信号と、ステレオ復調に必要な
パイロット信号を入力信号とし、前記パイロット信号の
周波数を2倍にするパイロット逓倍回路と、前記パイロ
ット逓倍回路の出力を微分する微分回路と、前記微分回
路の出力信号の符号を判定する符号判定回路と、6へ一
7゛ 前記符号判定回路の判定結果が正から負に変化したこと
を検出する第一の符号変化検出回路と、逆に負から正に
変化したことを検出する第二の符号変化検出回路と、前
記第一の符号変化検出回路の出力パルスによシ前記マル
チプレックス信号をサンプルおよびホールドする第一の
サンプル・ホールト回路と、前記第一のサンプル・ホー
ルド回路の時間的に隣合った2つの出力データ間を補間
する第一の補間回路と、前記符号検出回路が正から負に
変化したことを検出する第二の符号変化検出回路と、前
記第二の符号変化検出回路の出力パルスにより前記マル
チプレックス信号をサンプルおよびホールドする第二の
サンプル・ホールド回路と、前記第二のサンプル・ホー
ルド回路の時間的に隣合った2つの出力データ間を補間
する第二の補間回路とを具備し、前記第一の補間回路の
出力から第一の出力を取シ出し、前記第二の補間回路の
出力から第二の出力を取り出すように構成されている。
ル信号処理によりステレオ復調を実現するマルチプレッ
クス復調装置を提供するものであるO 問題点を解決するだめの手段 この目的を達成するだめに、本発明のマルチプレックス
復調装置は、アナログ・ディジタル変換されたオーディ
オ帯域の主信号と搬送波抑圧側波帯変調された副信号か
らなるマルチプレックス信号と、ステレオ復調に必要な
パイロット信号を入力信号とし、前記パイロット信号の
周波数を2倍にするパイロット逓倍回路と、前記パイロ
ット逓倍回路の出力を微分する微分回路と、前記微分回
路の出力信号の符号を判定する符号判定回路と、6へ一
7゛ 前記符号判定回路の判定結果が正から負に変化したこと
を検出する第一の符号変化検出回路と、逆に負から正に
変化したことを検出する第二の符号変化検出回路と、前
記第一の符号変化検出回路の出力パルスによシ前記マル
チプレックス信号をサンプルおよびホールドする第一の
サンプル・ホールト回路と、前記第一のサンプル・ホー
ルド回路の時間的に隣合った2つの出力データ間を補間
する第一の補間回路と、前記符号検出回路が正から負に
変化したことを検出する第二の符号変化検出回路と、前
記第二の符号変化検出回路の出力パルスにより前記マル
チプレックス信号をサンプルおよびホールドする第二の
サンプル・ホールド回路と、前記第二のサンプル・ホー
ルド回路の時間的に隣合った2つの出力データ間を補間
する第二の補間回路とを具備し、前記第一の補間回路の
出力から第一の出力を取シ出し、前記第二の補間回路の
出力から第二の出力を取り出すように構成されている。
作用
7、X 。
本発明はこのように、回路をディジタルで構成すること
により、フィルタ部のLSI化や調整工程の削減あるい
は自動化が可能となり、さらには経年変化がないなど、
信頼性も向上するとととなる。
により、フィルタ部のLSI化や調整工程の削減あるい
は自動化が可能となり、さらには経年変化がないなど、
信頼性も向上するとととなる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第1図は本発明の一実施例におけるマルチプ
レックス復調装置のブロック図を示すものである。寸だ
、第2図はその信号波形図を示すものである。
説明する。第1図は本発明の一実施例におけるマルチプ
レックス復調装置のブロック図を示すものである。寸だ
、第2図はその信号波形図を示すものである。
第1図において、1はアナログ・ディジタル変換された
マルチプレックス信号の入力端子、2は同じくアナログ
・ディジタル変換されたパイロット信号の入力端子、3
は第一の出力端子、4は第二の出力端子、5はパイロッ
ト逓倍回路、6は微分回路、7は符号判定回路、8は第
一の符号変化検出回路、9は第一のサンプル・ホールド
回路、10は第二の符号変化検出回路、11は第二のす
μ〜 Iンプル・ホールド回路、12は第一の補間回路、13
は第二の補間回路である。
マルチプレックス信号の入力端子、2は同じくアナログ
・ディジタル変換されたパイロット信号の入力端子、3
は第一の出力端子、4は第二の出力端子、5はパイロッ
ト逓倍回路、6は微分回路、7は符号判定回路、8は第
一の符号変化検出回路、9は第一のサンプル・ホールド
回路、10は第二の符号変化検出回路、11は第二のす
μ〜 Iンプル・ホールド回路、12は第一の補間回路、13
は第二の補間回路である。
第2図において、「(a)マルチプレックス信号」はオ
ーディオ帯域の左チヤネル信号と右チヤネル信号の和信
号(主信号)と、搬送波抑圧側波帯変調された左チヤネ
ル信号と右チヤネル信号の差信号(副信号)からなる信
号、(b)はパイロ7)信号、「(C)ハイロット信号
*2」はパイロット逓倍回路5の出力信号、「(d)サ
ンプリングパルス1」は第一の符号検出回路8の出力信
号、r(e)Lチャネル信号」は第一の補間回路12の
出力信号、「(f)サンプリングパルス2」は第二の符
号変化検出回路1Qの出力信号、r(g)Rチャネル信
号」は第二補間回路13の出力信号である。
ーディオ帯域の左チヤネル信号と右チヤネル信号の和信
号(主信号)と、搬送波抑圧側波帯変調された左チヤネ
ル信号と右チヤネル信号の差信号(副信号)からなる信
号、(b)はパイロ7)信号、「(C)ハイロット信号
*2」はパイロット逓倍回路5の出力信号、「(d)サ
ンプリングパルス1」は第一の符号検出回路8の出力信
号、r(e)Lチャネル信号」は第一の補間回路12の
出力信号、「(f)サンプリングパルス2」は第二の符
号変化検出回路1Qの出力信号、r(g)Rチャネル信
号」は第二補間回路13の出力信号である。
ここで、第2図は各部の信号波形を表す図であり、説明
を分かりやすくするためアナログ的に表現しているが、
実際にはディジタル信号であることは言うまでもない。
を分かりやすくするためアナログ的に表現しているが、
実際にはディジタル信号であることは言うまでもない。
以下、図に従って動作説明を行う。第1図において、入
力端子2から入ったパイロット信号(b)はパイロット
逓倍回路5を介してパイロット信号*9、。
力端子2から入ったパイロット信号(b)はパイロット
逓倍回路5を介してパイロット信号*9、。
2(C)に変換される。パイロット信号*2(c)は微
分回路6を通り9g位相が進み、その信号が符号判定回
路7を介し、正から負へ変化した時、第一の符号変化検
出回路8からサンプリングパルス1(d)が出力され、
逆に負から正へ変化した時、第二の符号変化検出回路1
0からサンプリングパルス2(f)が出力される。入力
端子1から入ったマルチプレックス信号(a)はサンプ
リングパルス1(d)の出力タイミングで第一のサンプ
ル・ホールド回路9によってサンプルおよびホールドさ
れた後、時間的に隣合った2つのデータは第一の補間回
路12によってサンプリング間を補間され、その出力L
チャネル信号(e)は第一の出力端子3から取り出され
る0 同様に、入力端子1から入ったマルチプレックス信号(
a)はサンプリングパルス2(f’)の出力タイミング
で第二のサンプル−ホールド回路11によってサンプル
・ホールドされた後、第二の補間回路13によってサン
プリング間を補間され、その出力Rチャネル信号(g)
は第二の出力端子4から取シ107、−7 出される。
分回路6を通り9g位相が進み、その信号が符号判定回
路7を介し、正から負へ変化した時、第一の符号変化検
出回路8からサンプリングパルス1(d)が出力され、
逆に負から正へ変化した時、第二の符号変化検出回路1
0からサンプリングパルス2(f)が出力される。入力
端子1から入ったマルチプレックス信号(a)はサンプ
リングパルス1(d)の出力タイミングで第一のサンプ
ル・ホールド回路9によってサンプルおよびホールドさ
れた後、時間的に隣合った2つのデータは第一の補間回
路12によってサンプリング間を補間され、その出力L
チャネル信号(e)は第一の出力端子3から取り出され
る0 同様に、入力端子1から入ったマルチプレックス信号(
a)はサンプリングパルス2(f’)の出力タイミング
で第二のサンプル−ホールド回路11によってサンプル
・ホールドされた後、第二の補間回路13によってサン
プリング間を補間され、その出力Rチャネル信号(g)
は第二の出力端子4から取シ107、−7 出される。
第3図は本実施例の詳細なブロック図を示すものであり
、以下、第3図を参照しながら説明を行う。第3図にお
いて、第1図に示す構成と同一部には同一番号が付しで
ある。まず、第一の補間器12において、12aは遅延
器、12bは減算器、120はリセット付き積分器、1
2(1は除算器、126は減算器である。また14はブ
ロック全体の入力端子であり、マルチプレックス信号(
a)とパイロット信号(′b)の合成信号中)が入力さ
れる。15は前記合成信号Φ)からパイロット信号(b
)を除去するだめの加算器、16はサンプル時刻を調整
するだめの遅延器であり、第一のサンプル・ホールド回
路9および第二のサンプル・ホールド回路11にそれぞ
れ含まれるべきものであるが、共通に利用できるので1
つに1とめた。
、以下、第3図を参照しながら説明を行う。第3図にお
いて、第1図に示す構成と同一部には同一番号が付しで
ある。まず、第一の補間器12において、12aは遅延
器、12bは減算器、120はリセット付き積分器、1
2(1は除算器、126は減算器である。また14はブ
ロック全体の入力端子であり、マルチプレックス信号(
a)とパイロット信号(′b)の合成信号中)が入力さ
れる。15は前記合成信号Φ)からパイロット信号(b
)を除去するだめの加算器、16はサンプル時刻を調整
するだめの遅延器であり、第一のサンプル・ホールド回
路9および第二のサンプル・ホールド回路11にそれぞ
れ含まれるべきものであるが、共通に利用できるので1
つに1とめた。
入力端子14から入力されたマルチプレックス信号(I
L)とパイロット信号(b)の合成信号から位相同期ル
ープ回路で構成されるパイロット逓倍回路5を介して得
られる、パイロット信号Φ)の2倍の周11ヶ−2、 波数を持つ信号(C)が微分器6に入力されるとともに
、位相同期ループ回路で構成されるパイロット逓倍回路
5により得られる、パイロット信号(b)と比べ位相が
反転した信号(1)が加算器15の一方の入力端子に入
力される。
L)とパイロット信号(b)の合成信号から位相同期ル
ープ回路で構成されるパイロット逓倍回路5を介して得
られる、パイロット信号Φ)の2倍の周11ヶ−2、 波数を持つ信号(C)が微分器6に入力されるとともに
、位相同期ループ回路で構成されるパイロット逓倍回路
5により得られる、パイロット信号(b)と比べ位相が
反転した信号(1)が加算器15の一方の入力端子に入
力される。
まだ加算器16の他方の入力端子は、入力端子14に接
続され合成信号(11)が入力されるので加算器15の
出力にはマルチプレックス信号(a−)のみが現れ、入
力端子1を介して遅延器16に入力される。
続され合成信号(11)が入力されるので加算器15の
出力にはマルチプレックス信号(a−)のみが現れ、入
力端子1を介して遅延器16に入力される。
さて、微分器6に入力された信号(C)からは位相が9
o度進んだ信号(:I)が得られ、符号判定回路7によ
って信号CJ)の符号が得られる。ここで、扱うデータ
を2の補数表示で現されたデータとすると、その最上位
ビット(k)を取り出すだけで符号判定回路7の動作を
させる事ができる。第一の符号変化検出回路8には符号
判定回路子の出力信号(8))が入力され、信号(k)
が論理0から論理1へ変化した時、つまり微分回路6の
出力データ0)が正から負へ変化した時、第一の符号変
化検出回路8の出力にはサンプリングパルス1(d)が
現れる。同様に、第二の符号変化検出回路10にも符号
判定回路7の出力信号(k)が入力され、信号■)が論
理1から論理Oへ変化した、つまり微分回路6の出力デ
ータ(li)が負から正へ変化した時、第二の符号変化
検出回路1oの出力にはサンプリングパルス2(f)カ
現れる。
o度進んだ信号(:I)が得られ、符号判定回路7によ
って信号CJ)の符号が得られる。ここで、扱うデータ
を2の補数表示で現されたデータとすると、その最上位
ビット(k)を取り出すだけで符号判定回路7の動作を
させる事ができる。第一の符号変化検出回路8には符号
判定回路子の出力信号(8))が入力され、信号(k)
が論理0から論理1へ変化した時、つまり微分回路6の
出力データ0)が正から負へ変化した時、第一の符号変
化検出回路8の出力にはサンプリングパルス1(d)が
現れる。同様に、第二の符号変化検出回路10にも符号
判定回路7の出力信号(k)が入力され、信号■)が論
理1から論理Oへ変化した、つまり微分回路6の出力デ
ータ(li)が負から正へ変化した時、第二の符号変化
検出回路1oの出力にはサンプリングパルス2(f)カ
現れる。
遅延器16の出力は第一のサンプル・ホールド回路9の
データ入力端子りに接続され、第一のサンプル・ホール
ド回路9のサンプリングパルス信号入力端子りに入力さ
れた、第一の符号変化検出回路8のサンプリングパルス
1(d)の出力タイピングで、遅延器16の出力データ
が第一のサンプル・ホールド回路9にサンプルされ、次
のサンプリングパルス1(d)の出力タイピングまでホ
ールドされる。またこれと同じタイピングで、第一の補
間回路12における遅延器12&には第一のサンプル・
ホールド回路9の出力データがサンプル・ホールドされ
、サンプリングパルス1(d)の出力タイミングでリセ
ット付き積分器120がリセットされる。
データ入力端子りに接続され、第一のサンプル・ホール
ド回路9のサンプリングパルス信号入力端子りに入力さ
れた、第一の符号変化検出回路8のサンプリングパルス
1(d)の出力タイピングで、遅延器16の出力データ
が第一のサンプル・ホールド回路9にサンプルされ、次
のサンプリングパルス1(d)の出力タイピングまでホ
ールドされる。またこれと同じタイピングで、第一の補
間回路12における遅延器12&には第一のサンプル・
ホールド回路9の出力データがサンプル・ホールドされ
、サンプリングパルス1(d)の出力タイミングでリセ
ット付き積分器120がリセットされる。
ここで、サンプリングパルス1(d)のザンプリン13
、、、、−ッ グ周期をTs、回路の動作クロック周期をToとし、時
刻tn jn−=Ts$n における第一のサンプル・ホールド回路9の出力データ
をXn、同様に時刻tnにおける遅延器128Lの出力
データをXn−1とする。
、、、、−ッ グ周期をTs、回路の動作クロック周期をToとし、時
刻tn jn−=Ts$n における第一のサンプル・ホールド回路9の出力データ
をXn、同様に時刻tnにおける遅延器128Lの出力
データをXn−1とする。
減算回路12bの加算入力端子には遅延器12&の出力
が接続され減算入力端子には第一のサンプル・ホールド
回路9の出力が接続されるので時刻tnにおける減算器
12bの出力データSnは、”n””Xn + X
yl となる。
が接続され減算入力端子には第一のサンプル・ホールド
回路9の出力が接続されるので時刻tnにおける減算器
12bの出力データSnは、”n””Xn + X
yl となる。
減算器12bの出力はリセット付き積分器12Cに接続
され、時刻1nでリセットされたリセット付き積分器1
2Cは時間Tc毎に入力データを積分するので、時刻t
n、i tn、1−Ts n+T(、* i におけるリセット付き積分器1’2Cの出力Xn、iは
、 In、i =Sn*i 14、−7゜ −(Xn−1Xn )* i となる。ここで、nは基準時刻を0とした時に、対象と
なる時刻tにおいて、 tn二T8 n≦t(Ts* (n−1−1)= tn
−1−1となる整数であり、iはあるサンプリング時刻
tmを基準とした時、 tm、i”tm+Tc i≦t < tm+TO*
(i、−H)=tm 、i++ < tm 十+となる
整数である。
され、時刻1nでリセットされたリセット付き積分器1
2Cは時間Tc毎に入力データを積分するので、時刻t
n、i tn、1−Ts n+T(、* i におけるリセット付き積分器1’2Cの出力Xn、iは
、 In、i =Sn*i 14、−7゜ −(Xn−1Xn )* i となる。ここで、nは基準時刻を0とした時に、対象と
なる時刻tにおいて、 tn二T8 n≦t(Ts* (n−1−1)= tn
−1−1となる整数であり、iはあるサンプリング時刻
tmを基準とした時、 tm、i”tm+Tc i≦t < tm+TO*
(i、−H)=tm 、i++ < tm 十+となる
整数である。
上記のようにして得られたデータXn、iは除算器12
dによシ、サンプリングパルス1(d)のサンプリング
周期Tsと回路の動作クロック周期T。
dによシ、サンプリングパルス1(d)のサンプリング
周期Tsと回路の動作クロック周期T。
の比r
r −= T B / T 0
で除算される。従って、除算器126の出力Dn、iは
、 Dn、i= Xn、i/r −(Xn−1−Xn ) * i/ (Ts/Tc )
となる。
、 Dn、i= Xn、i/r −(Xn−1−Xn ) * i/ (Ts/Tc )
となる。
減算器126の加算入力端子には除算器12dの出力が
接続され、減算入力端子には遅延器12&15、X−2 の出力が接続されており減算器12θの出力は出力端子
3に接続されている。従って、出力端子3にはデータY
n、i Yn、i= Dn、i−−In−1 −(Xn−+−Xn)*i/(Ts/Ta) Xn−
+が出力される。このデータは、データxnとxn−1
の間を時間Tcの精度で直線補間したものであるが、補
間の方法には他にも数多くあり、さらに精度の良い補間
を行うことも可能であるのは言うまでもない。
接続され、減算入力端子には遅延器12&15、X−2 の出力が接続されており減算器12θの出力は出力端子
3に接続されている。従って、出力端子3にはデータY
n、i Yn、i= Dn、i−−In−1 −(Xn−+−Xn)*i/(Ts/Ta) Xn−
+が出力される。このデータは、データxnとxn−1
の間を時間Tcの精度で直線補間したものであるが、補
間の方法には他にも数多くあり、さらに精度の良い補間
を行うことも可能であるのは言うまでもない。
寸だ第二の補間回路13の動作も第一の補間回路12の
動作と同様であるので説明は省略する。
動作と同様であるので説明は省略する。
なお第二の補間器13の出力は出力端子4に接続されて
いる。これらの補間器12.13を設けることによりサ
ンプリングによる高調波成分を減少させることができる
。
いる。これらの補間器12.13を設けることによりサ
ンプリングによる高調波成分を減少させることができる
。
なお、北米TV音声多重システムにおいては、主搬送波
における主信号と副信号の周波数偏移が異なるため、第
一の出力端子3には3*L−Rが現れ、まだ第二の出力
端子4には3*R−Lが現れる。従って左チヤネル信号
あるいは右チヤネル信号を取り出すだめには、いったん
デマトリクスを行いL−1−R信号及びL−R信号を取
り出した後dBXなどの所定の処理を行い、再度デマト
リクスを行う必要がある。
における主信号と副信号の周波数偏移が異なるため、第
一の出力端子3には3*L−Rが現れ、まだ第二の出力
端子4には3*R−Lが現れる。従って左チヤネル信号
あるいは右チヤネル信号を取り出すだめには、いったん
デマトリクスを行いL−1−R信号及びL−R信号を取
り出した後dBXなどの所定の処理を行い、再度デマト
リクスを行う必要がある。
発明の効果
本発明は、アナログ・ディジタル変換されたオーディオ
帯域の主信号と搬送波抑圧側波帯変調された副信号から
なるマルチプレックス信号と、ステレオ復調に必要なパ
イロット信号を入力信号とし、前記パイロット信号の周
波数を2倍にするパイロット逓倍回路と、前記パイロッ
ト逓倍回路の出力を微分する微分回路と、前記微分回路
の出力信号の符号を判定する符号判定回路と、前記符号
判定回路の判定結果が正から負に変化したことを検出す
る第一の符号変化検出回路と、逆に負から正に変化した
ことを検出する第二の符号変化検出回路と、第一の符号
変化検出回路の出力パルスにより前記マルチプレックス
信号をサンプルおよびホールドする第一のサンプル・ホ
ールド回路と、17 S−:;・ 第一のサンプル・ホールド回路の時間的に隣合った2つ
の出力データ間を補間する第一の補間回路と、前記符号
検出回路が正から負に変化したことを検出する第二の符
号変化検出回路と、前記第二の符号変化検出回路の出力
パルスにより前記マルチプレックス信号をサンプルおよ
びホールドする第二のサンプル・ホールド回路と、第二
のサンプル・ホールド回路の時間的に隣合った2つの出
力データ間を補間する第二の補間回路を持ち、第一の補
間回路の出力から第一の出力を取り出し、第二の補間回
路の出力から第二の出力を取り出すように1〜、マルチ
プレックス信号の復調をディジタル素子によって行うだ
め、アナログ回路では大きな規模になったフィルタ部の
LSI化や調整工程の削減あるいは自動化が可能となり
、さらには経年変化がないなど、信頼性の向上を図るこ
とが出来る優れたマルチプレックス復調装置を実現出来
るものである。
帯域の主信号と搬送波抑圧側波帯変調された副信号から
なるマルチプレックス信号と、ステレオ復調に必要なパ
イロット信号を入力信号とし、前記パイロット信号の周
波数を2倍にするパイロット逓倍回路と、前記パイロッ
ト逓倍回路の出力を微分する微分回路と、前記微分回路
の出力信号の符号を判定する符号判定回路と、前記符号
判定回路の判定結果が正から負に変化したことを検出す
る第一の符号変化検出回路と、逆に負から正に変化した
ことを検出する第二の符号変化検出回路と、第一の符号
変化検出回路の出力パルスにより前記マルチプレックス
信号をサンプルおよびホールドする第一のサンプル・ホ
ールド回路と、17 S−:;・ 第一のサンプル・ホールド回路の時間的に隣合った2つ
の出力データ間を補間する第一の補間回路と、前記符号
検出回路が正から負に変化したことを検出する第二の符
号変化検出回路と、前記第二の符号変化検出回路の出力
パルスにより前記マルチプレックス信号をサンプルおよ
びホールドする第二のサンプル・ホールド回路と、第二
のサンプル・ホールド回路の時間的に隣合った2つの出
力データ間を補間する第二の補間回路を持ち、第一の補
間回路の出力から第一の出力を取り出し、第二の補間回
路の出力から第二の出力を取り出すように1〜、マルチ
プレックス信号の復調をディジタル素子によって行うだ
め、アナログ回路では大きな規模になったフィルタ部の
LSI化や調整工程の削減あるいは自動化が可能となり
、さらには経年変化がないなど、信頼性の向上を図るこ
とが出来る優れたマルチプレックス復調装置を実現出来
るものである。
第1図は本発明の一実施例におけるマルチプレックス復
調装置のブロック図、第2図は同マルチプレックス復調
装置の各部の動作を示す信号波形図、第3図は同装置の
詳細な構成を示すブロック図、第4図は従来例のマルチ
プレックス復調装置の回路図、第5図は同装置の各部の
動作を示す信号波形図である。 1.2・・・・・入力端子、3,4・・・・・・出力端
子、5・・・・・パイロット逓倍回路、6・・・・・・
微分回路、7・・符号判定回路、8・・・・・第一の符
号変化検出回路、9・・・・・・第一のサンプル・ホー
ルド回路、1o・・・第二の右号変化検出回路、11・
・・・第二のサンプル・ホールド回路、12・・・・第
一の補間回路、13・・・・・・第二の補間回路。
調装置のブロック図、第2図は同マルチプレックス復調
装置の各部の動作を示す信号波形図、第3図は同装置の
詳細な構成を示すブロック図、第4図は従来例のマルチ
プレックス復調装置の回路図、第5図は同装置の各部の
動作を示す信号波形図である。 1.2・・・・・入力端子、3,4・・・・・・出力端
子、5・・・・・パイロット逓倍回路、6・・・・・・
微分回路、7・・符号判定回路、8・・・・・第一の符
号変化検出回路、9・・・・・・第一のサンプル・ホー
ルド回路、1o・・・第二の右号変化検出回路、11・
・・・第二のサンプル・ホールド回路、12・・・・第
一の補間回路、13・・・・・・第二の補間回路。
Claims (1)
- アナログ・ディジタル変換されたオーディオ帯域の主信
号と搬送波抑圧側波帯変調された副信号からなるマルチ
プレックス信号と、ステレオ復調に必要なパイロット信
号とを入力信号とし、前記パイロット信号の周波数を2
倍にするパイロット逓倍回路と、前記パイロット逓倍回
路の出力を微分する微分回路と、前記微分回路の出力信
号の符号を判定する符号判定回路と、前記符号判定回路
の判定結果が正から負に変化したことを検出する第一の
符号変化検出回路と、逆に負から正に変化したことを検
出する第二の符号変化検出回路と、前記第一の符号変化
検出回路の出力パルスにより前記マルチプレックス信号
をサンプルおよびホールドする第一のサンプル・ホール
ド回路と、前記第一のサンプル・ホールド回路の時間的
に隣合った2つの出力データ間を補間する第一の補間回
路と、前記符号検出回路が正から負に変化したことを検
出する第二の符号変化検出回路と、前記第二の符号変化
検出回路の出力パルスにより前記マルチプレックス信号
をサンプルおよびホールドする第二のサンプル・ホール
ド回路と、前記第二のサンプルホールド回路の時間的に
隣合った2つの出力データ間を補間する第二の補間回路
とを具備し、前記第一の補間回路の出力から第一の出力
を取り出し、前記第二の補間回路の出力から第二の出力
を取り出すように構成してなるマルチプレックス復調装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15249986A JPS639242A (ja) | 1986-06-27 | 1986-06-27 | マルチプレツクス復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15249986A JPS639242A (ja) | 1986-06-27 | 1986-06-27 | マルチプレツクス復調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS639242A true JPS639242A (ja) | 1988-01-14 |
Family
ID=15541798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15249986A Pending JPS639242A (ja) | 1986-06-27 | 1986-06-27 | マルチプレツクス復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS639242A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0526136A2 (en) * | 1991-07-31 | 1993-02-03 | Fujitsu Ten Limited | System for calibrating sound field |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116346A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Fm stereo demodulation circuit |
JPS5840960B2 (ja) * | 1976-12-28 | 1983-09-08 | 帝人株式会社 | ヒドロキシコレステロ−ル立体異性体間の相互変換法 |
JPS5986933A (ja) * | 1982-11-10 | 1984-05-19 | Matsushita Electric Ind Co Ltd | 多重信号復調装置 |
JPS6118233A (ja) * | 1984-07-04 | 1986-01-27 | Matsushita Electric Ind Co Ltd | Fmステレオ復調方法 |
-
1986
- 1986-06-27 JP JP15249986A patent/JPS639242A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840960B2 (ja) * | 1976-12-28 | 1983-09-08 | 帝人株式会社 | ヒドロキシコレステロ−ル立体異性体間の相互変換法 |
JPS56116346A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Fm stereo demodulation circuit |
JPS5986933A (ja) * | 1982-11-10 | 1984-05-19 | Matsushita Electric Ind Co Ltd | 多重信号復調装置 |
JPS6118233A (ja) * | 1984-07-04 | 1986-01-27 | Matsushita Electric Ind Co Ltd | Fmステレオ復調方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0526136A2 (en) * | 1991-07-31 | 1993-02-03 | Fujitsu Ten Limited | System for calibrating sound field |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4884040A (en) | Sampled data phase locking system | |
US4636836A (en) | Phase locked loop system for providing a phase shifted output signal | |
US5253042A (en) | Burst phase detection circuit | |
JPS639242A (ja) | マルチプレツクス復調装置 | |
JPH0542200B2 (ja) | ||
JPH10164153A (ja) | パケットfsk受信機用クロック再生回路 | |
JPS6331987B2 (ja) | ||
JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
EP0191468A2 (en) | An apparatus for generating a velocity error signal | |
JP2650162B2 (ja) | 映像信号処理装置 | |
JP2570789B2 (ja) | ディジタル色信号復調回路 | |
JP3252606B2 (ja) | ディジタルクロマ復調回路 | |
JP2576104B2 (ja) | 同期標本化回路 | |
JPH02192368A (ja) | 波形等化器 | |
JPH0479632A (ja) | ビット位相同期回路 | |
RU2014741C1 (ru) | Цифровой частотный детектор | |
JPH0516204B2 (ja) | ||
JPH0262961B2 (ja) | ||
JP2576237B2 (ja) | 波形歪除去装置 | |
JPH0542856B2 (ja) | ||
JPS6135085A (ja) | 適応型輪郭抽出フイルタ | |
JPH034158B2 (ja) | ||
JPH04266281A (ja) | 内挿用デジタルフィルタのハードウェア構成 | |
JPH02301286A (ja) | 色信号処理装置 |